TWI509746B - 用於三維裝置的鑲嵌式導體 - Google Patents

用於三維裝置的鑲嵌式導體 Download PDF

Info

Publication number
TWI509746B
TWI509746B TW102126950A TW102126950A TWI509746B TW I509746 B TWI509746 B TW I509746B TW 102126950 A TW102126950 A TW 102126950A TW 102126950 A TW102126950 A TW 102126950A TW I509746 B TWI509746 B TW I509746B
Authority
TW
Taiwan
Prior art keywords
liner
insulating
trenches
spaced apart
substrate
Prior art date
Application number
TW102126950A
Other languages
English (en)
Other versions
TW201436108A (zh
Inventor
Chia Jung Chiu
Guan Ru Lee
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201436108A publication Critical patent/TW201436108A/zh
Application granted granted Critical
Publication of TWI509746B publication Critical patent/TWI509746B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於三維裝置的鑲嵌式導體
本發明是關於一種高密度積體電路裝置。根據本發明實施例，特別是關於提供用於三維高密度裝置中連接至多層平面的導體的一種結構及其製造方法。
三維(3D)記憶裝置的特徵為有多層結構，其中的每一層可包括記憶單元的平面陣列。用於三維記憶裝置中連接至多層平面的導體，例如是一高密度字元線或位元線結構，可能會造成製作三維記憶裝置的難度。
對於一些三維堆疊的積體電路裝置，用於多個記憶單元內的多個主動層，例如是多條位元線或是字元線，係堆疊成間隔開的多個脊狀結構且沿一第一方向延伸排列。在此種結構中，互補的多條字元線或位元線可配置為包括多個鑲嵌特徵(damascene features)，鑲嵌特徵位於脊狀物之間具有高長寬比的一個或多個溝槽內，溝槽沿一第二方向排列，第二方向例如是垂直於第一方向。鑲嵌導體可藉由以一內襯材料內襯間隔開的脊狀 物，接著在間隔開的脊狀物形成絕緣填充材料來形成。複數個開口例如是交錯在間隔開的脊狀物之上的溝槽係使用第一蝕刻製程形成在絕緣填充材料內。間隔開的脊狀物位於溝槽內的側壁係暴露出來，且至少一部分的內襯材料仍留在間隔開的脊狀物的側壁上。在選擇性的第二蝕刻製程中，包括在溝槽底部角落的內襯具有比絕緣填充材料高的蝕刻速率。剩下的內襯材料可藉由暴露於放射線，例如是能量化的粒子，進一步的弱化(weakened)。因為被弱化，位在間隔開的脊狀物之間和角落內的剩下的內襯材料在第二蝕刻製程，例如是濕蝕刻製程中，可優先的被移除。因此，形成的溝槽具有更平坦的角落和更垂直的壁(相對於基板表面)，這是因為第二蝕刻製程對於絕緣填充物的蝕刻效果較差，而使用第二蝕刻製程可達到從溝槽內移除內襯，且絕緣填充物暴露於第一蝕刻製程的時間較短。對於導體結構而言溝槽可用作鑲嵌鑄模，導體結構係沉積在溝槽內以形成一鑲嵌導體。導電材料可以例如是金屬材料、半導體材料或是材料的組合。
因此，形成的鑲嵌導體可在三維記憶體中作為位元線或字元線。在這種三維記憶體中，記憶體單元係設置在多個堆疊的位元線或字元線及與其相交的多個字元線或位元線的多個交叉點。
相對於習知技術，本發明提供的方法可達成許多好處。舉例來說，本發明的方法可應用來形成高長寬比的導體，高長寬比的導體具有期望的平坦角落和實質上垂直的壁，因此保持 每個間隔開的堆疊的側面。不同的其他觀點和好處係描述於說明書與後述申請專利範圍。
106、206、207‧‧‧堆疊
200、1500‧‧‧記憶裝置
202‧‧‧基板
203、1502‧‧‧絕緣層
204‧‧‧主動材料
208‧‧‧上蓋層
210‧‧‧間隙
211、704‧‧‧角落
302‧‧‧內襯
402、1516、1518、1520、1522‧‧‧絕緣材料
602‧‧‧遮罩
702、1534‧‧‧溝槽
703‧‧‧殘留
706‧‧‧壁
708‧‧‧角度
710‧‧‧基板表面
712‧‧‧第一線
714‧‧‧第二線
802-1、802-2‧‧‧離子或粒子
1102‧‧‧導體材料
1200‧‧‧流程圖
1204、1206、1208、1210、1212、1214、1216、1218、1220‧‧‧步驟
1504、1506‧‧‧平面
1508、1510、1512、1514‧‧‧主動條
1524‧‧‧層
1526、1528‧‧‧鑲嵌導體
1530、1532‧‧‧矽化物
A-A、B-B、C-C‧‧‧剖面線
WL‧‧‧字元線
BL‧‧‧位元線
第1圖繪示包括鑲嵌導體結構的三維記憶體的透視圖。
第2至11圖、第2A至7A圖、第9A至第11A圖、第6B圖、第6C圖、第7B圖、第7C圖、第7D圖、第9B至11B圖和第9C至11C圖繪示一種形成用於三維記憶裝置中鑲嵌導體結構的方法的多個階段。
第12圖繪示一種用於三維記憶裝置中的鑲嵌導體結構的製程流程圖。
各種實施例係搭配圖式進行詳細說明，以下說明將典型地參照特定的結構實施例與方法。可以理解的是，此處特別掲露的實施例和製程，並非對本發明欲保護之範圍做限縮，本發明可使用其他特徵、元件、方法與實施例來進行。較佳實施例係用以描述本發明，並非對本發明欲保護之範圍做限縮，本發明之保護範圍當視後附之申請專利範圍所界定者為準。本發明所屬技術領域中具有通常知識者可以理解後述說明中各種均等物的變化，不同實施例中之相似元件係以相似的元件符號標示。
第1圖繪示一實施例之包括鑲嵌導體的一種三維(3D)記憶裝置1500的透視圖。為了較佳地描述記憶堆疊、鑲 嵌導體結構以及其他結構，各種絕緣材料未被繪示在圖中。如圖中所示，三維記憶裝置1500係形成覆蓋在一基板之上，基板具有形成於其上的絕緣層1502。基板可包括一或複數個積體電路和其他結構。圖式中僅繪示出兩個平面1504和1506，但平面的數量可以被延伸至任何數量為N個的層，N是一個具有數值大於1的一個整數。在一些例子中，平面的數量可以等於2、4、8、16、32或通常是2進位密碼(binary decoding)的平面，也就是2n 層。如圖中所示，三維記憶裝置包括以絕緣材料1516、1518、1520和1522隔開的主動條(active strips)堆疊1508、1510、1512和1514(主動條例如是位元線BLn)。在所述的實施例中，主動條各自包括適合作為一通道區域的半導體材料。如圖中所示，複數個堆疊係脊狀(ridge-shaped)且在Y軸上延伸，使得主動條1508、1510、1512和1514可被用作快閃記憶單元串(flash memory cell strings)組成中包括通道區域的主體，快閃記憶單元串例如是水平反及閘串(horizontal NAND string)。在其他實施例中，主動條可配置為垂直反及閘(NAND)串構造中的字元線。舉例來說，記載於美國專利公開案第2012/0182808號案，申請於2011年1月19日，發明名稱為「記憶裝置、其製造方法與操作方法(Memory Device,Manufacturing Method And Operating Method Of The Same)」，發明人為呂函庭、陳士弘之美國專利係為本申請案之受讓人所共同擁有且在此做為參照(incorporated by reference)。
用於記憶單元串時，第一記憶平面(memory plane) 1504中的主動條1508和1512可作為通道區域。用於記憶體單元串時，第二記憶平面1506中的主動條1510和1514可作為通道區域。如圖中所示，在這個例子中記憶材料的一層1524覆蓋於複數個主動條堆疊，且在另一個例子中至少覆蓋於主動條的側壁上。
在第1圖所示的實施例中，複數個鑲嵌導體1526、1528係正交地(orthogonally)排列在複數個主動條堆疊之上。鑲嵌導體1526、1528在由複數個堆疊定義出的溝槽(例如是1534)內具有與複數個主動條堆疊共形的表面，且在該些堆疊上的主動條1508、1510、1512及1514的側面與鑲嵌導體1526及1528(例如是字元線WLn、WLn+1)之間的交叉點定義出介面區的多層陣列。鑲嵌導體1526和1528可以經由如第2圖至第12圖所示的方法形成。如圖中所示，矽化物層1530、1532(例如是矽化鎢、矽化鈷、矽化鈦或是矽化鎳)可以形成在鑲嵌導體1526及1528(例如是字元線)的上表面之上。
根據實施的方式，記憶材料層1524可包括多層介電電荷儲存結構。舉例來說，一多層介電電荷儲存結構包括一包括氧化矽的穿隧層、一包括氮化矽的電荷捕捉層和一包括氧化矽的阻隔層(blocking layer)。在一些例子中，介電電荷儲存層中的穿隧層可包括一厚度約小於2奈米的第一層氧化矽，一厚度約小於3奈米的氮化矽和一厚度約小於3奈米的第二層氧化矽。在其他實施方式中，記憶材料的層1524可僅包括一電荷捕捉層，沒有穿 隧層或阻隔層。在替代的一反熔絲(anti-fuse)材料中像是二氧化矽、氮氧化矽或其他矽氧化物，舉例來說可使用具有1到5奈米之間的厚度。亦可使用其他反熔絲材料像是氮化矽。在反熔絲的實施例中，主動條1510和1514可以是具有第一導電型(例如是p型)的半導體材料。鑲嵌導體(例如是字元線)1526、1528可以是具有第二導電型(例如是n型)的半導體材料。舉例來說，主動條1510和1514可以用p型多晶矽來製成，而鑲嵌導體1526和1528可以用相對重摻雜的n+型多晶矽來製成。在反熔絲的實施例中，主動條的寬度須足夠以提供空乏區的空間來維持二極體的操作。因此，記憶單元包括一整流器，整流器由p-n接面與在陽極和陰極之間的可程式化(programmable)反熔絲層形成，記憶單元係形成在多晶矽條和導體線之間的交叉點的三維陣列中。
在其他實施例中，不同的可程式化電阻記憶材料可被用為記憶材料，包括金屬氧化物，例如是氧化鎢形成在鎢上、摻雜金屬氧化物或其他材料。不同種類的可程式化金屬化材料(metallization material)亦可被用作記憶材料來形成可程式化金屬化單元(Programmable Metallization Cells，PMC)。部分此種材料形成的裝置可在多個電壓或電流被程式化或被消除，且可被用以進行每單元多位元儲存的操作。
第2至11圖、第2A至7A圖、第9A至第11A圖、第6B圖、第6C圖、第7B圖、第7C圖、第7D圖、第9B至11B圖和第9C至11C圖繪示一種形成一鑲嵌導體結構的方法的多個 階段，舉例來說，根據不同實施例，鑲嵌導體結構可以用於三維記憶裝置中的字元線或閘極的結構。用於高密度裝置時，當半導體平面(例如是第1圖中的1504和1506)的數量增加時，必須製造一高長寬比(aspect ratio)的字元線或閘極(例如是第1圖中的1526和1528)。在圖案化位於複數個堆疊單元之上的導體材料的過程中，也就是使得三維記憶裝置成為閘極結構的過程中，可能會產生各種的缺陷，例如是殘留(stringers)、殘餘物(residues)和臨界尺寸(Critical Dimension，CD)的變小。使用兩種材料填充以形成絕緣填充物的一種鑲嵌製程可以被用來達成高長寬比的結構，在絕緣填充物中的開口或溝槽係作為導體材料的鑄模，而導體材料係作為閘極。
第2圖和第2A圖繪示一種用來形成一鑲嵌結構的製造方法的一階段，鑲嵌結構例如是用於三維裝置中的閘極。提供部分形成的記憶裝置的方法可參照申請中的美國專利公開案第2012/0182806號案，申請日為2011/4/1，發明名稱為「具有替代記憶串位向和串列選擇結構的三維陣列記憶體Memory(Architecture Of 3D Array With Alternating Memory String Orientation And String Select Structures)」，發明人為陳士弘、呂函庭，以上美國專利係為本申請案之受讓人所共同擁有且在此做為參照。部分形成的記憶裝置200的俯視圖係繪示於第2圖中，沿著剖面線A-A穿越複數個間隔開的脊狀主動條堆疊(第1圖中的堆疊106)的剖面圖係繪示在第2A圖中。如圖中所示，部分形成的記憶裝置200包括一半導體基板202，半導體基板202可以 是單晶矽晶圓、絕緣層上覆矽(Silicon-On-Insulator，SOI)基板、矽鍺材料和其他類型的基板。
一絕緣層203係形成覆蓋在基板202上，絕緣層203用來使間隔開的主動條堆疊(第1圖中的堆疊106)與基板202絕緣。絕緣層203可以是氧化矽、氮化矽、具有交錯的氧化矽和氮化矽層的介電材料堆疊(通常被稱為ONO)、高介電常數介電材料、低介電常數的介電材料和其他類型的材料。
間隔開的複數個主動條堆疊包括由適當的多層絕緣體隔開的N層主動條，其中N為一個大於1的整數，包括例如是2、4、8、16、32等。複數個條包括主動材料204，在此例子中主動材料204是用於三維記憶裝置中作為位元線的半導體。依據實行方式，主動材料204可以由合適的未摻雜或摻雜的矽材料和其他半導體材料來製成。
如圖中所示，部分形成的記憶裝置包括一上蓋層208，在不同實施例中，上蓋層208是用來圖案化堆疊106的硬質遮罩(hard mask)。在不同實施例中，上蓋層208可以是氮化矽。在如第2A圖所示的製造階段中，該結構已藉由沉積交錯的主動材料和絕緣材料層與位在堆疊上的硬質遮罩材料被形成。接著使用微影製程(lithographic)或是其它圖案化製程來蝕刻穿透交錯層以形成由複數個溝槽隔開的脊狀堆疊，在此例子中脊狀堆疊在y方向上延伸。因此，如圖式所示，堆疊206與堆疊207係由間隙210隔開，且許多像這樣平行堆疊的圖案重複而組成陣 列。一電荷捕捉記憶材料或其他種類的記憶材料(第1圖中的層1524，為了簡化在此圖中未繪示)可被提供在堆疊206、207之上。此蝕刻製程在堆疊206、207的底部形成複數個角落(例如是211)。較佳地，複數個角落是平坦的，也就是說，該些角落的水平面和垂直面是平坦的，且水平面和垂直面交會成一銳角。在實際上的實行方式中，角落亦可以是有點圓的。
第3圖和第3A圖繪示下一階段製程的平面圖(其中堆疊206和207以輪廓線表示)和剖面圖，沉積內襯302於堆疊206、207上方之後，內襯於側壁和溝槽底部下方暴露的絕緣體203。如圖中所示，內襯302以一薄膜填充角落211且覆蓋堆疊206、207的側壁。內襯302可以是一第一絕緣材料，舉例來說是第一氧化矽。第一氧化矽可以是在氫氟酸(HF)溶液中具有相對高(或快)的濕蝕刻速率的一種低品質氧化物(low quality oxide)。低品質氧化物可使用電漿輔助化學氣相沉積法(PE-CVD)來沉積，且使用四乙基正矽酸鹽(TEOS)做為氧化矽的前驅物。這類型的PECVD氧化物可具有高的濕蝕刻速率，在緩衝氧化蝕刻(Buffered Oxide Etch，BOE)製程中的濕蝕刻速率約為每分鐘40奈米，緩衝氧化蝕刻使用100：1的氫氟酸緩衝液(buffered HF)，其中氟化銨(NH4 F)與氫氟酸的體積比約為100：1。濕蝕刻速率是測量自濕蝕刻製程之前和之後的無圖形晶圓(blanket wafer)上的氧化層厚度。其他類似的低品質氧化物可包括使用矽烷或二氯矽烷和一氧化物質(oxygen or nitrous oxide)沉積的低溫氧化 物。
第4圖和第4A繪示製程中沉積第二絕緣材料402之後接下來的階段，第二絕緣材料402係一種絕緣填充材料用以填充堆疊206、207之間的間隙。第二絕緣材料402填充間隙210且覆蓋在內襯302上。第二絕緣材料402可以是第二氧化矽，選擇的第二氧化矽具有比第一氧化矽更高的密度。在不同實施例中，第二絕緣材料402用於相同的蝕刻化學(舉例來說，是一個濕蝕刻製程，例如是緩衝氧化蝕刻)時，第二絕緣材料402的濕蝕刻速率比內襯302材料的濕蝕刻速率更慢(例如是三分之一或更少)。並且，作為絕緣材料，第二絕緣材料402對於導體(舉例來說是閘極結構)需要具有好的間隙填充性質以被製造。第二絕緣材料可包括氧化矽，氧化矽以化學氣相沉積製程與TEOS的熱裂解(thermal decomposition)來沉積。此種類型的TEOS氧化物可具有低的濕蝕刻速率，在緩衝氧化蝕刻(Buffered Oxide Etch，BOE)製程中的濕蝕刻速率約為每分鐘3奈米，緩衝氧化蝕刻使用100：1的氫氟酸緩衝液，其中氟化銨與氫氟酸體積比約為100：1。濕蝕刻速率是測量自濕蝕刻製程之前和之後的無圖形晶圓(blanket wafer)上的氧化層厚度。此蝕刻速率不到PE-CVD的TEOS氧化物的濕蝕刻速率的三分之一，而如上所述PECVD TEOS氧化物可被用作內襯302。內襯302相對於絕緣材料402之較小的蝕刻速率比可使得溝槽側壁更垂直，且因此使得形成的導電線的側壁更垂直。在用來移除內襯302的蝕刻製程中，期望 的是第二絕緣材料402的蝕刻速率係低於內襯的蝕刻速率的三分之一，或甚至低於十分之一，或更低。
第5圖和第5A圖繪示第4圖和第4A圖中所示的結構進行第二絕緣材料402平坦化之後的一階段的結構。第二絕緣材料係進行平坦化製程以暴露上蓋層208的表面。平坦化製程可以是電漿背蝕刻(plasma etch back)製程，電漿背蝕刻製程使用含有氯的反應性離子且用上蓋層208作為蝕刻停止處。含有氯的反應性離子可以從三氟甲烷(CHF3 )或其他化合物得到。替代性地，平坦化製程可以為使用上蓋層208作為研磨停止處的化學機械性研磨製程。
第6、6A、6B和6C圖繪示第5圖和第5A圖中所示的結構形成圖案化遮罩602於平坦化的第二絕緣材料402之上且暴露上蓋層208的表面之後的一階段的結構。沿著剖面線B-B的第二剖面圖係繪示在第6B圖中，剖面線B-B位在複數個遮罩條(602)之間且是沿著用來形成鑲嵌閘極的溝槽之方向設置。第6C圖繪示在Y軸方向位於間隔開的堆疊206、207之間沿著剖面線C-C的第三剖面圖。圖案化遮罩602可由一感光性(photosensitive)材料形成，舉例來說是光阻，並且進行一圖案化製程。圖案化遮罩602可以是硬質遮罩，硬質遮罩由絕緣材料、金屬材料或其他類型的材料來形成。如圖中所示，圖案化遮罩相對於間隔開的主動條堆疊106(舉例來說是堆疊206、207)是正交的設置。
第7、7A、7B和7C圖繪示第6、6A和6B圖中所示結構的下一階段的結構，在第二絕緣材料402已經用圖案化遮罩層602作為遮罩進行第一蝕刻製程以形成複數個溝槽或開口702。開口702係設置並沿著相對於間隔開的主動條堆疊206、207的正交方向而延伸。第一蝕刻製程可以是電漿蝕刻，例如是採用三氟甲烷產生的氯成分而進行。由於間隙210有高的長寬比，部分的內襯302可能留在暴露於開口702中的堆疊206、207的側壁上，例如是殘留703。在這個蝕刻步驟中，暴露在蝕刻區域中的上蓋層208亦可被部分地移除，這造成厚度的減少，如第7B圖所示。如第7C和7D圖中所示，在此實施例中，第二絕緣材料402中的開口702係為了絕緣層203而打開。開口702在底部具有角落704，角落704由基板表面710(舉例來說是絕緣層203的表面)的一角度708來定義，且暴露第二絕緣材料402的垂直壁706。角度708可由第一線712和第二線714來量測，第一線712較佳地與暴露在垂直壁表面的一長度的直線相符，且第一線712藉著主動條的深度在垂直方向(z軸方向)上向上延伸，第二線714較佳地與溝槽底部的第二絕緣層203的暴露表面710相符。角度708相近於直角且小於95度。在垂直壁706與絕緣層表面之間的角度可以近於90度。在一些實施例中，角度708的範圍可介於90度和95度之間、介於90度和91度之間或是介於90度和92度之間。
在不同實施例中，在第一蝕刻製程中，由於高長寬 比的深溝槽702和為了維持垂直壁706，堆疊206、207和其中的材料在第一蝕刻製程中可能需要被暴露一段相對長的時間。堆疊206、207上的內襯302使得第一蝕刻製程使用的時間較短，因為不需要使用第一蝕刻製程來移除角落的材料。這避免了過蝕刻，而過蝕刻可能造成垂直壁的斜率增加。因此，內襯的使用使得形成的導電線有更垂直的側壁以及較小的間距(pitch)。因此，垂直壁706和絕緣層表面之間的角度可以接近90度。在一些實施例中，依據蝕刻製程、選用的材料、內襯的厚度和溝槽的深度，角度706可小於95度、小於92度或小於91度。
第8圖係為類似於第7B圖為第7圖中沿著剖面線B-B的剖面圖，第8圖繪示可用於一些實施例中的下一階段。在這個階段中，內襯302的剩餘部分可藉由進行放射線處理而被弱化，放射線的類型例如是以能量化的離子或粒子802-1和802-2或是其他類型的放射線。放射線可以是由惰性氣體(例如是氬氣、氮氣、氦氣或其他惰性氣體)得到的加速的離子或電中性的粒子。在一些實行方式中，可藉由離子佈植機(ion implanter)來提供放射線。此外，放射線亦可提供多於一個入射角度，如圖式中的箭頭(802-1和802-2)所示，以覆蓋暴露在開口(例如是702)底部以及堆疊206、207側壁的內襯302殘餘的部分。放射線(離子或粒子802-1和802-2)可減少內襯302的殘餘物，且對於保留的結構特性沒有實質上有害的的改變，保留的結構例如是在堆疊206中的主動材料204。
第9、9A、9B和9C圖繪示第8圖所示的結構進行移除開口702內部內襯302的殘餘物，如前所述的選擇性地弱化殘餘物之後的階段的結構。如圖中所示，內襯302的殘餘物在被弱化以後係實質上使用第二蝕刻製程來完全移除。對於第一氧化矽如內襯302，濕蝕刻製程可以是使用緩衝氫氟酸液的緩衝氧化蝕刻，以較佳地控制濕蝕刻速率。為了達到一個期望的濕蝕刻速率，而能在弱化內襯302時不會蝕刻到絕緣填充材料402，緩衝氫氟酸液可包括具有合適比例的氟化銨(NH4 + )和氫氟酸(HF)溶液。不同物質，例如是銨離子(NH4 + )、氟離子(F- )、氫離子(H+ )、氫氧離子(OH- )和其他成分，可存在於緩衝氫氟酸溶液裝。如前述，用於濕蝕刻製程中選擇作為內襯302的第一氧化矽具有比作為第二絕緣材料402的第二氧化矽快約10倍或至少3倍的蝕刻速率。弱化的內襯302殘餘則具有甚至更高的蝕刻速率，因此第二蝕刻製程可以更完全地移除內襯302的殘餘物而不移除第二絕緣材料402。由於實質上徹底地移除開口702內甚至是角落211內的內襯，這個製程對於保持堆疊106的側面輪廓具有明顯程度的改善。溝槽開口702包括角落704的側面輪廓也被保持。側壁706與基板表面203之間的角度708可以保持接近90度。如圖中所示，在這個階段的製程(第9B圖)中暴露於蝕刻的硬質遮罩208也可能被一定程度地侵蝕。
第10、10A、10B和10C圖繪示第9、9A和9B圖所示的結構進行移除圖案化遮罩602之後的階段的結構。第10B 圖是在x軸方向沿著剖面線B-B的剖面圖，第10B圖繪示堆疊206、207具有暴露在溝槽702中的側壁。第10A圖是在x軸方向沿著剖面線A-A穿過複數個第二絕緣條402的剖面圖。並且，相較於第10A圖中所示之鄰接於第二絕緣材料條402的上蓋層208的表面，在堆疊206、207上並鄰接於溝槽702的被侵蝕的上蓋層208具有一個較低的表面。如第10C圖中所繪示，第二絕緣材料402中的溝槽702係為了絕緣層203而形成。如前所述，每個溝槽都具有實質上垂直於絕緣層表面710的側壁706。複數個溝槽(例如是702)提供用於三維記憶裝置的複數個鑲嵌導體結構(舉例來說是閘極結構)的鑄模。如進一步如具有不同角度的第10、10A、10B和10C圖所示，每個間隔開的主動條106(例如是206、207)的側面輪廓係實質上維持住(maintained)，且僅有極少或甚至沒有絕緣材料殘留在主動條的邊上。
接著，沉積一導體材料1102以填充每個溝槽，沉積方式可使用化學氣相沉積製程、物理氣相沉積製程或兩者的結合或是其他類型的沉積製程。導體材料1102可以是摻雜多晶矽(p+型或n+型摻雜)或是金屬材料。在一些實施例中，可以對導體材料進行從第二絕緣材料402表面移除導體材料1102的平坦化製程，以形成複數個鑲嵌導體(例如是閘極結構)，在三維記憶裝置中，鑲嵌導體藉由第二絕緣材料達到電性絕緣和物理性絕緣。
第11、11A、11B和11圖繪示如第10、10A、10B和10C圖所示的結構於進行導體材料1102的沉積以及從第二絕 緣材料402表面移除導體材料1102之後的階段所形成的結構，其中包括主動層204(例如是記憶層)。第11圖繪示交叉設置於堆疊206、207之上以作為字元線的導體材料條1102的平面圖。導體材料1102可以為半導體材料例如是多晶矽材料，多晶矽材料根據實施的態樣而具有合適的不純物特性(p+型或n+型)。根據實行方式，矽化物(圖未繪示)(例如是矽化鈷、矽化鎳、矽化鎢、矽化鈦或是其他種類)可以形成在多晶矽材料上以改善多晶矽材料的導電性。在反熔絲應用中，多晶矽導體材料1102應該具有相反於間隔開的主動條堆疊106(例如是206、207)中的多晶矽主動材料204的極性。在一些實施例中，導體材料1102可以是一導電性材料，例如是金屬材料或是多種材料的組合。第11A圖繪示在字元線之間沿著x軸方向的剖面圖，其中具有上蓋層208的堆疊和位在堆疊206、207之間的第二絕緣材料402將字元線隔開且，如圖示般地延伸於絕緣層203的表面。進一步繪示於第11和11A圖中，第二絕緣材料402係沿著內襯302排列。第11B圖繪示在x軸方向沿著字元線的剖面圖，圖中導體材料1102形成一連續的鑲嵌導體並交叉設置在堆疊和上蓋材料208之上。
第11C圖是在y軸方向位於堆疊106(例如是206、207)之間沿著剖面線C-C的剖面圖，圖中繪示位於堆疊106之間的導體材料，導體材料延伸至在基板202之上的絕緣層203且藉由第二絕緣材料402隔開成為字元線。如同前述，鑲嵌導體材料1102可具有接近垂直且鄰接於第二絕緣材料402的壁706。
第12圖是一簡化的流程圖1200，例如是形成一導體結構的方法，例如用於三維記憶裝置中的閘極結構的形成方法。方法包括下述步驟。
步驟1204：提供複數個間隔開的主動條堆疊於一基板上，且主動條上覆蓋的記憶元件例如是一介電電荷捕捉結構。
步驟1206：沉積包括內襯材料的一內襯302在間隔開的主動條堆疊206、207之上。在一實施例中，內襯是用PE-CVD沉積的氧化矽材料。
步驟1208：為了一鑲嵌製程而沉積一絕緣填充材料402在複數個間隔開的主動條堆疊206、207之上與之間，絕緣填充材料具有低於內襯302的一蝕刻速率。在一實施例中，絕緣填充材料是熱沉積的TEOS氧化物，TEOS氧化物在BOE化學中具有比PE-CVD沉積的氧化矽內襯低約三分之一的蝕刻速率。
步驟1210：在絕緣材料402中形成複數個開口或溝槽702，且在暴露於開口和開口底部及角落的間隔開的主動條堆疊之至少一側壁留下殘餘物。
步驟1212：使用放射線弱化內襯的殘餘物，放射線例如是能量化的粒子802，可使得弱化的內襯殘餘物能更容易的移除。
步驟1214：以例如是濕蝕刻製程(舉例來說是BOE製程)選擇性地移除弱化的內襯，同時並保留絕緣填充材料402和主動條堆疊206、207，藉此留下絕緣填充內和交叉設置於堆疊 206、207之上的溝槽。
步驟1216：沉積導體材料(例如是閘極材料)1102以填充於溝槽702和絕緣填充材料表面之上。
步驟1218：從絕緣填充材料402表面移除導體材料402，以在鑲嵌導體和主動條的交叉點上形成記憶元件。
步驟1220：進行其他後段製程以完成積體電路的建構。
上述一連串的步驟提供形成複數個高長寬比的導體結構(舉例來說是閘極結構)的方法，導體結構用在具有複數個間隔開的主動條堆疊的三維記憶裝置中。高長寬比的導體結構可以作為鑲嵌導體結構。每個高長寬比的導體結構係設置在高長寬比的溝槽中，高長寬比的導體結構具有相對垂直的壁延伸至位在基板202上的絕緣層203且有相對平坦的角落。高長寬比的導體結構係由使用兩步驟材料填充和與間隔開的主動條堆疊互補相符的製程(例如是鑲嵌製程)來形成。此外，間隔開的主動條堆疊的側面是維持住。
本揭露內容所述的方法係參照三維記憶裝置來描述。實際應用上，本揭露內容所述的方法亦可應用在具有實質上垂直側壁的一導體結構，且此導體結構位於複數個具有高長寬比且互補於複數個具有高長寬比的脊狀結構的溝槽中。脊狀結構可包括複數個間隔開的由單一材料或多種材料製成的堆疊。脊狀結構的側面輪廓在形成溝槽的兩步驟蝕刻製程中是維持住的。
在不同的多個實施例中，本揭露內容提供一半導體裝置。半導體裝置包括一基板，基板具有形成於其上的複數個間隔開的材料堆疊，例如是主動層材料。具有內襯的絕緣填充材料覆蓋在複數個間隔開的主動層堆疊之上，且包括一導體材料的複數個導體係設置在溝槽中並穿透絕緣填充材料。在不同的多個實施例中，每個溝槽包括絕緣填充材料的一側壁，側壁相對於基板的一表面係實質上垂直。舉例來說，側壁相對於基板表面具有的角度範圍可以是從約為垂直至約為95度角、從約為垂直至約為92度角或從約為垂直至約為95度角。根據實行方式，複數個導體可用作為鑲嵌結構。在不同的多個實施例中，在溝槽內的內襯係實質上完全地移除。在一個選擇的蝕刻製程(舉例來說，例如是濕蝕刻製程，例如可以是緩衝氧化蝕刻)中，內襯的材料具有比絕緣填充材料快約三倍的蝕刻速率。在一些實行方式中，內襯可以是第一氧化物，而絕緣填充材料可以是第二氧化物。第一氧化物可由電漿輔助化學氣相沉積製程來形成，而第二氧化物可由使用TEOS作為前驅物的化學氣相沉積來形成。半導體裝置可包括一記憶材料和複數個記憶元件，記憶材料位於各個間隔開的主動層堆疊上方，記憶元件位在主動層和導體層之間的多個交叉點。在不同實施例中，導體結構可以是鑲嵌結構。根據應用方式，用於介電電荷儲存結構的記憶體材料可包括至少一電荷儲存介電材料或其他類型的記憶材料(舉例來說是電阻記憶材料)。在不同的多個實施例中，導體結構(舉例來說作為鑲嵌結構)可使 用例如是如第2圖到第12圖所示的製程步驟來製造。
綜上所述，雖然本發明已以較佳實施例和詳細的範例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
106‧‧‧堆疊
1500‧‧‧三維記憶裝置
1502‧‧‧絕緣層
1504、1506‧‧‧平面
1508、1510、1512、1514‧‧‧主動條
1516、1518、1520、1522‧‧‧絕緣材料
1524‧‧‧層
1526、1528‧‧‧鑲嵌導體
1530、1532‧‧‧矽化物
1534‧‧‧溝槽
WL‧‧‧字元線
BL‧‧‧位元線

Claims (23)

  1. 一種在三維電路中形成導體的方法，包括：提供一基板，該基板具有複數個間隔開的主動條(active strips)堆疊；沉積一內襯(lining)於該些間隔開的主動條堆疊之上；沉積一絕緣填充材料於該內襯之上、該些間隔開的主動條堆疊之上與之間；以一第一蝕刻製程形成複數個溝槽於該絕緣填充材料內，該些溝槽交錯排列在該些間隔開的主動條堆疊之上；以一第二蝕刻製程移除暴露在該些溝槽內的該內襯，該內襯包括一材料，該材料具有比該絕緣填充材料快約三倍的一蝕刻速率；以及以一導體或一半導體材料填充該些溝槽以形成複數個鑲嵌導體結構。
  2. 如申請專利範圍第1項所述之方法，其中該內襯包括一第一矽氧化物，該絕緣填充材料包括一第二矽氧化物。
  3. 如申請專利範圍第1項所述之方法，其中所述的沉積該內襯之步驟包括以一電漿輔助化學氣相沉積法(PECVD)形成一矽氧化物。
  4. 如申請專利範圍第1項所述之方法，其中所述的沉積該絕緣填充材料之步驟包括採用四乙基正矽酸鹽(TEOS)以施行一化學氣相沈積步驟。
  5. 如申請專利範圍第1項所述之方法，其中該第二蝕刻製程包括一緩衝氧化蝕刻。
  6. 如申請專利範圍第1項所述之方法，其中該第二蝕刻製程包括以放射線先弱化該內襯任何的殘餘物，然後再蝕刻該內襯。
  7. 如申請專利範圍第6項所述之方法，包括以一離子佈植器傳遞該放射線。
  8. 如申請專利範圍第7項所述之方法，其中該放射線包括一惰性氣體的複數個能量化的粒子(energized particles)。
  9. 如申請專利範圍第1項所述之方法，其中該第二蝕刻製程包括一緩衝氧化蝕刻製程，該緩衝氧化蝕刻製程使用一氫氟酸緩衝劑(buffered hydrofluoric acid)，該氫氟酸緩衝劑包括含銨(NH4 + )成分，含氟(F- )成分，含氫離子(H+ )成分，和含氫氧離子(OH- )成分。
  10. 如申請專利範圍第1項所述之方法，其中在該第二蝕刻製程中，該內襯相對於該絕緣填充材料的一蝕刻選擇率係為約大於3。
  11. 一種根據申請專利範圍第1項所述之方法製造的半導體裝置。
  12. 一種半導體裝置，包括：一基板，具有複數個間隔開的主動條堆疊；一絕緣填充材料，具有一內襯位於該些間隔開的主動條堆疊之上；以及 複數個鑲嵌結構，包括一導體材料設置在穿透該絕緣填充材料的複數個溝槽中，其中在該些溝槽中的該內襯係實質上完全地被移除，該內襯包括一材料，該材料在一選擇性的蝕刻製程中具有比該絕緣填充材料快約三倍的一蝕刻速率。
  13. 如申請專利範圍第12項所述之半導體裝置，其中該內襯包括一第一氧化矽，該絕緣填充材料包括一第二氧化矽。
  14. 如申請專利範圍第12項所述之半導體裝置，其中該內襯包括一氧化矽，該氧化矽係經由一電漿輔助化學氣相沉積法形成。
  15. 如申請專利範圍第12項所述之裝置，其中該絕緣填充材料包括一氧化矽，該氧化矽係經由一化學氣相沉積法形成，該化學氣相沉積法使用四乙基正矽酸鹽(TEOS)。
  16. 如申請專利範圍第12項所述之裝置，其中該選擇性的蝕刻製程包括一緩衝氧化蝕刻。
  17. 一種形成半導體裝置的方法，包括：提供一基板及複數個間隔開的堆疊，該些堆疊之材料具有一上覆的內襯(overlying lining)在該基板之上；形成一絕緣填充材料於具有該上覆的內襯的該些間隔開的堆疊之間；以及形成一導體於該絕緣填充材料之間的複數個溝槽內，該些溝槽實質上係沒有該內襯；其中該內襯包括一材料，該材料在一選擇性的蝕刻製程中具 有比該絕緣填充材料快約三倍的一蝕刻速率。
  18. 如申請專利範圍第17項所述之方法，其中該些溝槽各自包括該絕緣填充材料的一垂直暴露表面，以及在該垂直暴露表面與該基板的一表面之間包括一角度，該角度係為約垂直至約為95度。
  19. 如申請專利範圍第17項所述之方法，其中該些溝槽各自包括該絕緣填充材料的一垂直暴露表面，以及在該垂直暴露表面與該基板的一表面之間包括一角度，該角度係為約垂直至約為92度。
  20. 如申請專利範圍第17項所述之方法，其中該些溝槽各自包括該絕緣填充材料的一垂直暴露表面，以及在該垂直暴露表面與該基板的一表面之間包括一角度，該角度係為約垂直至約為91度。
  21. 一種半導體裝置，包括：一基板及複數個間隔開的堆疊在該基板之上；一絕緣填充材料位於該些間隔開的堆疊之間，該絕緣填充材料具有一內襯位於該些間隔開的堆疊之上；以及一導體材料於該絕緣填充材料之間的複數個溝槽內；其中該些溝槽各自具有該絕緣填充材料的一側壁，該側壁係由一傾斜的側面來定義，該傾斜的側面包括在該側壁與該基板的一表面之間的一角度，該角度係為約垂直至約95度；該內襯包括一材料，該材料在一選擇性的蝕刻製程中具有比該絕緣填充材 料快約三倍的一蝕刻速率。
  22. 如申請專利範圍第21項所述之裝置，其中在該側壁與該基板的該表面之間的該角度係為約垂直至約91度。
  23. 如申請專利範圍第21項所述之裝置，其中在該側壁與該基板的該表面之間的該角度係為約垂直至約92度。
TW102126950A 2013-03-14 2013-07-26 用於三維裝置的鑲嵌式導體 TWI509746B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361781015P 2013-03-14 2013-03-14

Publications (2)

Publication Number Publication Date
TW201436108A TW201436108A (zh) 2014-09-16
TWI509746B true TWI509746B (zh) 2015-11-21

Family

ID=51504016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126950A TWI509746B (zh) 2013-03-14 2013-07-26 用於三維裝置的鑲嵌式導體

Country Status (3)

Country Link
US (1) US9379126B2 (zh)
CN (1) CN104051347B (zh)
TW (1) TWI509746B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449821B2 (en) * 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
US9589979B2 (en) 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
TWI581314B (zh) * 2015-03-20 2017-05-01 旺宏電子股份有限公司 半導體裝置及其製造方法
WO2017153193A1 (en) * 2016-03-11 2017-09-14 Imec Vzw Method for providing a target layer surrounding a vertical nanostructure
TWI638430B (zh) * 2017-03-10 2018-10-11 旺宏電子股份有限公司 半導體結構的形成方法和藉此形成的半導體結構
US10134754B2 (en) 2017-03-13 2018-11-20 Macronix International Co., Ltd. Method for forming a 3-D memory device and the 3-D memory device formed thereby
CN108630696B (zh) * 2017-03-15 2020-07-28 旺宏电子股份有限公司 半导体结构的形成方法和藉此形成的半导体结构
US10840254B2 (en) 2018-05-22 2020-11-17 Macronix International Co., Ltd. Pitch scalable 3D NAND
WO2020258224A1 (en) * 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Methods of semiconductor device fabrication
CN114026676B (zh) 2019-07-09 2023-05-26 日升存储公司 水平反或型存储器串的三维阵列制程
US11917821B2 (en) 2019-07-09 2024-02-27 Sunrise Memory Corporation Process for a 3-dimensional array of horizontal nor-type memory strings
KR20210104348A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
TWI817319B (zh) * 2022-01-13 2023-10-01 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201232714A (en) * 2011-01-19 2012-08-01 Macronix Int Co Ltd Low cost scalable 3D memory
TW201301446A (zh) * 2011-06-23 2013-01-01 Macronix Int Co Ltd 具有二極體在記憶串中的三維陣列記憶體結構

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217601A (en) 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
JPS5955071A (ja) 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
JPH0582795A (ja) 1991-08-22 1993-04-02 Rohm Co Ltd 半導体記憶装置
JPH0555596A (ja) 1991-08-22 1993-03-05 Rohm Co Ltd 半導体不揮発性記憶装置
US5773335A (en) * 1996-08-20 1998-06-30 United Microelectronics Corp. Method for forming twin-tub wells in substrate
EP0843360A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
JPH1140682A (ja) 1997-07-18 1999-02-12 Sony Corp 不揮発性半導体記憶装置及びその製造方法
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5851881A (en) 1997-10-06 1998-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making monos flash memory for multi-level logic
FR2770328B1 (fr) 1997-10-29 2001-11-23 Sgs Thomson Microelectronics Point memoire remanent
JPH11150195A (ja) 1997-11-19 1999-06-02 Nec Corp 半導体装置及びその製造方法
US6026026A (en) 1997-12-05 2000-02-15 Hyundai Electronics America, Inc. Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
JPH11177067A (ja) 1997-12-09 1999-07-02 Sony Corp メモリ素子およびメモリアレイ
DE19756601A1 (de) 1997-12-18 1999-07-01 Siemens Ag Verfahren zum Herstellen eines Speicherzellen-Arrays
US6074917A (en) 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
KR100294691B1 (ko) 1998-06-29 2001-07-12 김영환 다중층양자점을이용한메모리소자및제조방법
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR20010056888A (ko) 1999-12-17 2001-07-04 박종섭 반도체 메모리 제조방법
US6420752B1 (en) 2000-02-11 2002-07-16 Advanced Micro Devices, Inc. Semiconductor device with self-aligned contacts using a liner oxide layer
US6677640B1 (en) 2000-03-01 2004-01-13 Micron Technology, Inc. Memory cell with tight coupling
CN100358147C (zh) 2000-08-14 2007-12-26 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
US6720630B2 (en) 2001-05-30 2004-04-13 International Business Machines Corporation Structure and method for MOSFET with metallic gate electrode
DE10228768A1 (de) 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US6891262B2 (en) 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
US6709928B1 (en) 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
KR100395762B1 (ko) 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100407573B1 (ko) 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
JP2003068893A (ja) 2001-08-28 2003-03-07 Hitachi Ltd 不揮発性記憶素子及び半導体集積回路
US7476925B2 (en) 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7012297B2 (en) 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
DE10143235A1 (de) * 2001-09-04 2003-03-27 Infineon Technologies Ag Halbleiterspeicherelement, Halbleiterspeicherelement-Anordnung, Verfahren zum Herstellen eines Halbleiterspeicherelementes und Verfahren zum Betreiben eines Halbleiterspeicherelementes
KR100402390B1 (ko) * 2001-10-05 2003-10-17 삼성전자주식회사 다층 터널접합층을 갖는 반도체 기억장치 및 그 제조방법
US6512696B1 (en) 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
US7115469B1 (en) 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US6605840B1 (en) 2002-02-07 2003-08-12 Ching-Yuan Wu Scalable multi-bit flash memory cell and its memory array
US6784480B2 (en) 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
TW527704B (en) 2002-03-19 2003-04-11 Macronix Int Co Ltd Mask ROM structure and its manufacturing method
US6906361B2 (en) 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
US7042045B2 (en) 2002-06-04 2006-05-09 Samsung Electronics Co., Ltd. Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6862223B1 (en) 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6897533B1 (en) 2002-09-18 2005-05-24 Advanced Micro Devices, Inc. Multi-bit silicon nitride charge-trapping non-volatile memory cell
KR100446632B1 (ko) 2002-10-14 2004-09-04 삼성전자주식회사 비휘발성 ｓｏｎｓｎｏｓ 메모리
US7005350B2 (en) 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
US6815764B2 (en) 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7459715B2 (en) 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
JP4445398B2 (ja) 2003-04-03 2010-04-07 株式会社東芝 相変化メモリ装置
KR100553687B1 (ko) 2003-05-29 2006-02-24 삼성전자주식회사 축소가능한 2개의 트랜지스터 기억 소자 및 그 형성방법
JP4040534B2 (ja) 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
US7115942B2 (en) 2004-07-01 2006-10-03 Chih-Hsin Wang Method and apparatus for nonvolatile memory
US20040256679A1 (en) 2003-06-17 2004-12-23 Hu Yongjun J. Dual work function metal gates and method of forming
US7236394B2 (en) 2003-06-18 2007-06-26 Macronix International Co., Ltd. Transistor-free random access memory
KR20050011203A (ko) 2003-07-22 2005-01-29 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100562743B1 (ko) 2003-10-06 2006-03-21 동부아남반도체 주식회사 플래시 메모리 소자의 제조방법
DE20321085U1 (de) 2003-10-23 2005-12-29 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR100579844B1 (ko) 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US7115509B2 (en) 2003-11-17 2006-10-03 Micron Technology, Inc. Method for forming polysilicon local interconnects
JP2005197624A (ja) 2004-01-09 2005-07-21 Genusion:Kk 不揮発性記憶装置
US7151692B2 (en) 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
US7187590B2 (en) 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7209390B2 (en) 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7075828B2 (en) 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7164603B2 (en) 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7133316B2 (en) 2004-06-02 2006-11-07 Macronix International Co., Ltd. Program/erase method for P-channel charge trapping memory device
US7190614B2 (en) 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
JP2006120834A (ja) 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
US20060097341A1 (en) 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
JP4928773B2 (ja) 2004-12-10 2012-05-09 株式会社東芝 半導体装置
US7642585B2 (en) 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US20060198189A1 (en) 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
JP2005184029A (ja) 2005-02-18 2005-07-07 Renesas Technology Corp 不揮発性記憶素子及び半導体集積回路装置
KR100652793B1 (ko) * 2005-03-31 2006-12-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7397700B2 (en) 2005-04-11 2008-07-08 Stmicroelectronics S.R.L. Non-volatile memory electronic device with NAND structure being monolithically integrated on semiconductor
US7279740B2 (en) 2005-05-12 2007-10-09 Micron Technology, Inc. Band-engineered multi-gated non-volatile memory device with enhanced attributes
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7829938B2 (en) 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7468299B2 (en) 2005-08-04 2008-12-23 Macronix International Co., Ltd. Non-volatile memory cells and methods of manufacturing the same
US7420242B2 (en) 2005-08-31 2008-09-02 Macronix International Co., Ltd. Stacked bit line dual word line nonvolatile memory
US7629641B2 (en) 2005-08-31 2009-12-08 Micron Technology, Inc. Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US8846549B2 (en) 2005-09-27 2014-09-30 Macronix International Co., Ltd. Method of forming bottom oxide for nitride flash memory
JP4476919B2 (ja) 2005-12-01 2010-06-09 株式会社東芝 不揮発性記憶装置
US20070253233A1 (en) 2006-03-30 2007-11-01 Torsten Mueller Semiconductor memory device and method of production
US7622389B1 (en) * 2006-04-25 2009-11-24 Spansion Llc Selective contact formation using masking and resist patterning techniques
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
KR101169396B1 (ko) 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP4945248B2 (ja) 2007-01-05 2012-06-06 株式会社東芝 メモリシステム、半導体記憶装置及びその駆動方法
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US20080285350A1 (en) 2007-05-18 2008-11-20 Chih Chieh Yeh Circuit and method for a three dimensional non-volatile memory
US7995371B2 (en) 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
US7848148B2 (en) 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
KR100936808B1 (ko) 2007-12-26 2010-01-14 주식회사 하이닉스반도체 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
KR101028993B1 (ko) * 2009-06-30 2011-04-12 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8508997B2 (en) 2009-12-23 2013-08-13 Intel Corporation Multi-cell vertical memory nodes
JP5248541B2 (ja) 2010-03-05 2013-07-31 株式会社東芝 半導体記憶装置の動作方法
KR101761366B1 (ko) * 2010-06-22 2017-07-25 삼성전자주식회사 3차원 반도체 장치의 형성 방법
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
KR101113765B1 (ko) 2010-12-31 2012-02-27 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
US20130003434A1 (en) 2011-01-18 2013-01-03 Macronix International Co., Ltd. Method for operating a semiconductor structure
US8432719B2 (en) 2011-01-18 2013-04-30 Macronix International Co., Ltd. Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
US20120181580A1 (en) * 2011-01-18 2012-07-19 Macronix International Co., Ltd. Semiconductor Structure and Manufacturing Method of the Same
US8486791B2 (en) 2011-01-19 2013-07-16 Macronix International Co., Ltd. Mufti-layer single crystal 3D stackable memory
US8811077B2 (en) 2011-01-19 2014-08-19 Macronix International Co., Ltd. Memory architecture of 3D array with improved uniformity of bit line capacitances
US8630114B2 (en) 2011-01-19 2014-01-14 Macronix International Co., Ltd. Memory architecture of 3D NOR array
US8609554B2 (en) 2011-01-19 2013-12-17 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US8363476B2 (en) * 2011-01-19 2013-01-29 Macronix International Co., Ltd. Memory device, manufacturing method and operating method of the same
US8503213B2 (en) 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8691673B2 (en) * 2011-05-25 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with suppressed STI dishing effect at resistor region
US8637908B2 (en) 2011-07-22 2014-01-28 International Business Machines Corporation Borderless contacts in semiconductor devices
US9082656B2 (en) * 2011-11-11 2015-07-14 Macronix International Co., Ltd. NAND flash with non-trapping switch transistors
US8951862B2 (en) 2012-01-10 2015-02-10 Macronix International Co., Ltd. Damascene word line
US9117515B2 (en) 2012-01-18 2015-08-25 Macronix International Co., Ltd. Programmable metallization cell with two dielectric layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201232714A (en) * 2011-01-19 2012-08-01 Macronix Int Co Ltd Low cost scalable 3D memory
TW201301446A (zh) * 2011-06-23 2013-01-01 Macronix Int Co Ltd 具有二極體在記憶串中的三維陣列記憶體結構

Also Published As

Publication number Publication date
US20140264897A1 (en) 2014-09-18
CN104051347A (zh) 2014-09-17
US9379126B2 (en) 2016-06-28
TW201436108A (zh) 2014-09-16
CN104051347B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI509746B (zh) 用於三維裝置的鑲嵌式導體
JP7303271B2 (ja) メモリデバイスおよびメモリデバイスの形成方法
CN109564922B (zh) 三维存储设备及其制造方法
US10381376B1 (en) Three-dimensional flat NAND memory device including concave word lines and method of making the same
CN106024794B (zh) 半导体器件及其制造方法
US20050260814A1 (en) Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
CN111527605B (zh) 三维存储器件及其制造方法
US11844216B2 (en) Three-dimensional memory devices and fabricating methods thereof
TWI553776B (zh) 3d陣列的大馬士革導體
CN111403397B (zh) 一种3d nand存储器及其制造方法
US11004863B2 (en) Non-volatile memory with gate all around thin film transistor and method of manufacturing the same
US10714381B2 (en) Semiconductor device having composite structures and fabrication method thereof
TWI758018B (zh) 三維記憶體元件中具有突出部分的通道結構及其製作方法
JP2009010088A (ja) 半導体装置とその製造方法
CN110808254B (zh) 3d存储器件及其制造方法
TWI647822B (zh) 三維非揮發性記憶體及其製造方法
KR20190035734A (ko) 반도체 기억소자, 그 밖의 소자 및 그 제조방법
WO2021225639A1 (en) Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same
CN110943089B (zh) 3d存储器件及其制造方法
US10910402B1 (en) Three-dimensional and flash memory and manufacturing method thereof
US9029216B1 (en) Memory and manufacturing method thereof
US20220123010A1 (en) Three-dimensional memory devices with channel structures having plum blossom shape
TW202117934A (zh) 三維及式快閃記憶體及其製造方法
CN113437015B (zh) 半导体器件的制作方法
KR20060008594A (ko) 낸드 플래시 메모리 소자의 제조 방법