KR100562743B1 - 플래시 메모리 소자의 제조방법 - Google Patents
플래시 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100562743B1 KR100562743B1 KR1020030069217A KR20030069217A KR100562743B1 KR 100562743 B1 KR100562743 B1 KR 100562743B1 KR 1020030069217 A KR1020030069217 A KR 1020030069217A KR 20030069217 A KR20030069217 A KR 20030069217A KR 100562743 B1 KR100562743 B1 KR 100562743B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunnel oxide
- oxide film
- gate
- sio
- floating gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 abstract description 15
- 239000007924 injection Substances 0.000 abstract description 15
- 230000005641 tunneling Effects 0.000 abstract description 14
- 238000007796 conventional method Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000014759 maintenance of location Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Abstract
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 보다 자세하게는 터널 산화막의 컨덕션 밴드에너지 준위를 변화하여 고에너지 전자주입 효율을 증가하여 소자의 특성을 개선시킨 플래시 메모리 소자의 제조방법에 관한 것이다.
본 발명의 상기 목적은 반도체 기판의 상부에 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 물질을 증착하여 터널 산화막을 형성하는 단계, 상기 터널 산화막 상부에 폴리를 증착하여 플로팅 게이트를 형성하는 단계, 상기 플로팅 게이트의 상부에 게이트간 절연막층을 형성하는 단계, 상기 게이트간 절연막층 상부에 컨트롤 게이트를 형성하는 단계, 상기 순차 증착된 상기 터널 산화막, 플로팅 게이트, 게이트간 절연막층 및 컨트롤 게이트를 패터닝하여 게이트 전극을 형성하는 단계 및 상기 게이트를 마스크로 하여 상기 기판에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법에 의해서 달성된다.
따라서, 본 발명의 플래시 메모리 소자의 제조방법은 종래의 터널 산화막으로 사용되는 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 사용하거나 혹은 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 제1터널 산화막으로 사용하고 컨덕션 밴드 에너지 준위가 SiO2와 동일하거나 비슷한 수준의 산화막을 제2터널 산화막으로 사용함으로써 고에너지 전자주입 뿐만 아니라 F/N 혹은 직접 터널링 방식 에 의한 플로팅 게이트에 형성된 전위우물에 전자가 주입되기 때문에 프로그램 스피드가 종래의 방식에 비해 빨라지고, 플로팅 게이트에 형성된 전위우물에 전자들이 주입되면서 소실되는 에너지 양이 줄어들어 읽고 쓰는 동작을 반복하면서 생성되는 트랩에 의해 플로팅 게이트 소자의 문턱전압이 변하는 내구성 특성이 개선되는 효과가 있다.
플로팅 게이트, Hot Electron Injection, 터널링, 터널 산화막, Conduction Band
Description
도 1a 내지 도 1b는 종래의 플로팅 게이트 소자의 단면도 및 에너지 밴드 다이어그램.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 플로팅 게이트 소자의 단면도 및 에너지 밴드 다이어그램.
도 3a 내지 도 3d는 본 발명의 또다른 실시예에 따른 플로팅 게이트 소자의 단면도 및 에너지 밴드 다이어그램.
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 보다 자세하게는 터널 산화막의 컨덕션 밴드 에너지 준위를 변화하여 고에너지 전자주입 효율을 증가시켜 소자의 특성을 개선한 플래시 메모리 소자에 관한 것이다.
도 1a는 종래의 플로팅 게이트 소자를 나타낸 것으로, P형 실리콘 기판에 터 널 산화막으로 SiO2(1)를 성장시키고, 그 위에 폴리실리콘 플로팅 게이트(2)를 증착하고, 그 위에 커플링 비(Coupling Ratio)를 증가시키기 위해 대개의 경우 ONO(oxide-nitride-oxide)층(3)을 증착하며, 그 위에 컨트롤 게이트(4)를 형성하고 패터닝하여 게이트를 형성하고, 상기 게이트를 마스크로 이온주입 공정을 진행하여 상기 실리콘 기판에 소오스/드레인 불순물 영역(5)이 형성된 구조로 되어 있다.
도 1b는 종래의 플로팅 게이트 소자의 에너지 밴드 다이어그램을 나타낸 것으로, 플로팅 게이트 소자는 주로 프로그램(Program)은 고에너지 전자주입(Hot Electron Injection) 방식으로 플로팅 게이트와 터널산화막, ONO층 사이에 형성된 전위우물에 전자를 가두는 방식을 사용하여 문턱전압을 증가시키고, 이레이즈(Erase)는 직접 터널링(Direct Tunneling) 또는 F/N(Fowler-Nordheim) 터널링 방식을 사용하여 전위우물에 갇힌 전자를 P형 실리콘 기판으로 빼내어 문턱전압을 감소시킨다. 이러한 플로팅 게이트 소자는 프로그램 스피드가 매우 빠르며 리텐션(Retention) 특성이 매우 좋고 넓은 Vt 윈도우를 얻을 수 있어 현재 대부분의 상업적인 비휘발성 메모리에 사용되고 있다.
하지만 상기 SiO2를 터널 산화막으로 사용하는 플로팅 게이트 소자는 터널 산화막과 P형 기판 사이에 형성되는 전위 장벽이 3.5eV 정도로 매우 높기 때문에 상대적으로 고에너지 이온주입 효율이 떨어진다. 뿐만 아니라 이러한 전위 장벽을 넘을 정도로 큰 에너지를 얻은 전자가 전위 장벽을 넘어 플로팅 게이트에 형성된 전위 우물에 주입되면서 주입될 당시 얻었던 에너지를 모두 잃게 된다. 이러한 에 너지 손실에 의해 터널 산화막 계면에 트랩을 생성시키게 되어 플로팅 게이트 소자의 문턱전압을 변화시키게 된다. 따라서 자주 읽고 쓰는 동작을 할 경우 플로팅게이트 소자특성을 열화시키는 주원인이 된다. 뿐만 아니라 리텐션 특성을 확보하기 위해 터널 산화막을 대개 80Å 내지 100Å 정도로 사용하는데 이 경우 이레이즈시 전자들이 터널 산화막을 터널링하는 길이가 매우 길어 이레이즈시키기 위한 전압이 높을 뿐만 아니라 이레이즈 시간도 상당히 길어 상대적으로 이레이즈 특성이 떨어진다.
대한민국 공개특허 제 2003-50999호에는 플로팅 게이트와 컨트롤 게이트의 접촉면적을 크게 하여 프로그램 및 이레이즈 등의 특성을 향상시킨 플래시 메모리 소자에 대하여 개시되어 있다. 그리고 미합중국 특허 제 US6,456,535호와 제 US 6,384,448호에는 소자의 프로그램 특성을 향상시키기 위해서 터널 산화막을 50Å 미만으로 매우 얇게 증착하여 고에너지 전자주입 현상을 증가시켜 프로그램 특성을 향상시키는 방법에 대하여 개시되어 있다. 그러나 상기와 같이 터널 산화막의 두께를 얇게 할 경우 리텐션 특성이 저하되는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 터널 산화막으로 사용되는 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 사용하거나 혹은 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 제1터 널 산화막으로 사용하고 컨덕션 밴드 에너지 준위가 SiO2와 동일하거나 비슷한 수준의 산화막을 제2터널 산화막으로 사용하여 고에너지 전자주입 효율을 증가시켜 프로그램, 이레이즈, 리텐션 및 내구성(Endurance) 특성을 개선시킨 플래시 메모리 소자의 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 기판의 상부에 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 물질을 증착하여 터널 산화막을 형성하는 단계, 상기 터널 산화막 상부에 폴리를 증착하여 플로팅 게이트를 형성하는 단계, 상기 플로팅 게이트의 상부에 게이트간 절연막층을 형성하는 단계, 상기 게이트간 절연막층 상부에 컨트롤 게이트를 형성하는 단계, 상기 순차 증착된 상기 터널 산화막, 플로팅 게이트, 게이트간 절연막층 및 컨트롤 게이트를 패터닝하여 게이트 전극을 형성하는 단계 및 상기 게이트를 마스크로 하여 상기 기판에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법에 의해서 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a는 본 발명의 일 실시예에 따른 플로팅 게이트 소자를 나타낸 것으로 P 형 실리콘 기판에 터널 산화막으로 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막(11)을 성장시키고 그 위에 폴리실리콘 플로팅 게이트(12)를 증착하고 그 위에 커플링 비를 증가시키기 위해 종래의 플로팅 게이트 소자와 동일하게 게이트간 절연막층(13)을 증착하며 그 위에 컨트롤 게이트(14)를 형성시키고 상기 구조물을 패터닝하여 게이트를 형성 후 상기 게이트를 마스크로 이온주입 공정을 진행하여 상기 P형 실리콘 기판에 소오스/드레인 불순물 영역(15)이 형성된 구조로 되어 있다. 상기 터널 산화막은 유전상수가 높은 Y2O3, Al2O3, HfO
2 또는 ZrO2가 바람직하며, 상기 게이트간 절연막층은 ONO층이 바람직하다.
도 2b는 상기 터널 산화막을 Y2O3로 사용시 플로팅 게이트 소자의 에너지 밴드 다이어그램을 나타낸 도면으로, 터널 산화막과 P형 기판 사이에 형성되는 전위 장벽이 2.3eV로 종래의 터널 산화막으로 SiO2를 사용하는 경우보다 1.2eV 정도 전위 장벽이 낮아지기 때문에 고에너지 전자주입 효율이 급격히 증가하여 프로그램 스피드가 향상된다. 또한, 상기 전위 장벽을 넘기 위해서 2.3eV 정도의 에너지만 얻으면 되므로 플로팅 게이트에 형성된 전위 우물에 주입되었을 때 소실되는 에너지량도 2.3eV로 SiO2를 사용시 소실되는 에너지량(3.5eV) 보다 1.2eV 줄어들어 읽고 쓰는 동작을 반복하면서 생성되는 트랩에 의해 플로팅 게이트 소자의 문턱전압이 변화하는 현상도 개선된다. 즉, 내구성(데이터를 저장 및 삭제할 수 있는 횟수) 특성도 개선되게 된다.
도 3a는 본 발명의 또 다른 실시예에 의한 플로팅 게이트 소자 구조를 나타낸 것으로 P형 실리콘 기판에 제 1 터널 산화막으로 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막(21)을 성장시키고, 상기 제 1 터널 산화막의 상부에 컨덕션 밴드 에너지 준위가 SiO2와 동일하거나 비슷한 수준의 산화막을 제 2 터널 산화막(22)으로 증착시키며, 상기 제 2 터널 산화막의 상부에 폴리실리콘 플로팅 게이트(23)를 증착하고 그 위에 커플링 비를 증가시키기 위해 종래의 플로팅 게이트 소자와 동일하게 게이트간 절연막층(24)을 증착하며 그 위에 컨트롤 게이트(25)를 형성하고 상기 구조물을 패터닝하여 게이트를 형성 후 상기 게이트를 마스크로 이온주입 공정을 진행하여 상기 P형 실리콘 기판에 소오스/드레인 불순물 영역(26)이 형성된 구조로 되어 있다. 상기 제 1 터널 산화막은 유전상수가 높은 Y2O3, Al2
O3, HfO2 또는 ZrO2가 바람직하며, 상기 제 2 터널 산화막으로는 Y2O3, Al2
O3 또는 SiO2가 바람직하다. 또한, 상기 게이트간 절연막층은 ONO층이 바람직하다.
도 3b는 제 1 터널 산화막으로 Y2O3를 사용하고 제2터널 산화막으로 SiO2
를 사용하는 플로팅 게이트 소자의 에너지 밴드 다이어그램을 나타낸 도면으로, 제 1 터널 산화막과 P형 기판 사이에 형성되는 전위 장벽이 2.3eV로 종래의 터널 산화막으로 SiO2를 사용하는 경우보다 1.2eV 정도 전위 장벽이 낮아지기 때문에 고에너지 전자주입 효율이 급격히 증가한다.
상기 제 1 터널 산화막의 컨덕션 밴드로 주입된 전자 중 제 1 터널 산화막과 제 2 터널 산화막 사이에 형성된 전위 장벽(1.2eV)을 뛰어 넘을 수 있을 만큼 추가적인 에너지를 가진 전자는 제 2 터널 산화막을 뛰어넘어 플로팅게이트에 형성된 전위우물에 주입되며 제 2 터널 산화막을 뛰어 넘지 못하는 전자 중 일부는 F/N 혹은 직접 터널링 방식으로 제 2 터널 산화막을 터널링하여 플로팅 게이트에 형성된 전위우물에 주입되며 나머지 전자들은 P형기판으로 다시 되돌아가게 된다.
터널 산화막으로 SiO2만 사용한 종래의 기술에 비해 본 발명은 고에너지 전자주입 뿐만 아니라 F/N 혹은 집적 터널링 방식에 의해서도 플로팅 게이트에 형성된 전위우물에 전자가 주입되기 때문에 프로그램 스피드가 종래의 방식에 비해 빨라진다.
상기 제 2 터널 산화막의 두께를 두껍게 하면 터널링 방식에 의한 프로그램 스피드 개선이 감소하기 때문에 가능한 얇게 증착한다. 반면에, 상기 제 1 터널 산화막의 두께는 프로그램 스피드에 영향을 주지 않으므로 제 1 터널 산화막을 가능한 두껍게 증착하여 리텐션 특성을 개선한다.
본 발명에서 제 2 터널 산화막을 뛰어 넘는 전자는 플로팅 게이트에 형성된 전위우물에 주입시 종래의 플로팅 게이트 소자와 동일한 양의 에너지(3.5eV)를 잃게 되지만 제 2 터널 산화막을 터널링하는 전자는 2.3eV 정도의 에너지를 잃게 되므로 전체적으로 소실되는 에너지 양이 줄어들어 읽고 쓰는 동작을 반복하면서 생성되는 트랩에 의해 플로팅 게이트 소자의 문턱전압이 변화는 현상도 개선된다. 즉, 내구성 특성도 개선된다.
도 3c는 제 1 터널 산화막으로 Y2O3를 사용하고 제 2 터널 산화막으로 SiO2
를 사용하는 플로팅 게이트 소자의 리텐션 모드의 에너지 밴드 다이어그램을 나타낸 도면으로, 플로팅 게이트의 전위우물에 갇힌 전자들이 P형 기판이나 컨트롤 게이트의 컨덕션 밴드로 빠져나가기 위해서 SiO2에 형성된 전위장벽(3.5eV)를 뛰어 넘거나 제 2 터널 산화막과 제 1 터널 산화막 혹은 ONO를 직접 터널링하는 방법이 있다. 그러나 리텐션 모드에서 플로팅 게이트의 전위우물에 갇힌 전자들이 P형 기판이나 컨트롤 게이트의 컨덕션 밴드로 빠져나가는 경우는 거의 발생하지 않으므로 리텐션 특성이 개선된다.
도 3d는 제 1 터널 산화막으로 Y2O3를 사용하고 제 2 터널 산화막으로 SiO2를 사용하는 플로팅 게이트 소자의 이레이즈 모드의 에너지 밴드 다이어그램을 나타낸 도면으로, 터널산화막으로 SiO2를 사용하는 경우 SiO2를 터널링하는 길이가 매우 길어 이레이즈시키기 위한 전압을 증가시킬 수 밖에 없으며 이레이즈시키기 위한 시간 또한 증가하여 이레이즈 특성이 떨어지는 단점이 있었다. 본 발명은 컨트롤 게이트에 걸어 주는 이레이즈 전압을 제 2 터널 산화막에서의 전압강하가 2.3eV 이상 되도록 유지시키면 플로팅 게이트에 형성된 전위우물에 갇힌 전자들이 제 2 터널 산화막만 직접 터널링하면 제 1 터널 산화막의 컨덕션 밴드로 주입될 수 있어 P형 기판의 컨덕션 밴드로 빠져나갈 수 있기 때문에 터널링 길이가 종래의 플로팅 게이트 소자(SiO2)에 비해 줄어들어 이레이즈 스피드를 개선시킬 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 플래시 메모리 소자의 제조방법은 종래의 터널 산화막으로 사용되는 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 사용하거나 혹은 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 산화막을 제1터널 산화막으로 사용하고 컨덕션 밴드 에너지 준위가 SiO2와 동일하거나 비슷한 수준의 산화막을 제2터널 산화막으로 사용함으로써 고에너지 전자주입뿐만 아니라 F/N 혹은 직접 터널링 방식에 의한 플로팅 게이트에 형성된 전위우물에 전자가 주입되기 때문에 프로그램 스피드가 종래의 방식에 비해 빨라지고, 플로팅 게이트에 형성된 전위우물에 전자들이 주입되면서 소실되는 에너지 양이 줄어들어 읽고 쓰는 동작을 반복하면서 생성되는 트랩에 의해 플로팅 게이트 소자의 문턱전압이 변하는 내구성 특성이 개선되는 효과가 있다.
또한, 리텐션 모드에서 플로팅 게이트의 전위우물에 갇힌 전자들이 P형 기판이나 컨트롤 게이트의 컨덕션 밴드로 빠져나가는 현상이 발생하지 않아 리텐션 특 성이 개선되고, 이레이즈시 플로팅 게이트의 전위우물에 갇힌 전자들이 터널링해야 하는 터널링 길이가 줄어들어 이레이즈 스피드가 개선되는 효과가 있다.
결국, 고에너지 전자주입 효율을 증가시켜 플래시 메모리 소자의 프로그램, 이레이즈, 리텐션 및 내구성 특성을 개선하는 효과가 있다.
Claims (6)
- 반도체 기판의 상부에 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 물질을 증착하여 제1 터널 산화막을 형성하는 단계;상기 제1 터널 산화막의 상부에 SiO2와 컨덕션 밴드 에너지 준위가 동일하거나 비슷한 물질을 증착하여 제 2터널 산화막을 형성하는 단계;상기 터널 산화막 상부에 폴리를 증착하여 플로팅 게이트를 형성하는 단계;상기 플로팅 게이트의 상부에 게이트간 절연막층을 형성하는 단계;상기 게이트간 절연막층 상부에 컨트롤 게이트를 형성하는 단계;상기 순차 증착된 상기 터널 산화막, 플로팅 게이트, 게이트간 절연막층 및 컨트롤 게이트를 패터닝하여 게이트 전극을 형성하는 단계; 및상기 게이트를 마스크로 하여 상기 기판에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 물질은 Y2O3, Al 2O3, HfO2 및 ZrO2 중 어느 하나임을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 삭제
- 제 1항에 있어서,상기 제 1 터널 산화막은 SiO2보다 컨덕션 밴드 에너지 준위가 낮은 Y2O3, Al2O3, HfO2 및 ZrO2 중 어느 하나임을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 제 2 터널 산화막은 컨덕션 밴드 에너지 준위가 SiO2와 동일하거나 비슷한 Y2O3, Al2O3 및 SiO2 중 어느 하나임을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 제 1 터널 산화막은 제 2 터널 산화막보다 두껍게 증착하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069217A KR100562743B1 (ko) | 2003-10-06 | 2003-10-06 | 플래시 메모리 소자의 제조방법 |
| US10/747,619 US6977201B2 (en) | 2003-10-06 | 2003-12-30 | Method for fabricating flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030069217A KR100562743B1 (ko) | 2003-10-06 | 2003-10-06 | 플래시 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050033247A KR20050033247A (ko) | 2005-04-12 |
| KR100562743B1 true KR100562743B1 (ko) | 2006-03-21 |
Family
ID=34386746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030069217A KR100562743B1 (ko) | 2003-10-06 | 2003-10-06 | 플래시 메모리 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6977201B2 (ko) |
| KR (1) | KR100562743B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327500B1 (ko) * | 2007-07-05 | 2013-11-08 | 삼성전자주식회사 | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660840B1 (ko) * | 2004-10-08 | 2006-12-26 | 삼성전자주식회사 | 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법 |
| US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US20060198189A1 (en) * | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7279740B2 (en) * | 2005-05-12 | 2007-10-09 | Micron Technology, Inc. | Band-engineered multi-gated non-volatile memory device with enhanced attributes |
| KR101124562B1 (ko) * | 2005-05-31 | 2012-03-16 | 주식회사 하이닉스반도체 | 증가된 충전용량을 갖는 불휘발성 메모리소자 및 그제조방법 |
| US7636257B2 (en) | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| CN100356570C (zh) * | 2005-07-08 | 2007-12-19 | 北京大学 | 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 |
| US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| US7576386B2 (en) | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| JP2007180482A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| KR100717770B1 (ko) * | 2006-04-24 | 2007-05-11 | 주식회사 하이닉스반도체 | 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법 |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7907450B2 (en) | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
| US7948799B2 (en) | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| US7414889B2 (en) * | 2006-05-23 | 2008-08-19 | Macronix International Co., Ltd. | Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| US7772068B2 (en) | 2006-08-30 | 2010-08-10 | Macronix International Co., Ltd. | Method of manufacturing non-volatile memory |
| US7811890B2 (en) | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US8101989B2 (en) | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| US20080217679A1 (en) * | 2007-03-08 | 2008-09-11 | Macronix International Co., Ltd. | Memory unit structure and operation method thereof |
| US20090039414A1 (en) | 2007-08-09 | 2009-02-12 | Macronix International Co., Ltd. | Charge trapping memory cell with high speed erase |
| US7838923B2 (en) * | 2007-08-09 | 2010-11-23 | Macronix International Co., Ltd. | Lateral pocket implant charge trapping devices |
| US7816727B2 (en) * | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| CN102117778B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 利用臭氧氧化来提升sonos闪存器件可靠性的方法 |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW312852B (en) * | 1996-06-08 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of flash memory |
| US6287988B1 (en) * | 1997-03-18 | 2001-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device |
| US6031263A (en) * | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| US6329245B1 (en) * | 1999-12-20 | 2001-12-11 | Chartered Semiconductor Manufacturing Ltd. | Flash memory array structure with reduced bit-line pitch |
| US6384448B1 (en) * | 2000-02-28 | 2002-05-07 | Micron Technology, Inc. | P-channel dynamic flash memory cells with ultrathin tunnel oxides |
| US6249460B1 (en) * | 2000-02-28 | 2001-06-19 | Micron Technology, Inc. | Dynamic flash memory cells with ultrathin tunnel oxides |
| KR100439190B1 (ko) | 2001-12-20 | 2004-07-07 | 동부전자 주식회사 | 플래쉬 이이피롬 및 그 제조방법 |
-
2003
- 2003-10-06 KR KR1020030069217A patent/KR100562743B1/ko not_active IP Right Cessation
- 2003-12-30 US US10/747,619 patent/US6977201B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327500B1 (ko) * | 2007-07-05 | 2013-11-08 | 삼성전자주식회사 | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6977201B2 (en) | 2005-12-20 |
| KR20050033247A (ko) | 2005-04-12 |
| US20050074937A1 (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562743B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100579844B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR0166840B1 (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR100942928B1 (ko) | 터널링 배리어 상부에 전계 분산층을 구비하는 전하 트래핑소자 | |
| US5930631A (en) | Method of making double-poly MONOS flash EEPROM cell | |
| US20090262583A1 (en) | Floating gate memory device with interpoly charge trapping structure | |
| US7483309B2 (en) | Programming and erasing method for charge-trapping memory devices | |
| US5703388A (en) | Double-poly monos flash EEPROM cell | |
| KR100192546B1 (ko) | 플래쉬 메모리 및 이의 제조방법 | |
| US20050285184A1 (en) | Flash memory device and method for programming/erasing the same | |
| KR100937669B1 (ko) | 양자 트랩 비휘발성 메모리 소자 | |
| JP2939537B2 (ja) | フラッシュメモリ及びその製造方法 | |
| US5445982A (en) | Method of fabricating nonvolatile semiconductor memory device | |
| US20050067651A1 (en) | Nonvolatile memory cell employing a plurality of dielectric nanoclusters and method of fabricating the same | |
| JP3048363B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100513309B1 (ko) | 비연속적인 전하 트랩 사이트를 갖는 비휘발성 메모리소자의 소거 방법들 | |
| KR20040037327A (ko) | 비대칭적인 소오스 및 드레인 영역을 갖는 비휘발성메모리 장치 및 그 제조방법 | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| KR20030057897A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100942240B1 (ko) | 다중 비트 저장이 가능한 비휘발성 메모리 셀 및 이의 구동 방법 | |
| KR100868031B1 (ko) | 비휘발성 메모리 소자 및 이를 제조하는 방법 | |
| KR100604989B1 (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| KR950006232B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
| KR100591168B1 (ko) | 소거 특성을 향상시킨 플래시 메모리 소자 및 그 제조 방법 | |
| KR100214470B1 (ko) | 이이피롬 셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140217 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |