CN100356570C - 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 - Google Patents

Abstract

本发明提供了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用异质结浮栅结构，在横向上分别采用P⁺N⁺P⁺不同掺杂的多晶硅或者宽禁带材料+窄禁带材料+宽禁带材料结构组成浮栅，导带和价带的能级上有至少两个异质结，该异质结使浮栅的能带形成能谷。实现了闪存存储单元存储的电子被浮栅的异质结限制在浮栅的能谷中，大大地增加了闪存的保持特性。而且在相同编程环境下，大大提高了闪存单元的编程速度和效率，降低了编程功耗。

Description

闪存存储单元的浮栅及其制备方法和一种闪存存储单元

技术领域

本发明属于非挥发性半导体存储器技术领域，具体涉及一种能增加保持能力和提高编程和编程效率的闪存存储单元。

背景技术

闪存(Flash Memory)目前已经作为可改写数据的半导体非挥发性内存广泛应用于各种产品中，比如手机，笔记本，掌上电脑和U盘等移动存储及通讯设备。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额。研制低功耗、具有高可靠性和能够快速存储的闪存单元是闪存技术发展的重要推动力。

闪存的结构单元如图一所示，它包含2层多晶硅栅，上面一层多晶硅1引出接字线，叫做控制栅，用来控制单元的选通以及单元的编程读出等操作，下面的多晶硅栅7不引出，完全被二氧化硅包围与外界隔绝，叫做浮栅，它能够存储注入的电子。闪存单元是利用浮栅上的存储电子改变控制栅对应的阈值电压，从而决定单元的存储内容。如果浮栅上没有存储电子电荷，控制栅对应一个较低的阈值电压V_T；当浮栅上存储了电子电荷Q_FG(Q_FG＜0)，则控制栅阈值电压增大了ΔV_T，

ΔV_T＝-Q_FG/C_FC    (1)

其中C_FC是浮栅相对控制栅的等效电容。这样在读取的时候，控制栅上加上一个介于高阈值电压和低阈值电压之间的读取电压，浮栅中有电子的单元因为阈值电压高而不导通，所以没有读出电流，因此该单元就存了信息“0”；当浮栅中没有存储电子的时候，阈值电压低，单元导通，有较大的读出电流，该单元就存了信息“1”，如图二所示。

闪存作为一种非挥发性存储器，要求在断电情况下它所存储的信息能够保持10年以上，而且要求闪存单元能够经受住10⁵次以上的编程和擦除循环。这种较高的可靠性要求使得闪存单元尺寸的缩小受到限制，一个重要的原因是为了保证高的可靠性，闪存单元的隧穿氧化层3不能够做的很薄(＞8纳米)，因而导致闪存需要较高的工作电压和在尺寸缩小过程中，闪存的性能退化。

传统的闪存器件的多晶硅浮栅7是单一掺杂，以N管的存储器件为例，多晶硅浮栅是N+掺杂。如图三所示，单一掺杂的多晶硅的能带结构和单一掺杂的单晶硅的能带结构相似，由价带和导带组成，而且组成导带和价带的能级都是呈水平的。导带和价带之间隔着禁带。价带中所有能级都已被电子所占据，电子不会导电，而导带中只有部分能级被电子所占据，导带中的电子具有导电性。注入到单一掺杂的多晶硅浮栅的电子就是存储在水平的导带中。因为导带中的电子具有导电性，且导带的能级是呈水平直线型，因此当隧穿氧化层中因为有缺陷而产生泄漏通道的时候，整个浮栅上的存储电子都会通过这个泄漏通道而丢失。对于异或阵列的闪存单元，因为采用沟道热电子注入方式编程和源端的FN隧穿方式擦除，编程和擦除所需高电压所导致的隧穿氧化层缺陷以及应力引起泄漏电流(SILC)效应主要集中在存储单元的源端和漏端上方的那部分隧穿氧化层。因此可以说，闪存存储单元所存的电子主要是通过过存储单元的源端和漏端上方的那部分隧穿氧化层丢失，从而决定了闪存在断电情况下的保持能力。

发明内容

本发明克服现有闪存单元所存电子通过隧穿氧化层丢失的不足。提供一种闪存存储单元的浮栅，可将浮栅存储的电子分布在浮栅的能谷上，增加了闪存单元保持电子的能力，大大地增加了闪存的可靠性。

本发明技术内容：一种闪存存储单元的浮栅，浮栅的能带由导带和价带组成，导带和价带之间隔着禁带，导带和价带的能级在浮栅横向上有至少两个异质结，该异质结使浮栅的能带形成能谷。

上述浮栅为多晶硅浮栅，在横向上，浮栅两端掺杂P⁺，中间掺杂N⁺，p区和n区的两种载流子浓度不相等，形成p-n异质结。

上述浮栅是由宽禁带材料+窄禁带材料+宽禁带材料组成，宽禁带材料和窄禁带材料在横向上形成异质结。

一种闪存存储单元，包括：多晶硅控制栅、源区、漏区和存储电荷的浮栅，其特征在于：浮栅的能带由导带和价带组成，导带和价带之间隔着禁带，导带和价带的能级在浮栅横向上有至少两个异质结，该异质结使浮栅的能带形成能谷。

一种闪存存储单元浮栅的制备方法，浮栅为多晶硅，在该多晶硅的横向上分别进行P⁺N⁺P⁺掺杂，浮栅的导带和价带的能级在浮栅横向上有两个异质结，该异质结使浮栅的能带形成能谷。。

上述浮栅多晶硅的P⁺和N⁺的掺杂浓度都大于10¹⁹/cm³。

本发明技术效果：浮栅沿横向方向的能带不是连续，而是形成两个异质结，两边能带高，中间能带低，形成受限的能谷。电子就存储在被浮栅的两边异质结所限制的能谷上，从而不容易通过源端或者漏端的隧穿氧化层中的泄漏通道丢失。另外，计算表明传统的闪存单元当采用沟道热电子注入进行编程的时候，沟道内的电场峰值很靠近单元的漏端，这样使得沟道内高电场产生的热电子很快就被漏端收集，只有很少的一部分能够被浮栅收集，这就造成了沟道热电子注入的效率低，功耗大。而本发明因为其浮栅上异质结的存在使得编程时沟道内电场的峰值从靠近漏端的一侧移向异质结下面的沟道处，因此高电场产生的热电子有更多的时间在沟道内运动，从而使得它们被浮栅收集的机率大大提高，提高了编程速度和效率，降低了功耗。

附图说明

下面结合附图，对本发明做出详细描述。

图1为现有闪存存储单元的结构示意图；

图2为现有闪存单元的阈值漂移和浮栅中存储电荷的关系示意图；

图3为单一掺杂的多晶硅浮栅的能带示意图；

图4P⁺N⁺P⁺不同掺杂的多晶硅浮栅的能带示意图；

图5宽禁带材料+窄禁带材料+宽禁带材料组成的多晶硅浮栅的能带示意图；

图6为异质结浮栅闪存单元结构示意图；

图7为异质结浮栅闪存单元断电情况下，保持状态下的浮栅导带示意图；

图8为异质结浮栅闪存单元在编程状态下的浮栅导带示意图；

图9为异质结浮栅闪存单元在擦除状态下的浮栅导带示意图；

其中，1-多晶硅控制栅；2-阻挡氧化层；3-隧穿氧化层；4-源；5-衬底；6-漏；7-多晶硅浮栅；8-P⁺掺杂多晶硅或者宽禁带半导体材料；9-N⁺掺杂多晶硅或者窄禁带半导体材料；01-导带；02-价带；03-禁带；04-存储在导带中的电子；001-P⁺区或宽禁带材料区；002-N⁺区或窄禁带材料区；003-存储的电子；004-p-n结或异质结。

具体实施方式

本发明闪存存储单元的浮栅不是单一掺杂的多晶硅组成，而是由在横向上P⁺N⁺P⁺不同掺杂的多晶硅或者在横向上宽禁带材料+窄禁带材料+宽禁带材料组成。如图四所示，当浮栅采用P⁺N⁺P⁺不同掺杂的多晶硅时，因为由于p区和n区的两种载流子浓度不相等，形成p-n结。在p-n结处，接触电势差使电子产生附加静电势能。p区电子能量大于n区电子能量，阻挡n区电子向p区运动。形象地认为能带发生弯曲。浮栅沿横向方向的能带不是水平连续的，两边能带高，中间能带低，形成受限的能谷。同样的，如图五所示，当浮栅由横向上宽禁带材料+窄禁带材料+宽禁带材料组成，因为宽禁带半导体材料和窄禁带半导体材料的禁带宽度不一样，也导致能带的弯曲，形成受限的能谷。电子就存储在被浮栅的两边异质结(p-n结)所限制的能谷上，从而不容易通过源端或者漏端的隧穿氧化层中的泄漏通道丢失。

参考图六，本发明异质结浮栅闪存单元结构和传统闪存存储单元结构类似，堆栈栅结构由隧穿氧化层3，浮栅7，阻挡氧化层2和控制栅1组成。浮栅沿横向(沟道方向)采用P⁺N⁺P⁺掺杂多晶硅(其中P⁺和N⁺的掺杂浓度都大于10¹⁹/cm³)来代替传统的单一掺杂的多晶硅浮栅，或者采用在横向上由宽禁带半导体材料+窄禁带半导体材料+宽禁带半导体材料组成。P⁺N⁺P⁺掺杂多晶硅可通过光刻定义不同浮栅窗口，分别进行P⁺和N⁺两次离子注入形成。宽禁带半导体材料+窄禁带半导体材料+宽禁带浮栅则可以通过如下方法制备：先淀积宽禁带材料(比如硅)，然后光刻刻蚀淀积窄禁带材料的窗口，淀积完窄禁带材料(比如锗)后，采用化学机械抛光(CMP)磨平。

在断电的保持状态下，如图七所示，V_D，V_S，V_CG浮置，浮栅中的电子主要集中在沟道上方的N⁺掺杂那部分或者窄禁带半导体材料的浮栅中，从能带角度看，电子存储在被两个异质结限制的能谷中。

本发明的异质结浮栅闪存单元采用沟道热电子注入方式进行编程，此时的电压偏置情况和浮栅的能带，如图八所示。其中V_D约为5V左右，V_CG约为10V左右。因为沟道热电子主要在靠近漏端的沟道内产生，所以注入的电子要经历两个步骤，首先是越过隧穿氧化层的势垒，进入到靠近漏端的P⁺掺杂或者是宽禁带那部分浮栅中，然后在电场的作用下跳跃到沟道上方的N⁺掺杂或者窄禁带的那部分浮栅中。

本发明的异质结浮栅闪存单元采用源端FN隧穿进行擦除，此时的电压偏置情况和浮栅的能带，如图九所示。从图中可以看出，因为源端接高电压，通过感应，使得靠近源端的那部分浮栅的异质结的能带发生变化，使得原来存储在浮栅能谷中的电子能够顺利通过源端的隧穿氧化层隧穿到源端。

随着闪存存储单元尺寸的缩小，通过源端和漏端上方的隧穿氧化层的泄漏通道丢失存储的电子以及应力感应泄漏电流的存在都对闪存的可靠性提出了挑战。本发明可是使得闪存的存储单元在浮栅中收到能带势垒的限制，从而大大提高了闪存单元在断电情况下的保持特性，同时浮栅上异质结的存在，使得存储单元的编程速度和效率都大大提高，降低编程功耗。

Claims (6)

1、一种闪存存储单元的浮栅，浮栅的能带由导带和价带组成，导带和价带之间隔着禁带，其特征在于：导带和价带的能级在浮栅横向上有至少两个异质结，该异质结使浮栅的能带形成能谷。

2、如权利要求1所述的闪存存储单元的浮栅，其特征在于：浮栅为多晶硅浮栅，在横向上，浮栅两端掺杂P⁺，中间掺杂N⁺，p区和n区的两种载流子浓度不相等，形成p-n异质结。

3、如权利要求1所述的闪存存储单元的浮栅，其特征在于：浮栅是由宽禁带材料、窄禁带材料和宽禁带材料组成，宽禁带材料和窄禁带材料在浮栅横向上形成异质结。

4、一种闪存存储单元，包括：多晶硅控制栅、源区、漏区和存储电荷的浮栅，其特征在于：浮栅的能带由导带和价带组成，导带和价带之间隔着禁带，导带和价带的能级在沿沟道方向上有至少两个异质结，该异质结使浮栅的能带形成能谷。

5、一种闪存存储单元浮栅的制备方法，其特征在于：浮栅为多晶硅，在该多晶硅的横向上分别进行P⁺N⁺P⁺掺杂，浮栅的导带和价带的能级在浮栅横向上有两个异质结，该异质结使浮栅的能带形成能谷。

6、如权利要求5所述的闪存存储单元浮栅的制备方法，其特征在于：上述浮栅多晶硅的P⁺和N⁺的掺杂浓度都大于10¹⁹/cm³。

Images