CN101814322B - 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 - Google Patents
非挥发性记忆胞的操作方法及运用该方法的记忆体装置 Download PDFInfo
- Publication number
- CN101814322B CN101814322B CN2009102462610A CN200910246261A CN101814322B CN 101814322 B CN101814322 B CN 101814322B CN 2009102462610 A CN2009102462610 A CN 2009102462610A CN 200910246261 A CN200910246261 A CN 200910246261A CN 101814322 B CN101814322 B CN 101814322B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- voltage
- carrier
- type
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000002347 injection Methods 0.000 claims abstract description 39
- 239000007924 injection Substances 0.000 claims abstract description 39
- 230000005641 tunneling Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 42
- 238000003860 storage Methods 0.000 claims description 41
- 230000005689 Fowler Nordheim tunneling Effects 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000003750 conditioning effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明是有关于一种非挥发性记忆胞的操作方法及运用该方法的记忆体装置。该非挥发性记忆胞的操作方法，包括通过一第一类型载子的双边偏压注入(Double-Side Biased，DSB)来预先擦除一挥发性记忆胞，以及通过一第二类型载子的福勒-诺德汉(Fowler-Nordheim，FN)隧穿来程序化该记忆胞。藉由本发明，程序化效率会因电荷储存层中的相反电性的电荷而有所提升，从而程序化所需时间能够缩减；此外，由于程序化时间较短会产生较少热能，本发明的操作方法特别适合用于在公知技术中遭遇散热问题的三维记忆体阵列。
Description
技术领域
本发明涉及一种半导体装置，特别是涉及一种非挥发性记忆体(NON-VOLATILE MEMORY，NVM)的操作方法以及一种利用该方法的记忆体装置。
背景技术
非挥发性记忆体已普遍应用于众多电子产品中，当中最为普及的非挥发性记忆体装置是具备电荷储存层并利用电性进行写入及擦除的类型，譬如是电性擦除可程序化只读记忆体(EEPROM)及快闪记忆体(Flash Memory)。
这类非挥发性记忆体传统上是由一大块的半导体基材作为基底来形成，并且将电荷储存层设置于一控制栅极与该基材之间。近来，利用薄膜晶体管(Thin-Film Transistor，TFT)技术而以半导体薄膜为基础来形成的挥发性记忆体已被提供，当中的每一个记忆胞皆是薄膜晶体管。藉由利用这种TFT技术，重复形成一半导体薄膜及建基其上的一层TFT记忆胞成为可能，从而能够制造出三维的非挥发性记忆体阵列。
TFT类型的挥发性记忆胞传统上是通过正性福勒-诺德汉电子隧穿(Positive Fowler-Nordheim Electron Tunneling，+FN)至电荷储存层之内来加以程序化，并藉由将电子移离出电荷储存层来加以擦除。由于+FN程序化较无效率，因而需要较长的程序化时间，结果产生较多热能。由于在公知技术中三维记忆体阵列尤其遭受严重的散热问题，因此上述方法不适合用来操作三维发挥发性记忆体阵列。
由此可见，上述现有的非挥发性记忆胞的操作方法及运用该方法之记忆体装置在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的非挥发性记忆胞之操作方法及运用该方法之记忆体装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的非挥发性记忆胞的操作方法存在的缺陷，而提供一种新的非挥发性记忆胞的操作方法，所要解决的技术问题是使其具有较高的程序化效率，使程序化时间及热能产生缩减，从而适用于三维非挥发性记忆体，非常适于实用。
本发明的另一目的在于，克服现有的记忆体装置存在的缺陷，而提供一种新的记忆体装置，所要解决的技术问题是使其利用上述方法从而具有较高的程序化效率，使程序化时间及热能产生缩减，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆胞的操作方法，包括：通过一第一类型载子的双边偏压注入来预先擦除一记忆胞；以及通过一第二类型载子的福勒-诺德汉隧穿来程序化该记忆胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的非挥发性记忆胞的操作方法，其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
前述的非挥发性记忆胞的操作方法，其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
前述的非挥发性记忆胞的操作方法，其中该第一类型载子是电洞以及该第二类型载子是电子。
前述的非挥发性记忆胞的操作方法，其中该记忆胞包括一半导体层、一电荷储存层以及一控制栅极于该半导体层之上，以及一源极及一漏极于该半导体层之内；以及在预先擦除该记忆胞的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第一类型载子的双边偏压注入至该电荷储存层。
前述的非挥发性记忆胞的操作方法，其中该第一电压低于0V以及该第二电压高于0V。
前述的非挥发性记忆胞的操作方法，其中该第一电压的范围介于-10V至-20V，以及该第二电压范围介于8V至12V。
前述的非挥发性记忆胞的操作方法，其中该记忆胞包括一半导体层、一电荷储存层以及一控制栅极于该半导体层之上，以及一源极及一漏极于该半导体层之内；以及在程序化该记忆单元的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第二类型载子的福勒-诺德汉隧穿进入该电荷储存层。
前述的非挥发性记忆胞的操作方法，其中该第一电压高于0V以及该第二电压为0V。
前述的非挥发性记忆胞的操作方法，其中该第一电压的范围介于15V至20V。
前述的非挥发性记忆胞的操作方法，其中该记忆胞包括一半导体层、一电荷储存层以及一控制栅极于该半导体层之上，以及一源极及一漏极于该半导体层之内，其中该半导体层是一设置于一绝缘体上的浮动主体，且该记忆胞是一薄膜晶体管，该半导体层与该控制栅极皆包括掺杂硅，以及该电荷储存层包括一介于两氧化层之间的氮化层，从以使得该记忆胞为一硅-氧化物-氮化物-氧化物-硅的薄膜晶体管(TFT SONOS)记忆胞。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆体装置，包括：一非挥发性记忆胞；一第一逻辑，用以通过一第一类型载子的双边偏压注入来预先擦除该挥发性记忆胞；以及一第二逻辑，用以通过一第二类型载子的福勒-诺德汉隧穿来程序化该非挥发性记忆胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体装置，其中该第一类型载子是电洞以及该第二类型载子是电子。
前述的记忆体装置，其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
前述的记忆体装置，其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
前述的记忆体装置，其中该第一类型载子是电洞以及该第二类型载子是电子，该双边偏压注入包括双边偏压能带至能带隧穿热载子注入，以及该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
本发明的目的及解决其技术问题另采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆胞的操作方法，包括：对一非挥发性记忆胞执行一预先操作，以在该非挥发性记忆胞的一电荷储存层中形成第一类型载子；以及在该预先操作后，对该非挥发性记忆胞执行一操作，以在该非挥发性记忆胞的该电荷储存层中累积第二类型载子，其中该第一类型载子与该第二类型载子具有相反的电性。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的非挥发性记忆胞的操作方法，其中该预先操作包括一擦除操作。
前述的非挥发性记忆胞的操作方法，其中该预先操作是通过双边偏压注入来达成。
前述的非挥发性记忆胞的操作方法，其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
前述的非挥发性记忆胞的操作方法，其中该操作系包括一程序化操作。
前述的非挥发性记忆胞的操作方法，其中该操作是通过福勒-诺德汉隧穿来达成。
前述的非挥发性记忆胞的操作方法，其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
本发明的目的及解决其技术问题又采用以下技术方案来实现。依据本发明提出的一种记忆体装置，包括：一非挥发性记忆胞，其包括一电荷储存层；一第一逻辑，用以对该非挥发性记忆胞执行一预先操作，以在该记忆胞的该电荷储存层中形成第一类型载子；以及一第二逻辑，用以在该预先操作后，对该非挥发性记忆胞执行一操作，以于该非挥发性记忆胞的该电荷储存层中累积第二类型载子，其中该第一类型载子与该第二类型载子具有相反的电性。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的非挥发性记忆胞的操作方法，其中该预先操作包括一擦除操作。
前述的非挥发性记忆胞的操作方法，其中该预先操作是通过双边偏压注入来达成。
前述的记忆体装置，其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
前述的记忆体装置，其中该操作包括一程序化操作。
前述的记忆体装置，其中该操作是通过福勒-诺德汉隧穿来达成。
前述的记忆体装置，其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
借由上述技术方案，本发明非挥发性记忆胞的操作方法及运用该方法的记忆体装置至少具有下列优点及有益效果：由于在本发明中，所述记忆胞是在被利用DSB注入来预先擦除之后，才利用FN隧穿来加以程序化，因此，程序化效率会因电荷储存层中的相反电性的电荷而有所提升，从而程序化所需时间能够缩减。此外，由于程序化时间较短会产生较少热能，本发明的操作方法特别适合用于在公知技术中遭遇散热问题的三维记忆体阵列。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1显示依据本发明的一实施例之一非挥发性记忆胞的操作方法中的预先擦除步骤。
图2显示依据本发明的一实施例之一非挥发性记忆胞的操作方法中的程序化步骤。
100：基材 110：绝缘体
120：半导体层 130：电荷储存层
132：底部氧化层 134：顶部氧化层
140：控制栅 150：源极区域
160：漏极区域 Vge：第一电压
Vse：第二电压 Vde：第二电压
Vgp：第三电压 Vsp：第四电压
Vdp：第四电压
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆胞的操作方法及运用该方法的记忆体装置的具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
图1及图2分别显示在依据本发明的一实施例下，一种非挥发性记忆胞的操作方法中的预先擦除步骤及程序化步骤。
参考图1所示，该非挥发性记忆胞包含一半导体层120作为一浮动主体并设置于一基材100上的一绝缘体110之上、一电荷储存层130设置于该半导体层120之上，一控制栅极140设置于该电荷储存层130之上，以及一源极区域150和一漏极区域160设置于该半导体层120之内该控制栅极140的两旁。
该基材100可为一硅基材。该绝缘体110可为一通常由CVD(化学气相沉积)制造工艺(即制程，以下均称为制造工艺)所形成的氧化硅层。该半导体层120可为一由LPCVD(低压化学气相沉积)制造工艺所形成的掺杂多晶硅层。该电荷储存层130可为一电荷捕捉层(Charge Trapping Layer)，其通常为一个介于一底部氧化层132与一顶部氧化层134之间的氮化硅层(Silicon Nitride，SiN)。该控制栅极140可包含掺杂多晶硅。当该半导体层120与控制栅140包含搀杂多晶硅，并且该电荷储存层130为一介于两个氧化层132及134之间的SiN捕捉层时，此时记忆胞即为一个硅-氧化物-氮化物-氧化物-硅的薄膜晶体管(TFT SONOS)记忆胞。
此外，位于该控制栅极140下方的该半导体层120可能为P型掺杂，以及该源极区域150及该漏极区域160可能为N型掺杂，方以使得该记忆胞成为一种N型晶体管，以下的描述并将这种情况用作一范例。
再参考图1，在预擦除步骤中，一第一电压Vge施加至该控制栅极140，以及一第二电压Vse(＝Vde)施加至该源极区域150及该漏极区域160(即双边偏压(Double-Side Biased，DSB))，其中Vge必须远低于Vse(Vde)，以引发能带至能带隧穿热电洞(Band-to-Band Tunneling Hot Hole，BTBTHH)注入至电荷储存层130。举例而言，第一电压低于0V，而第二电压高于0V。在这种情况下，Vge的范围可能为-10V至-20V，而Vse(＝Vde)的范围可能为8V至12V。在一特定实施例中，Vge约为-15V以及Vse(＝Vde)约为10V。
参考图2所示，在程序化步骤中，一第三电压Vgp施加至该控制栅极140，以及一第四电压Vsp(＝Vdp)施加至该源极区域150及该漏极区域160，其中Vgp必须远高于Vsp(Vdp)，以引发电子的+FN隧穿进入电荷储存层130。举例而言，Vsp(＝Vdp)为0V，而第三电压高于0V。在这种情况下，Vgp的范围可能为15V至20V。在一特定实施例中，Vgp约为20V。
另一方面，依据此实施例的记忆体装置包含如图1或图2所示的一记忆胞、一第一逻辑，其用以藉由如图1所示的DSB BTBTHH注入来预先擦除该记忆胞，以及一第二逻辑，其用以藉由如图2所示的电子+FN隧穿来程序化该记忆胞。该第一逻辑可能施加上述的偏压组态以进行预先擦除。该第二逻辑可能施加上述的偏压组态以进行程序化。
尤其须注意，虽然本发明是藉由此实施例中的TFT类型非挥发性记忆胞来举例说明，然而本发明的操作方法亦可应用至同样具有一电荷储存层、一控制栅极，以及源极/漏极区域，并考虑DSB程序化及FN隧穿擦除的机制的其他类型非挥发性记忆胞。这意味着，本发明的记忆体装置内的记忆胞并不设限为TFT类型的非挥发记忆胞，而可以替代为众多其他类型的非挥发记忆胞当中的一类型。
由于在此实施例中，该记忆胞是在被利用DSB电洞注入来预先擦除之后，才利用电子FN隧穿来加以程序化，因此，程序化效率会因电荷储存层中的正电荷而有所提升，从而程序化所需时间能够缩减。此外，由于程序化时间较短会产生较少热能，本发明的操作方法特别适合用于在公知技术中遭遇散热问题的三维记忆体阵列。
更者，虽然在上述实施例中，第一类型载子是电洞、第二类型载子是电子、DSB注入包含DSB BTBTHH注入，以及FN隧穿包含电子的+FN隧穿，然而本发明并不受限于这种组合。举例而言，在另一实施例中，第一类型载子是电子、第二类型载子是电洞、DSB注入包含DSB电子注入，以及FN隧穿包含电洞的FN隧穿。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (28)
1.一种非挥发性记忆胞的操作方法，其特征在于包括：通过一第一类型载子的双边偏压注入来预先擦除一记忆胞；以及通过一第二类型载子的福勒-诺德汉隧穿来程序化该记忆胞；
其中，该记忆胞包括一半导体层、一电荷储存层、一控制栅极、一源极、一漏极以及一绝缘体；其中该控制栅极在该半导体层之上，该源极及该漏极在该半导体层之内，该半导体层是设置于该绝缘体上的浮动主体；且该记忆胞是一薄膜晶体管，该半导体层与该控制栅极皆包括掺杂硅，该电荷储存层包括一介于两氧化层之间的氮化层，以使得该记忆胞为一硅-氧化物-氮化物-氧化物-硅的薄膜晶体管记忆胞；
在程序化该记忆胞的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第二类型载子的福勒-诺德汉隧穿进入该电荷储存层。
2.根据权利要求1所述的非挥发性记忆胞的操作方法，其特征在于其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
3.根据权利要求1所述的非挥发性记忆胞的操作方法，其特征在于其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
4.根据权利要求1所述的非挥发性记忆胞的操作方法，其特征在于其中该第一类型载子是电洞以及该第二类型载子是电子。
5.根据权利要求1所述的非挥发性记忆胞的操作方法，其特征在于其中
在预先擦除该记忆胞的过程中，一第三电压施加至该控制栅极以及一第四电压施加至该源极和漏极，其中该第三电压与该第四电压不同，以引发该第一类型载子的双边偏压注入至该电荷储存层。
6.根据权利要求5所述的非挥发性记忆胞的操作方法，其特征在于其中该第三电压低于0V以及该第四电压高于0V。
7.根据权利要求6所述的非挥发性记忆胞的操作方法，其特征在于其中该第三电压的范围介于-10V至-20V，以及该第四电压范围介于8V至12V。
8.根据权利要求1所述的非挥发性记忆胞的操作方法，其特征在于其中该第一电压高于0V以及该第二电压为0V。
9.根据权利要求8所述的非挥发性记忆胞的操作方法，其特征在于其中该第一电压的范围介于15V至20V。
10.一种记忆体装置，其特征在于包括：一非挥发性记忆胞、一第一逻辑以及一第二逻辑；
其中，该第一逻辑用以通过一第一类型载子的双边偏压注入来预先擦除该非挥发性记忆胞；
该第二逻辑用以通过一第二类型载子的福勒-诺德汉隧穿来程序化该非挥发性记忆胞；
该记忆胞包括一半导体层、一电荷储存层、一控制栅极、一源极、一漏极以及一绝缘体；其中该控制栅极在该半导体层之上，该源极及该漏极在该半导体层之内，该半导体层是设置于该绝缘体上的浮动主体；且该记忆胞是一薄膜晶体管，该半导体层与该控制栅极皆包括掺杂硅，该电荷储存层包括一介于两氧化层之间的氮化层，以使得该记忆胞为一硅-氧化物-氮化物-氧化物-硅的薄膜晶体管记忆胞；
在程序化该记忆胞的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第二类型载子的福勒-诺德汉隧穿进入该电荷储存层。
11.根据权利要求10所述的记忆体装置，其特征在于其中该第一类型载子是电洞以及该第二类型载子是电子。
12.根据权利要求10所述的记忆体装置，其特征在于其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
13.根据权利要求10所述的记忆体装置，其特征在于其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
14.根据权利要求10所述的记忆体装置，其特征在于其中该第一类型载子是电洞以及该第二类型载子是电子，该双边偏压注入包括双边偏压能带至能带隧穿热载子注入，以及该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
15.一种非挥发性记忆胞的操作方法，其特征在于包括：该操作方法是由对一非挥发性记忆胞执行一预先操作，以在该非挥发性记忆胞的一电荷储存层中形成第一类型载子；以及在该预先操作后，对该非挥发性记忆胞执行一操作，以在该非挥发性记忆胞的该电荷储存层中累积第二类型载子，其中该第一类型载子与该第二类型载子具有相反的电性；
其中，该非挥发性记忆胞还包括一半导体层、一控制栅极、一源极、一漏极以及一绝缘体；其中该控制栅极在该半导体层之上，该源极及该漏极在该半导体层之内，该半导体层是设置于该绝缘体上的浮动主体；且该非挥发性记忆胞是一薄膜晶体管，该半导体层与该控制栅极皆包括掺杂硅，该电荷储存层包括一介于两氧化层之间的氮化层，以使得该非挥发性记忆胞为一硅-氧化物-氮化物-氧化物-硅的薄膜晶体管记忆胞；
在对该非挥发性记忆胞执行该操作的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第二类型载子在该非挥发性记忆胞的该电荷储存层中累积。
16.根据权利要求15所述的非挥发性记忆胞的操作方法，其特征在于其中该预先操作包括一擦除操作。
17.根据权利要求15所述的非挥发性记忆胞的操作方法，其特征在于其中该预先操作是通过双边偏压注入来达成。
18.根据权利要求17所述的非挥发性记忆胞的操作方法，其特征在于其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
19.根据权利要求15所述的非挥发性记忆胞的操作方法，其特征在于其中该操作系包括一程序化操作。
20.根据权利要求15所述的非挥发性记忆胞的操作方法，其特征在于其中该操作是通过福勒-诺德汉隧穿来达成。
21.根据权利要求20所述的非挥发性记忆胞的操作方法，其特征在于其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
22.一种记忆体装置，其特征在于包括：一非挥发性记忆胞、一第一逻辑以及一第二逻辑；
其中，
该非挥发性记忆胞包括一电荷储存层；
该第一逻辑用以对该非挥发性记忆胞执行一预先操作，以在该记忆胞的该电荷储存层中形成第一类型载子；以及
该第二逻辑用以在该预先操作后，对该非挥发性记忆胞执行一操作，以于该非挥发性记忆胞的该电荷储存层中累积第二类型载子，其中该第一类型载子与该第二类型载子具有相反的电性；
该非挥发性记忆胞还包括一半导体层、一控制栅极、一源极、一漏极以及一绝缘体；其中该控制栅极在该半导体层之上，该源极及该漏极在该半导体层之内，该半导体层是设置于该绝缘体上的浮动主体；且该非挥发性记忆胞是一薄膜晶体管，该半导体层与该控制栅极皆包括掺杂硅，该电荷储存层包括一介于两氧化层之间的氮化层，以使得该非挥发性记忆胞为一硅-氧化物-氮化物-氧化物-硅的薄膜晶体管记忆胞；
在对该非挥发性记忆胞执行该操作的过程中，一第一电压施加至该控制栅极以及一第二电压施加至该源极和漏极，其中该第一电压与该第二电压不同，以引发该第二类型载子在该非挥发性记忆胞的该电荷储存层中累积。
23.根据权利要求22所述的非挥发性记忆胞的操作方法，其特征在于其中该预先操作包括一擦除操作。
24.根据权利要求22所述的非挥发性记忆胞的操作方法，其特征在于其中该预先操作是通过双边偏压注入来达成。
25.根据权利要求24所述的记忆体装置，其特征在于其中该双边偏压注入包括双边偏压能带至能带隧穿热载子注入。
26.根据权利要求22所述的记忆体装置，其特征在于其中该操作包括一程序化操作。
27.根据权利要求22所述的记忆体装置，其特征在于其中该操作是通过福勒-诺德汉隧穿来达成。
28.根据权利要求27所述的记忆体装置，其特征在于其中该福勒-诺德汉隧穿包括正性福勒-诺德汉隧穿。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/326,283 | 2008-12-02 | ||
| US12/326,283 US7986558B2 (en) | 2008-12-02 | 2008-12-02 | Method of operating non-volatile memory cell and memory device utilizing the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101814322A CN101814322A (zh) | 2010-08-25 |
| CN101814322B true CN101814322B (zh) | 2013-06-19 |
Family
ID=42222688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102462610A Active CN101814322B (zh) | 2008-12-02 | 2009-12-02 | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7986558B2 (zh) |
| CN (1) | CN101814322B (zh) |
| TW (1) | TWI451423B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760548B2 (en) | 2006-11-29 | 2010-07-20 | Yuniarto Widjaja | Semiconductor memory having both volatile and non-volatile functionality and method of operating |
| US8547756B2 (en) | 2010-10-04 | 2013-10-01 | Zeno Semiconductor, Inc. | Semiconductor memory device having an electrically floating body transistor |
| CN102509559B (zh) * | 2011-11-24 | 2014-08-27 | 南京大学 | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 |
| CN105895157B (zh) * | 2014-05-12 | 2019-08-20 | 旺宏电子股份有限公司 | 降低临界电压的方法、非挥发性记忆体及其擦除操作方法 |
| US20190363135A1 (en) * | 2016-09-29 | 2019-11-28 | Intel Corporation | Resistive random access memory cell |
| US10249378B1 (en) | 2017-11-09 | 2019-04-02 | Winbond Electronics Corp. | Flash memory device and method for recovering over-erased memory cells |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211927A (zh) * | 2006-12-29 | 2008-07-02 | 旺宏电子股份有限公司 | 多位准存储单元的操作方法 |
| CN101236781A (zh) * | 2007-02-02 | 2008-08-06 | 旺宏电子股份有限公司 | 应用于双边偏压非易失性存储器的方法与装置 |
| CN101295544A (zh) * | 2007-04-27 | 2008-10-29 | 旺宏电子股份有限公司 | 偏压一多阶单元存储器的方法 |
| CN101295545A (zh) * | 2007-04-27 | 2008-10-29 | 旺宏电子股份有限公司 | 用以操作双边偏压与非存储器阵列的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3709126B2 (ja) * | 2000-07-05 | 2005-10-19 | シャープ株式会社 | 不揮発性半導体メモリ装置の消去方法 |
| US6728140B2 (en) * | 2001-12-05 | 2004-04-27 | Nexflash Technologies, Inc. | Threshold voltage convergence |
| US20030218913A1 (en) * | 2002-05-24 | 2003-11-27 | Le Binh Quang | Stepped pre-erase voltages for mirrorbit erase |
| US6906376B1 (en) * | 2002-06-13 | 2005-06-14 | A Plus Flash Technology, Inc. | EEPROM cell structure and array architecture |
| US7072219B1 (en) * | 2004-12-28 | 2006-07-04 | Macronix International Co., Ltd. | Method and apparatus for operating a non-volatile memory array |
| US7615821B2 (en) * | 2005-02-03 | 2009-11-10 | Seoul National University Industry Foundation | Charge trap memory with avalanche generation inducing layer |
| US7672159B2 (en) * | 2007-01-05 | 2010-03-02 | Macronix International Co., Ltd. | Method of operating multi-level cell |
| US7787294B2 (en) * | 2008-02-14 | 2010-08-31 | Macronix International Co., Ltd. | Operating method of memory |
-
2008
- 2008-12-02 US US12/326,283 patent/US7986558B2/en active Active
-
2009
- 2009-10-23 TW TW098136046A patent/TWI451423B/zh active
- 2009-12-02 CN CN2009102462610A patent/CN101814322B/zh active Active
-
2011
- 2011-06-24 US US13/168,536 patent/US8295094B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211927A (zh) * | 2006-12-29 | 2008-07-02 | 旺宏电子股份有限公司 | 多位准存储单元的操作方法 |
| CN101236781A (zh) * | 2007-02-02 | 2008-08-06 | 旺宏电子股份有限公司 | 应用于双边偏压非易失性存储器的方法与装置 |
| CN101295544A (zh) * | 2007-04-27 | 2008-10-29 | 旺宏电子股份有限公司 | 偏压一多阶单元存储器的方法 |
| CN101295545A (zh) * | 2007-04-27 | 2008-10-29 | 旺宏电子股份有限公司 | 用以操作双边偏压与非存储器阵列的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI451423B (zh) | 2014-09-01 |
| US7986558B2 (en) | 2011-07-26 |
| US20110255349A1 (en) | 2011-10-20 |
| US20100135086A1 (en) | 2010-06-03 |
| US8295094B2 (en) | 2012-10-23 |
| TW201023197A (en) | 2010-06-16 |
| CN101814322A (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7266014B2 (en) | Method of operating non-volatile memory device | |
| JP5149539B2 (ja) | 半導体装置 | |
| US7763927B2 (en) | Non-volatile memory device having a nitride-oxide dielectric layer | |
| US6671209B2 (en) | Erasing method for p-channel NROM | |
| US7492636B2 (en) | Methods for conducting double-side-biasing operations of NAND memory arrays | |
| US20070045711A1 (en) | High performance multi-level non-volatile memory | |
| JP2007500938A (ja) | 不揮発性メモリおよびその製造方法 | |
| WO2006049143A1 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| CN101814322B (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| TW476144B (en) | Non-volatile memory | |
| KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
| Breuil et al. | A new scalable self-aligned dual-bit split-gate charge-trapping memory device | |
| US7672159B2 (en) | Method of operating multi-level cell | |
| US7209385B1 (en) | Array structure for assisted-charge memory devices | |
| US8669157B2 (en) | Non-volatile memory cell having a heating element and a substrate-based control gate | |
| US7852680B2 (en) | Operating method of multi-level memory cell | |
| US7307882B2 (en) | Non-volatile memory | |
| US8378410B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7835192B2 (en) | Method for programming a nonvolatile memory | |
| JPH1065029A (ja) | 不揮発性メモリセルの電気的消去方法 | |
| CN101211927A (zh) | 多位准存储单元的操作方法 | |
| US7092297B1 (en) | Method for pulse erase in dual bit memory devices | |
| US8077512B2 (en) | Flash memory cell and method for operating the same | |
| KR100859488B1 (ko) | 비휘발성 반도체 메모리 소자 및 그 제조방법 | |
| Puzzilli et al. | Improving floating-gate memory reliability by nanocrystal storage and pulsed tunnel programming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |