TWI451423B - 非揮發性記憶胞之操作方法及運用該方法之記憶體裝置 - Google Patents

非揮發性記憶胞之操作方法及運用該方法之記憶體裝置 Download PDF

Info

Publication number
TWI451423B
TWI451423B TW098136046A TW98136046A TWI451423B TW I451423 B TWI451423 B TW I451423B TW 098136046 A TW098136046 A TW 098136046A TW 98136046 A TW98136046 A TW 98136046A TW I451423 B TWI451423 B TW I451423B
Authority
TW
Taiwan
Prior art keywords
memory cell
volatile memory
voltage
carrier
type
Prior art date
Application number
TW098136046A
Other languages
English (en)
Other versions
TW201023197A (en
Inventor
Chao I Wu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201023197A publication Critical patent/TW201023197A/zh
Application granted granted Critical
Publication of TWI451423B publication Critical patent/TWI451423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

非揮發性記憶胞之操作方法及運用該方法之記憶體裝置
本發明係有關於半導體裝置，尤其是有關於一種非揮發性記憶體(NON-VOLATILE MEMORY；NVM)的操作方法以及一種利用該方法之記憶體裝置。
非揮發性記憶體已普遍應用於眾多電子產品中，當中最為普及的非揮發性記憶體裝置是具備電荷儲存層並利用電性進行寫入及抹除的類型，譬如是電性抹除可程式化唯讀記憶體(EEPROM)及快閃記憶體(Flash Memory)。這類非揮發性記憶體傳統上乃由一大塊的半導體基材作為基底來形成，並且將電荷儲存層設置於一控制閘極與該基材之間。近來，利用薄膜電晶體(Thin-Film Transistor；TFT)技術而以半導體薄膜為基礎來形成的揮發性記憶體已被提供，當中的每一個記憶胞皆是薄膜電晶體。藉由利用這種TFT技術，重複形成一半導體薄膜及建基其上的一層TFT記憶胞成為可能，從而能夠製造出三維的非揮發性記憶體陣列。
TFT類型的揮發性記憶胞傳統上乃是透過正性福勒-諾德漢電子穿隧(Positive Fowler-Nordheim Electron Tunneling；+FN)至電荷儲存層之內來加以程式化，並藉由將電子移離出電荷儲存層來加以抹除。由於+FN程式化較無效率，因而需要較長的程式化時間，結果產生較多熱能。由於在習知技術中三維記憶體陣列尤其遭受嚴重的散熱問題，因此上述方法不適合用來操作三維發揮發性記憶體陣列。
有鑑於此，本發明係提供一種操作非揮發性記憶胞的方法，其具有較高的程式化效率，使程式化時間及熱能產生縮減，從而適用於三維非揮發性記憶體。
本發明之操作非揮發性記憶胞的方法係描述如下。該記憶胞係透過一第一類型載子的雙邊偏壓(Double-side Biased；DSB)注入來加以預先抹除，以及透過一第二類型載子的福勒-諾德漢(Fowler-Nordheim；FN)穿隧來加以程式化。
本發明的記憶體裝置係包含一記憶胞、一第一邏輯，其用以藉由一第一類型載子的DSB注入來預先抹除該記憶胞，以及一第二邏輯，其用以藉由一第二類型載子的FN穿隧來程式化該記憶胞。
於一實施例中，用以預先抹除該記憶胞的DSB注入係包含DSB帶至帶穿隧熱載子注入。
於一實施例中，用以程式化該記憶胞的FN穿隧係包含正性FN(+FN)穿隧。
於一實施例中，該第一類型載子係電洞以及該第二類型載子係電子。
於一實施例中，該記憶胞係包含一半導體層、位於該半導體層上的一電荷儲存層以及一控制閘極，以及位於該半導體層內的一源極及一汲極。該DSB注入可藉由施加一第一電壓至該控制閘極以及施加一第二電壓至該汲極和源極來引發，其中該第一電壓係與該第二電壓大不相同。該+FN穿隧可藉由使用與該DSB注入中該第一電壓至該第二電壓相反之極性，來施加一第三電壓 至該控制閘以及施加一第四電壓至該源極及汲極以引發，其中該第三電壓係與該第四電壓大不相同。
此外，該半導體層可為一設置於一絕緣體上的浮動主體。在這樣的情況下，該記憶胞可為一薄膜電晶體(Thin-Film Transistor；TFT)，該半導體層與該控制閘極可能包含摻雜矽，以及該電荷儲存層可能包含一介於兩氧化層之間的氮化層，從以使得該記憶胞為一個矽-氧化物-氮化物-氧化物-矽(Silicon-Oxide-Nitride-Oxide-Silicon；SONOS)薄膜電晶體記憶胞。
由於在本發明中，所述記憶胞是在被利用DSB注入來預先抹除之後，才利用FN穿隧來加以程式化，因此，程式化效率會因電荷儲存層中的相反電性的電荷而有所提升，從而程式化所需時間能夠縮減。此外，由於程式化時間較短會產生較少熱能，本發明的操作方法特別適合用於在習知技術中遭遇散熱問題的三維記憶體陣列。
須暸解，前述的概括描述及後續的詳細描述皆為範例，並用以提供如申請專利範圍所主張之本發明的進一步解釋。
第1及2圖係分別顯示在依據本發明之一實施例下，一種操作非揮發性記憶胞的方法中的預先抹除步驟及程式化步驟。
參考第1圖，該非揮發性記憶胞係包含一半導體層120作為一浮動主體並設置於一基材100上的一絕緣體110之上、一電荷儲存層130設置於該半導體層120之上，一控制閘極140設置於該電荷儲存層130之上，以及一源極區域150和一汲極區域160設置於該半導體層120之內該控制閘極140之兩旁。
該基材100可為一矽基材。該絕緣體110可為一通常由CVD(化學氣相沉積)製程所形成的氧化矽層。該半導體層120可為一由LPCVD(低壓化學氣相沉積)製程所形成的摻雜多晶矽層。該電荷儲存層130可為一電荷捕捉層(Charge Trapping Layer)，其通常為一個介於一底部氧化層132與一頂部氧化層134之間的氮化矽層(Silicon Nitride；SiN)。該控制閘極140可包含摻雜多晶矽。當該半導體層120與控制閘140包含攙雜多晶矽，並且該電荷儲存層130為一介於兩個氧化層132及132之間的SiN捕捉層時，此時記憶胞即為一個矽-氧化物-氮化物-氧化物-矽的薄膜電晶體(TFT SONOS)記憶胞。
此外，位於該控制閘極140下方的該半導體層120可能為P型摻雜，以及該源極區域150及該汲極區域160可能為N型摻雜，方以使得該記憶胞成為一種N型電晶體，以下的描述並將這種情況用作一範例。
再參考第1圖，於預抹除步驟中，一第一電壓Vge 係施加至該控制閘極140，以及一第二電壓Vse (=Vde )係施加至該源極區域150及該汲極區域160(即雙邊偏壓(Double-Side Biased；DSB))，其中Vge 必須遠低於Vse (Vde )，俾以引發帶至帶穿隧熱電洞(Band-to-Band Tunneling Hot Hole；BTBTHH)注入至電荷儲存層130。舉例而言，第一電壓低於0V，而第二電壓高於0V。在這種情況下，Vge 的範圍可能為-10V至-20V，而Vse (=Vde )的範圍可能為8V至12V。在一特定實施例中，Vge 約為-15V以及Vse (=Vde )約為10V。
參考第2圖，於程式化步驟中，一第三電壓Vgp 係施加至該控制閘極140，以及一第四電壓Vsp (=Vdp )係施加至該源極區域150及該汲極區域160，其中Vgp 必須遠高於Vsp (Vdp )，俾以引 發電子的+FN穿隧進入電荷儲存層130。舉例而言，Vsp (=Vdp )為0V，而第三電壓高於0V。在這種情況下，Vgp 的範圍可能為15V至20V。在一特定實施例中，Vgp 約為20V。
另一方面，依據此實施例的記憶體裝置係包含如第1圖或第2圖所示的一記憶胞、一第一邏輯，其用以藉由如第1圖所示的DSB BTBTHH注入來預先抹除該記憶胞，以及一第二邏輯，其用以藉由如第2圖所示的電子+FN穿隧來程式化該記憶胞。該第一邏輯可能施加上述的偏壓組態以進行預先抹除。該第二邏輯可能施加上述的偏壓組態以進行程式化。
尤其須注意，雖然本發明係藉由此實施例中的TFT類型非揮發性記憶胞來舉例說明，然而本發明的操作方法亦可應用至同樣具有一電荷儲存層、一控制閘極，以及源極/汲極區域，並考慮DSB程式化及FN穿隧抹除之機制的其他類型非揮發性記憶胞。這意味著，本發明之記憶體裝置內的記憶胞並不設限為TFT類型的非揮發記憶胞，而可以替代為眾多其他類型的非揮發記憶胞當中的一類型。
由於在此實施例中，該記憶胞是在被利用DSB電洞注入來預先抹除之後，才利用電子FN穿隧來加以程式化，因此，程式化效率會因電荷儲存層中的正電荷而有所提升，從而程式化所需時間能夠縮減。此外，由於程式化時間較短會產生較少熱能，本發明的操作方法特別適合用於在習知技術中遭遇散熱問題的三維記憶體陣列。
更者，雖然於上述實施例中，第一類型載子是電洞、第二類型載子是電子、DSB注入包含DSB BTBTHH注入，以及FN穿隧包含電子的+FN穿隧，然而本發明並不受限於這種組合。舉例而言，在另一實施例中，第一類型載子是電子、第二類型載子是 電洞、DSB注入包含DSB電子注入，以及FN穿隧包含電洞的FN穿隧。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基材
110‧‧‧絕緣體
120‧‧‧半導體層
130‧‧‧電荷儲存層
132‧‧‧底部氧化層
134‧‧‧頂部氧化層
140‧‧‧控制閘
150‧‧‧源極區域
160‧‧‧汲極區域
Vge ‧‧‧第一電壓
Vse ‧‧‧第二電壓
Vde ‧‧‧第二電壓
Vgp ‧‧‧第三電壓
Vsp ‧‧‧第四電壓
Vdp ‧‧‧第四電壓
根據本發明的各種特點、功能以及實施例，皆可以從上述詳細說明，並同時參考所附圖式而達較佳理解，該等圖式係包含：第1圖係顯示依據本發明之一實施例之一操作非揮發性記憶胞的方法中的預先抹除步驟；以及第2圖係顯示依據本發明之一實施例之一操作非揮發性記憶胞的方法中的預先抹除步驟；以及
100‧‧‧基材
110‧‧‧絕緣體
120‧‧‧半導體層
130‧‧‧電荷儲存層
132‧‧‧底部氧化層
134‧‧‧頂部氧化層
140‧‧‧控制閘
150‧‧‧源極區域
160‧‧‧汲極區域
Vge ‧‧‧第一電壓
Vse ‧‧‧第二電壓
Vde ‧‧‧第二電壓

Claims (31)

  1. 一種操作非揮發性記憶胞的方法，包括：透過一第一類型載子的雙邊偏壓注入來預先抹除一記憶胞；以及透過一第二類型載子的福勒-諾德漢穿隧來程式化該記憶胞。
  2. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該雙邊偏壓注入係包括雙邊偏壓帶至帶穿隧熱載子注入。
  3. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該福勒-諾德漢穿隧係包括正性福勒-諾德漢穿隧。
  4. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該第一類型載子係電洞以及該第二類型載子係電子。
  5. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該記憶胞係包括一半導體層、一電荷儲存層以及一控制閘極於該半導體層之上，以及一源極及一汲極於該半導體層之內；以及於預先抹除該記憶胞之過程中，一第一電壓係施加至該控制閘極以及一第二電壓係施加至該源極和汲極，其中該第一電壓係與該第二電壓係不同，以引發該第一類型載子之雙邊偏壓注入至該電荷儲存層。
  6. 如申請專利範圍第5項之操作非揮發性記憶胞的方法，其 中該第一電壓係低於0V以及該第二電壓係高於0V。
  7. 如申請專利範圍第6項之操作非揮發性記憶胞的方法，其中該第一電壓的範圍係-10V至-20V，以及該第二電壓係8V至12V。
  8. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該記憶胞係包括一半導體層、一電荷儲存層以及一控制閘極於該半導體層之上，以及一源極及一汲極於該半導體層之內；以及於程式化該記憶單元之過程中，一第一電壓係施加至該控制閘極以及一第二電壓係施加至該源極和汲極，其中該第一電壓係與該第二電壓係不同，以引發該第二類型載子之福勒-諾德漢穿隧進入該電荷儲存層。
  9. 如申請專利範圍第8項之操作非揮發性記憶胞的方法，其中該第一電壓係高於0V以及該第二電壓係為0V。
  10. 如申請專利範圍第9項之操作非揮發性記憶胞的方法，其中該第一電壓的範圍係15V至20V。
  11. 如申請專利範圍第1項之操作非揮發性記憶胞的方法，其中該記憶胞係包括一半導體層、一電荷儲存層以及一控制閘極於該半導體層之上，以及一源極及一汲極於該半導體層之內，其中該半導體層係一設置於一絕緣體上之浮動主體。
  12. 如申請專利範圍第11項之操作非揮發性記憶胞的方法， 其中該記憶胞係一薄膜電晶體，該半導體層與該控制閘極皆包括摻雜矽，以及該電荷儲存層係包括一介於兩氧化層之間的氮化層，從以使得該記憶胞為一矽-氧化物-氮化物-氧化物-矽的薄膜電晶體(TFT SONOS)記憶胞。
  13. 一種記憶體裝置，包括：一記憶胞；一第一邏輯，用以透過一第一類型載子的雙邊偏壓注入來預先抹除該揮發性記憶胞；以及一第二邏輯，用以透過一第二類型載子的福勒-諾德漢穿隧來程式化該記憶胞。
  14. 如申請專利範圍第13項之記憶體裝置，其中該第一類型載子係電洞以及該第二類型載子係電子。
  15. 如申請專利範圍第13項之記憶體裝置，其中該雙邊偏壓注入係包括雙邊偏壓帶至帶穿隧熱載子注入。
  16. 如申請專利範圍第13項之記憶體裝置，其中該福勒-諾德漢穿隧係包括正性福勒-諾德漢穿隧。
  17. 如申請專利範圍第13項之記憶體裝置，其中該第一類型載子係電洞以及該第二類型載子係電子，該雙邊偏壓注入係包括雙邊偏壓帶至帶穿隧熱載子注入，以及該福勒-諾德漢穿隧係包括正性福勒-諾德漢穿隧。
  18. 一種操作非揮發性記憶胞的方法，包括：對一非揮發性記憶胞執行一預先操作，以於該非揮發性記憶胞之一電荷儲存層中形成第一類型載子；以及於該預先操作後，對該非揮發性記憶胞執行一操作，以於該非揮發性記憶胞之該電荷儲存層中累積第二類型載子，其中該第一類型載子與該第二類型載子係具有相反之電性；在對該非揮發性記憶胞執行該操作的過程中，一第一電壓施加至該非揮發性記憶胞之一控制閘極以及一第二電壓施加至該非揮發性記憶胞之一源極和一汲極，其中該第一電壓與該第二電壓不同，以引發該第二類型載子在該非揮發性記憶胞的該電荷儲存層中累積。
  19. 如申請專利範圍第18項之操作非揮發性記憶胞的方法，其中該預先操作係包括一抹除操作。
  20. 如申請專利範圍第18項之操作非揮發性記憶胞的方法，其中，其中該預先操作係透過雙邊偏壓注入來達成。
  21. 如申請專利範圍第20項之操作非揮發性記憶胞的方法，其中該雙邊偏壓注入係包括雙邊偏壓帶至帶穿隧熱載子注入。
  22. 如申請專利範圍第18項之操作非揮發性記憶胞的方法，其中該操作係包括一程式化操作。
  23. 如申請專利範圍第18項之操作非揮發性記憶胞的方法，其中該操作係透過福勒-諾德漢穿隧來達成。
  24. 如申請專利範圍第23項之操作非揮發性記憶胞的方法，其中該福勒-諾德漢穿隧係包括正性福勒-諾德漢穿隧。
  25. 一種記憶體裝置，包括：一非揮發性記憶胞、一第一邏輯以及一第二邏輯；其中，該非揮發性記憶胞，其包括一電荷儲存層；該第一邏輯，用以對該非揮發性記憶胞執行一預先操作，以於該非揮發性記憶胞之該電荷儲存層中形成第一類型載子；以及該第二邏輯，用以於該預先操作後，對該非揮發性記憶胞執行一操作，以於該非揮發性記憶胞之該電荷儲存層中累積第二類型載子，其中該第一類型載子與該第二類型載子係具有相反之電性；在對該非揮發性記憶胞執行該操作的過程中，一第一電壓施加至該非揮發性記憶胞之一控制閘極以及一第二電壓施加至該非揮發性記憶胞之一源極和一汲極，其中該第一電壓與該第二電壓不同，以引發該第二類型載子在該非揮發性記憶胞的該電荷儲存層中累積。
  26. 如申請專利範圍第25項之記憶體裝置，其中該預先操作係包括一抹除操作。
  27. 如申請專利範圍第25項之記憶體裝置，其中，其中該預先操作係透過雙邊偏壓注入來達成。
  28. 如申請專利範圍第27項之記憶體裝置，其中該雙邊偏壓注入係包括雙邊偏壓帶至帶穿隧熱載子注入。
  29. 如申請專利範圍第25項之記憶體裝置，其中該操作係包括一程式化操作。
  30. 如申請專利範圍第25項之記憶體裝置，其中該操作係透過福勒-諾德漢穿隧來達成。
  31. 如申請專利範圍第30項之記憶體裝置，其中該福勒-諾德漢穿隧係包括正性福勒-諾德漢穿隧。
TW098136046A 2008-12-02 2009-10-23 非揮發性記憶胞之操作方法及運用該方法之記憶體裝置 TWI451423B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/326,283 US7986558B2 (en) 2008-12-02 2008-12-02 Method of operating non-volatile memory cell and memory device utilizing the method

Publications (2)

Publication Number Publication Date
TW201023197A TW201023197A (en) 2010-06-16
TWI451423B true TWI451423B (zh) 2014-09-01

Family

ID=42222688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136046A TWI451423B (zh) 2008-12-02 2009-10-23 非揮發性記憶胞之操作方法及運用該方法之記憶體裝置

Country Status (3)

Country Link
US (2) US7986558B2 (zh)
CN (1) CN101814322B (zh)
TW (1) TWI451423B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
CN102509559B (zh) * 2011-11-24 2014-08-27 南京大学 一种提高非挥发性快闪存储器高密度存储特性的操作方法
CN105895157B (zh) * 2014-05-12 2019-08-20 旺宏电子股份有限公司 降低临界电压的方法、非挥发性记忆体及其擦除操作方法
US20190363135A1 (en) * 2016-09-29 2019-11-28 Intel Corporation Resistive random access memory cell
US10249378B1 (en) 2017-11-09 2019-04-02 Winbond Electronics Corp. Flash memory device and method for recovering over-erased memory cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483752B2 (en) * 2000-07-05 2002-11-19 Sharp Kabushiki Kaisha Erase method for nonvolatile semiconductor memory device
US20030103381A1 (en) * 2001-12-05 2003-06-05 Han Kyung Joon Threshold voltage convergence
US20030218913A1 (en) * 2002-05-24 2003-11-27 Le Binh Quang Stepped pre-erase voltages for mirrorbit erase
US20060140005A1 (en) * 2004-12-28 2006-06-29 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US20060171209A1 (en) * 2005-02-03 2006-08-03 Seoul National University Industry Foundation Charge trap memory cell with multi-doped layers, flash memory array using the memory cell and operating method of the same
US20080165578A1 (en) * 2007-01-05 2008-07-10 Macronix International Co., Ltd. Method of operating multi-level cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906376B1 (en) * 2002-06-13 2005-06-14 A Plus Flash Technology, Inc. EEPROM cell structure and array architecture
CN100552961C (zh) * 2006-12-29 2009-10-21 旺宏电子股份有限公司 多位准存储单元的操作方法
US8223540B2 (en) * 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
US7548458B2 (en) * 2007-04-27 2009-06-16 Macronix International Co., Ltd. Methods of biasing a multi-level-cell memory
US7492636B2 (en) * 2007-04-27 2009-02-17 Macronix International Co., Ltd. Methods for conducting double-side-biasing operations of NAND memory arrays
US7787294B2 (en) * 2008-02-14 2010-08-31 Macronix International Co., Ltd. Operating method of memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483752B2 (en) * 2000-07-05 2002-11-19 Sharp Kabushiki Kaisha Erase method for nonvolatile semiconductor memory device
US20030103381A1 (en) * 2001-12-05 2003-06-05 Han Kyung Joon Threshold voltage convergence
US20030218913A1 (en) * 2002-05-24 2003-11-27 Le Binh Quang Stepped pre-erase voltages for mirrorbit erase
US20060140005A1 (en) * 2004-12-28 2006-06-29 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US20060171209A1 (en) * 2005-02-03 2006-08-03 Seoul National University Industry Foundation Charge trap memory cell with multi-doped layers, flash memory array using the memory cell and operating method of the same
US20080165578A1 (en) * 2007-01-05 2008-07-10 Macronix International Co., Ltd. Method of operating multi-level cell

Also Published As

Publication number Publication date
US7986558B2 (en) 2011-07-26
US20110255349A1 (en) 2011-10-20
US20100135086A1 (en) 2010-06-03
CN101814322B (zh) 2013-06-19
US8295094B2 (en) 2012-10-23
TW201023197A (en) 2010-06-16
CN101814322A (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
US7266014B2 (en) Method of operating non-volatile memory device
US7579242B2 (en) High performance multi-level non-volatile memory device
JP3962769B2 (ja) 不揮発性半導体記憶装置およびその書込方法
TWI387968B (zh) 記憶體中記憶胞的程式化方法以及利用此方法的記憶體裝置
US7492636B2 (en) Methods for conducting double-side-biasing operations of NAND memory arrays
US7394702B2 (en) Methods for erasing and programming memory devices
TWI451423B (zh) 非揮發性記憶胞之操作方法及運用該方法之記憶體裝置
JP2005537662A (ja) 高誘電率の上部誘電体を有する誘電体蓄積メモリセル（ｍｏｎｏｓ）およびそのための方法
JP4113559B2 (ja) 不揮発性半導体記憶装置およびその書込方法
US7672159B2 (en) Method of operating multi-level cell
JP2007142448A5 (zh)
US6760270B2 (en) Erase of a non-volatile memory
US7852680B2 (en) Operating method of multi-level memory cell
JP5166095B2 (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
US7817477B2 (en) Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device
US20100034027A1 (en) Method for programming a nonvolatile memory
US7936607B2 (en) Non-volatile memory
US8119480B2 (en) Semiconductor memory devices performing erase operation using erase gate and methods of manufacturing the same
US7092297B1 (en) Method for pulse erase in dual bit memory devices
TWI396288B (zh) 記憶體元件之操作方法
US7738300B2 (en) Memory cell and method of programming the same
JP2006236424A (ja) 不揮発性メモリデバイス、および、その電荷注入方法
KR20050112651A (ko) 플래시 메모리 소자 및 이의 프로그래밍/소거 방법
JP2011108295A (ja) 不揮発性半導体記憶装置の消去方法、及び不揮発性半導体記憶装置
Wang et al. Novel 2-bit/cell wrapped-select-gate SONOS TFT memory using source-side injection for NOR-type flash array