CN100552961C - 多位准存储单元的操作方法 - Google Patents
多位准存储单元的操作方法 Download PDFInfo
- Publication number
- CN100552961C CN100552961C CNB2006101703438A CN200610170343A CN100552961C CN 100552961 C CN100552961 C CN 100552961C CN B2006101703438 A CNB2006101703438 A CN B2006101703438A CN 200610170343 A CN200610170343 A CN 200610170343A CN 100552961 C CN100552961 C CN 100552961C
- Authority
- CN
- China
- Prior art keywords
- voltage
- memory cell
- electric charge
- type
- position quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种多位准存储单元的操作方法，其中多位准存储单元包括第一导电型基底、控制栅、电荷储存层及二第二导电型源/漏极区。此操作方法包括将第一型电荷注入电荷储存层的抹除步骤，以及程序化步骤。此程序化步骤包括在基底上施加第一电压，在二源/漏极区上施加第二电压，并在控制栅上施加第三电压。其中，第一第二电压的差足以在基底中产生频带穿隧热空穴，且第三电压可使第二型电荷注入电荷储存层中。此第三电压可有2n-1种，其中n≥2，以将该多位准存储单元程序化至2n-1个储存态中的一预定储存态。
Description
技术领域
本发明是有关于一种半导体元件的操作方法，且特别是有关于用于非挥发存储器的多位准存储单元(Multi-Level Cell，MLC)的一种操作方法，其利用双边偏压(Double-Side Bias，DSB)-频带穿隧热空穴(Band-To-BandTunneling Hot Hole，BTBTHH)效应来进行程序化。
背景技术
随着信息流量的快速增长，市场上对闪存(flash memory)等常用的可电除(electrically erasable)可程序化非挥发存储器(programmablenon-volatile memory)的储存容量的需求也不断提高。
为了增加非挥发存储器产品的单位面积储存容量，最直接的方法即是缩小各存储单元的面积，但此方法受限于微影制程的分辨率及与尺寸相关的元件电性等因素。另一种方法则是使每一个存储单元储存2或更多比特的资料，例如是使其具有2n(n≥2)个启始电压中的一个启始电压，这2n个启始电压即对应2n个储存态。此即所谓多位准存储单元(MLC)。
在已知的多位准存储单元操作方法中，抹除操作是利用Fowler-Nordheim(FN)穿隧效应将电子排出存储单元的电荷储存层，程序化操作则是利用FN穿隧效应将电子注入电荷储存层中，并以程序化时间的长短来控制注入电荷储存层的电子的数量，而使每一个存储单元具有对应其预定储存态的启始电压。
然而，由于利用FN穿隧效应注入或排出电子的效率较差，所以已知的多位准存储单元操作方法中的抹除动作及程序化动作皆较慢。另外，由于上述操作方法是将电子排出电荷储存层以进行抹除，所以各存储单元在抹除状态时的启始电压较低，而导致较多的漏电。再者，由于上述以程序化时间长短来控制启始电压的程序化操作并不容易精确地控制注入的电子的数量，所以各储存态的存储单元启始电压分布范围甚广，而容易在读取时发生误判。
发明内容
本发明的目的就是在提供一种位准存储单元的操作方法，其是利用双边偏压-频带穿隧热空穴(DSB-BTBTHH)效应来进行程序化，以改善先前技
术的问题。
本发明的多位准存储单元操作方法所适用的存储单元包括第一导电型基底、控制栅、基底与控制栅之间的电荷储存层，以及基底中的二第二导电型源/漏极区。此操作方法包括将第一型电荷注入电荷储存层的抹除步骤，以及程序化步骤。此程序化步骤是利用双边偏压-频带穿隧热空穴效应来进行，包括在基底上施加第一电压，在二源/漏极区上施加第二电压，且在控制栅上施加第三电压。第一第二电压的差足以在基底中产生频带穿隧热空穴，且第三电压可使第二型电荷注入电荷储存层中。此第三电压可有2n-1种，其中n≥2，以将多位准存储单元程序化至2n-1个储存态中的预定储存态。其中，第一第二电压的差例如为4V-6V。
在本发明的一些实施例中，上述第一导电型为P型，第二导电型为N型，第一型电荷为电子，第二型电荷为空穴，第二电压高于第一电压，且第三电压低于或等于第一电压。例如，第一电压为0V，第二电压为4V-6V，且2n-1种第三电压在-10V-0V的范围内。
另外，在上述本发明的多位准存储单元的操作方法中，抹除步骤例如是利用双边偏压-频带穿隧热空穴效应或FN穿隧效应将第一型电荷注入电荷储存层中。
当上述抹除步骤是利用双边偏压-频带穿隧热空穴效应来进行时，其包括：在基底上施加前述第一电压，在二源/漏极区上施加前述第二电压，且在控制栅上施加第四电压，其可使第一型电荷注入电荷储存层中。当第一导电型为P型、第二导电型为N型时，第一型电荷为电子，第二型电荷为空穴，第二电压高于第一电压，且第四电压高于第一电压。例如，第一电压为0V，第二电压为4V-6V，且第四电压为8V-12V。
当前述抹除步骤是利用FN穿隧效应来进行时，其包括：在基底及二源/漏极区上施加前述第一电压，并在控制栅上施加第五电压，其与第一电压的差足以引发FN穿隧效应，致使第一型电荷注入该电荷储存层中。当第一导电型为P型、第二导电型为N型时，第一型电荷为电子，第二型电荷为空穴，且第五电压高于第一电压。例如，第一电压为0V，且第五电压为10V-20V。
另外，在程序化步骤之后更可进行验证(verify)操作，以检查此多位准存储单元是否已被程序化至该预定储存态。
由于本发明是利用双边偏压-频带穿隧热空穴效应进行程序化，而利用该效应注入电荷的效率高于已知程序化MLC用的FN穿隧法的电荷注入效率，所以本发明的MLC操作方法中的程序化步骤比较节省时间。另外，由于在程序化时间固定时，利用双边偏压-频带穿隧热空穴效应所注入的电荷的量可以施加至控制栅的电压的高低作精确控制，故可使各储存态的存储单元启始电压分布范围变窄，从而降低读取时误判的可能性。
附图说明
为让本发明的上述和其它目的、特征和优点更明显易懂，下文特举较佳实施例并配合附图，详细说明如下，其中：
图1A绘示本发明实施例的多位准存储单元的操作方法中，利用双边偏压-频带穿隧热空穴效应进行的抹除步骤。
图1B绘示本发明实施例的多位准存储单元的操作方法中，利用FN穿隧效应所进行的抹除步骤。
图2绘示本发明实施例的多位准存储单元的操作方法中的程序化步骤。
图3绘示本发明的多位准存储单元操作方法的一实例的抹除步骤期间，存储单元的启始电压Vt随时间的变化。
图4绘示该实例中以不同的栅电压进行程序化步骤时，存储单元的启始电压Vt随时间的变化。
具体实施方式
首先要说明的是，虽然以下实施例是以第一导电型为P型、第二导电型为N型、第一型电荷为电子且第二型电荷为空穴的情形为例，但具此领域中通常知识者应可由本实施例的说明推知，本发明的多位准存储单元操作方法亦可适用于第一导电型为N型、第二导电型为P型、第一型电荷为空穴且第二型电荷为电子的情形。
另外，本发明的多位准存储单元的操作方法所适用的存储单元中的电荷储存层例如是浮置栅、电荷补陷(charge-trapping)层或纳米晶粒(nano-crystal)层。浮置栅的材质常为掺杂复晶硅，电荷补陷层的材质常为氮化硅，纳米晶粒层则包括位在一介电层中的许多分离的导体材料纳米晶粒。本实施例虽仅以使用电荷补陷层的存储单元作说明，但具此领域中通常知识者应可由本实施例的说明推知，本发明亦适用于使用浮置栅或纳米晶粒层来储存资料的多位准存储单元。
如图1A、图1B、图2所示，本实施例的存储单元10包括P型基底100，依序向上堆栈的底氧化层110、作为电荷补陷层的氮化硅层120、顶氧化层130与控制栅140，以及位在控制栅140两侧的基底100中的N型源极区150与N型漏极区160。此外，以浮置栅为电荷储存层的存储单元的一例，是将110、120、130这三层换成穿隧氧化层、复晶硅浮置栅与门间介电层而得；以纳米晶粒层为电荷储存层的存储单元的一例，则是将氮化硅层120换成内含许多纳米硅晶粒的氧化硅层而得。
接着请参照图1A，其绘示本实施例的多位准存储单元的操作方法中，利用DSB-BTBTHH效应所进行的抹除步骤。此操作是在基底100上施加0V，在源极区150、漏极区160上施加高于0V的源极电压Vs、漏极电压Vd(＝Vs)，并在控制栅140上施加高于0V的栅电压Vg。Vs、Vd的大小可使基底100中产生频带穿隧热空穴，从而产生电子/空穴对，而控制栅140上施加的正电压Vg可使电子注入氮化硅层120中。其中，Vs、Vd例如是4V-6V，Vg例如是8V-12V。由于以DSB-BTBTHH效应注入电荷的效率高于已知抹除MLC用的FN穿隧法的电荷排除效率，所以当本发明的MLC操作方法中的抹除步骤是利用DSB-BTBTHH效应来进行时，抹除所需的时间会比较少。
请参照图1B，其绘示本实施例的多位准存储单元的操作方法中，利用FN穿隧效应所进行的抹除步骤。此操作在基底100、源极区150及漏极区160上施加0V，并在控制栅140上施加高于0V的栅电压Vg，其大小足以引发FN穿隧效应，致使电子注入氮化硅层120中。其中，控制栅140上的正电压Vg例如是10V-20V。
如上所述，本实施例的多位准存储单元的操作方法中的抹除步骤是将电子注入电荷储存层中，而不是如已知般将电子排出电荷储存层。由于电荷储存层中存有电子时存储单元的启始电压较高，所以可以减少抹除状态的存储单元的漏电。
图2绘示本实施例的多位准存储单元的操作方法中的程序化步骤，其是利用DSB-BTBTHH效应来进行。此程序化步骤包括在基底100上施加0V，在源极区150、漏极区160上施加高于0V的源极电压Vs、漏极电压Vd(＝Vs)，且在控制栅140上施加低于或等于0V的栅电压Vg。Vs、Vd的大小足以在基底100中产生频带穿隧热空穴，从而产生电子/空穴对，而控制栅140上施加的栅电压Vg则可使空穴注入氮化硅层120中。此栅电压(Vg)可有2n-1(n≥2)种，其皆在低于或等于0V的范围内，以将该多位准存储单元程序化至2n-1个储存态中的一预定储存态。其中，当预定储存态的位准愈低，程序化所需的栅电压Vg的绝对值即愈大，使得注入氮化硅层120的空穴愈多。
由于本发明利用DSB-BTBTHH效应注入电荷的效率高于已知程序化MLC用的FN穿隧法的电荷注入效率，所以本发明的MLC操作方法中的程序化步骤比已知的节省时间。
此处须特别说明的是，如果一多位准存储单元在资料存入其所在的非挥发存储器装置时未接受上述程序化步骤，此多位准存储单元的储存态即为Vt最高的储存态(下文称最高Vt态)。因此，连同最高Vt态在内，该多位准存储单元总共具有2n个储存态，而可储存n位的资料。由于相邻储存态的启始电压不可过于靠近，以免在读取时造成误判，所以就现在非挥存储器常用的启始电压范围来看，上述n值通常为2，此时多位准存储单元总共具有4个储存态，其中位准由高至低的第一至第四储存态的对应资料值例如分别为00、01、10及11，或是分别为11、10、01及00。
此外，上述程序化步骤之后更可以进行一验证步骤，以检查该多位准存储单元是否已被程序化至预定的储存态。如验证结果为是，则接着进行后续操作；如验证结果为否，则以前述方式抹除之，再重新进行程序化步骤。
接着请参照图3，其绘示本发明的多位准存储单元操作方法的一实例的抹除步骤期间，存储单元的启始电压Vt随时间的变化。此实例是以DSB-BTBTHH效应进行抹除，其中偏压设定为：Vb＝0V、Vs＝Vd＝5V、Vg＝10V，直到启始电压Vt约为7.6V为止。
请参照图4，其绘示该实例中以不同的栅电压进行程序化步骤时，存储单元启始电压Vt随时间的变化。此多位准存储单元具有对应4个位准的4个储存态，而可储存2位的资料，其中位准由高至低的第一至第四储存态例如分别对应00、01、10、11的资料值。此程序化步骤是利用DBS-BTBTHH效应来进行，偏压设定：Vb＝0V、Vs＝Vd＝5V，且用以将存储单元程序化至第二、第三、第四储存态的栅电压Vg分别为-6V、-7V、-8V。
由图4可知，如使用本发明的DSB-BTBTHH程序化方法，即可在程序化时间固定的条件下，由栅电压的高低来精确控制启始电压的降低值，故可使各储存态的存储单元启始电压分布范围变窄，从而降低读取时误判的可能性。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (12)
1.一种多位准存储单元的操作方法，该多位准存储单元包括一第一导电型基底、一控制栅、该基底与该控制栅之间的一电荷储存层，以及该基底中的二第二导电型源/漏极区，该操作方法包括将第一型电荷注入该电荷储存层中的一抹除步骤，以及一程序化步骤，其中该程序化步骤是利用双边偏压-频带穿隧热空穴效应来进行，其特征在于，包括：
在该基底上施加一第一电压，在该二源/漏极区上施加一第二电压，且在该控制栅上施加一第三电压，其中该第一电压与该第二电压的差足以在该基底中产生频带穿隧热空穴，且该第三电压可使第二型电荷注入该电荷储存层中，该第三电压可有2n-1种，其中n≥2，以将该多位准存储单元程序化至2n-1个储存态中的一预定储存态。
2.如权利要求1所述的多位准存储单元的操作方法，其特征在于，其中该第一电压与该第二电压的差为4V-6V。
3.如权利要求1所述的多位准存储单元的操作方法，其特征在于，其中该第一导电型为P型，该第二导电型为N型，该第一型电荷为电子，该第二型电荷为空穴，该第二电压高于该第一电压，且该第三电压低于或等于该第一电压。
4.如权利要求3所述的多位准存储单元的操作方法，其特征在于，其中该第一电压为0V，该第二电压为4V-6V，且该2n-1种第三电压在-10V-0V的范围内。
5.如权利要求1所述的多位准存储单元的操作方法，其特征在于，其中该抹除步骤是利用双边偏压-频带穿隧热空穴效应或FN穿隧效应将第一型电荷注入该电荷储存层中。
6.如权利要求5所述的多位准存储单元的操作方法，其特征在于，其中该抹除步骤是利用双边偏压-频带穿隧热空穴效应来进行，包括：
在该基底上施加该第一电压，在该二源/漏极区上施加该第二电压，且在该控制栅上施加一第四电压，其中该第四电压可使第一型电荷注入该电荷储存层中。
7.如权利要求6所述的多位准存储单元的操作方法，其特征在于，其中该第一导电型为P型，该第二导电型为N型，该第一型电荷为电子，该第二型电荷为空穴，该第二电压高于该第一电压，且该第四电压高于该第一电压。
8.如权利要求7所述的多位准存储单元的操作方法，其特征在于，其中该第一电压为0V，该第二电压为4V-6V，且该第四电压为8V-12V。
9.如权利要求5所述的多位准存储单元的操作方法，其特征在于，其中该抹除步骤是利用FN穿隧效应来进行，包括：
在该基底及该二源/漏极区上施加该第一电压，并在该控制栅上施加一第四电压，其与该第一电压的差足以引发FN穿隧效应，致使第一型电荷注入该电荷储存层中。
10.如权利要求9所述的多位准存储单元的操作方法，其特征在于，其中该第一导电型为P型，该第二导电型为N型，该第一型电荷为电子，该第二型电荷为空穴，且该第四电压高于该第一电压。
11.如权利要求10所述的多位准存储单元的操作方法，其特征在于，其中该第一电压为0V，且该第四电压为10V-20V。
12.如权利要求1所述的多位准存储单元的操作方法，其特征在于，其中还包括在该程序化步骤后进行验证操作，以检查该多位准存储单元是否已被程序化至该预定储存态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101703438A CN100552961C (zh) | 2006-12-29 | 2006-12-29 | 多位准存储单元的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101703438A CN100552961C (zh) | 2006-12-29 | 2006-12-29 | 多位准存储单元的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211927A CN101211927A (zh) | 2008-07-02 |
| CN100552961C true CN100552961C (zh) | 2009-10-21 |
Family
ID=39611757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101703438A Active CN100552961C (zh) | 2006-12-29 | 2006-12-29 | 多位准存储单元的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100552961C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7986558B2 (en) * | 2008-12-02 | 2011-07-26 | Macronix International Co., Ltd. | Method of operating non-volatile memory cell and memory device utilizing the method |
| US8274839B2 (en) * | 2011-01-14 | 2012-09-25 | Fs Semiconductor Corp., Ltd. | Method of erasing a flash EEPROM memory |
| CN102509559B (zh) * | 2011-11-24 | 2014-08-27 | 南京大学 | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 |
-
2006
- 2006-12-29 CN CNB2006101703438A patent/CN100552961C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211927A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492636B2 (en) | Methods for conducting double-side-biasing operations of NAND memory arrays | |
| US20100091572A1 (en) | 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory | |
| US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
| TW541527B (en) | Flash memory device and method of erasing the same | |
| US7495967B2 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
| US20060250855A1 (en) | Erase and read schemes for charge trapping non-volatile memories | |
| CN101295544B (zh) | 偏压一多阶单元存储器的方法 | |
| CN100552961C (zh) | 多位准存储单元的操作方法 | |
| US7672159B2 (en) | Method of operating multi-level cell | |
| CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
| CN101494087B (zh) | 存储单元的操作方法 | |
| US20080151642A1 (en) | Double-Side-Bias Methods of Programming and Erasing a Virtual Ground Array Memory | |
| CN101236782B (zh) | 多位准记忆单元的操作方法及用其作储存资料的集成电路 | |
| JPH04359476A (ja) | 不揮発性半導体メモリの書き換え方法 | |
| TWI600016B (zh) | 用於程式化分離閘非揮發性記憶體單元之系統及方法 | |
| US7554851B2 (en) | Reset method of non-volatile memory | |
| CN100555640C (zh) | 非挥发内存的重置方法 | |
| KR100546343B1 (ko) | 플래시 메모리 장치의 프로그램 방법 | |
| US7738300B2 (en) | Memory cell and method of programming the same | |
| CN102117656B (zh) | 基于纳米晶浮栅结构的多值非挥发性存储器的存储方法 | |
| Meliolla et al. | Study of tunneling gate oxide and floating gate thickness variation effects to the performance of Split Gate Flash Memory | |
| Montanari et al. | Comparison of the suitability of various programming mechanisms used for multilevel non-volatile information storage | |
| US8373220B1 (en) | NAND type flash memory for increasing data read/write reliability | |
| KR100496794B1 (ko) | 전기적으로소거및프로그램가능한셀을가지는반도체장치 | |
| KR19980055941A (ko) | 플래쉬 메모리 소자의 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |