CN101295544B - 偏压一多阶单元存储器的方法 - Google Patents

偏压一多阶单元存储器的方法 Download PDF

Info

Publication number
CN101295544B
CN101295544B CN2008100019017A CN200810001901A CN101295544B CN 101295544 B CN101295544 B CN 101295544B CN 2008100019017 A CN2008100019017 A CN 2008100019017A CN 200810001901 A CN200810001901 A CN 200810001901A CN 101295544 B CN101295544 B CN 101295544B
Authority
CN
China
Prior art keywords
voltage
apply
terminal
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100019017A
Other languages
English (en)
Other versions
CN101295544A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101295544A publication Critical patent/CN101295544A/zh
Application granted granted Critical
Publication of CN101295544B publication Critical patent/CN101295544B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明是有关于对一多阶单元存储装置施加双侧偏压的方法，此存储装置包括一与非阵列其包括多个电荷捕捉存储单元。一存储装置是以一双侧偏压电子注入技术进行编程，并以一双侧偏压空穴注入技术进行擦除。每一电荷捕捉存储单元包括2n个逻辑状态，例如四个二位逻辑状态包括00逻辑状态、01逻辑状态、10逻辑状态与11逻辑状态。此存储装置可以利用可变双侧偏压(Vd/Vs)或一可变栅极偏压Vg，而以双侧偏压多阶单元编程方法进行编程。

Description

偏压一多阶单元存储器的方法
技术领域
本发明一般是有关于电子可编程与可擦除存储器，并尤其有关于对一电荷捕捉存储阵列进行编程与擦除的方法。
背景技术
电子可编程与可擦除非易失性存储技术，奠基于电荷捕捉结构，称为电子可擦除可编程只读存储器(EEPROM)与闪存，目前是被使用于多种现代应用中。闪存是以一存储单元阵列而设计，每一存储单元可以独立地被编程与读取。在闪存中的感测放大器是用以决定储存在非易失性存储器中的数据数值或数值。在一典型感测结构中，穿过存储单元而被感测的电流，是在一电流感测放大器中与一参考电流比较。
在EEPROM与闪存中，是使用了多个存储单元结构。随着集成电路的体积缩小，研发能量是投注于以电荷捕捉介电层为基础的存储单元结构，因其工艺具有可缩小性以及简单性。以电荷捕捉介电层为基础的存储单元结构，包括N位存储单元结构。此存储单元结构是由将电荷捕捉于一电荷捕捉介电层(例如氮化硅)中而储存数据。随着负电荷被捕捉，存储单元的阈值电压会增加。存储单元的阈值电压是由从电荷捕捉层中移除负电荷而降低。
N位装置使用了相当厚的底氧化物层以防止电荷流失，例如大于3纳米，且典型地大约为5至9纳米。在擦除该存储单元时，是使用带至带穿隧诱发热空穴注入(BTBTHH)技术，而产生直接穿隧。然而，热空穴注入会导致氧化物的损伤，造成在高阈值电压存储单元中的电荷流失、以及在低阈值电压存储单元中的电荷增益。此外，在编程与擦除循环之中，擦除时间必须逐渐增加，因为在电荷捕捉结构中所累积的电荷会变得难以擦除。此电荷累积是由于空穴注入点与电子注入点彼此并不重叠，而在每一次擦除脉冲之后仍会残留电子。此外，在一N位快闪存储装置的区块擦除时，由于工艺的不同(例如通道长度的不同)会导致每一存储单元的擦除速度并不相同。此擦除速度的不同会造成擦除状态的大范围Vt分布，其中某些存储单元变得难以擦除，而某些存储单元则过度擦除。因此，目标阈值电压Vt工作窗在许多次的编程与擦除循环之后会几乎关闭，而得到不佳的耐久性。随着技术尺寸一再缩小，此问题会更形严重。
已知的浮动栅极装置，是在一导电浮动栅极中储存一位的电荷。N位装置具有多个存储单元，每一N位存储单元提供二位快闪存储单元而可以储存电荷于一氧化物-氮化物-氧化物(ONO)介电层中。在一典型的N位存储单元结构中，一氮化物层是用做为一捕捉材料，其是夹置于一顶氧化物层与一底氧化物层之间。此ONO层结构有效地代替了在浮动栅极装置中的栅极介电层。在ONO介电层的氮化物层中的电荷，可以储存在N位存储单元的左侧或右侧。
已知的编程与擦除技术应用了通道热电子方法以进行编程，并以带至带穿隧诱发热空穴方法进行擦除。较佳地，是可以提供更有效的方法以进行非易失性存储单元的编程与擦除。
发明内容
本发明所述的方法，是为对多阶单元(MLC)存储装置进行双侧偏压(DSB)方法，此存储装置包括一与非(NAND)阵列其包括多个电荷捕捉存储单元。一存储装置是以双侧偏压电子注入(EI)技术进行编程，并以双侧偏压空穴注入(HI)技术进行擦除。每一电荷捕捉存储单元包括了2n个逻辑状态，包括四个二位(或多阶单元)状态如00逻辑状态、01逻辑状态、10逻辑状态与11逻辑状态。此存储装置可以利用可变双侧偏压(Vd/Vs)或一可变栅极偏压Vg，而以双侧偏压多阶单元编程方法进行编程。
在一第一双侧偏压多阶单元编程方法中，是施加不同的DSB电压值至不同的逻辑状态，而栅极电压则维持恒定。举例而言，在此存储阵列的每一电荷捕捉存储单元中，是施加10伏特的栅极电压Vg至其栅极。在逻辑00状态，一电荷捕捉存储单元的源极区域与阳极区域是同时施加偏压(亦即双侧偏压)，以一源极电压Vs提供5伏特至其源极区域、一漏极电压Vd提供5伏特至其漏极区域，做为第一偏压安排。在逻辑01状态，一电荷捕捉存储单元的源极与漏极区域是同时施加偏压，以一源极电压Vs提供4.5伏特至其源极区域、一漏极电压Vd提供4.5伏特至其漏极区域，做为第二偏压安排。在逻辑10状态，一电荷捕捉存储单元的源极与漏极区域是同时施加偏压，以一源极电压Vs提供4伏特至其源极区域、一漏极电压Vd提供4伏特至其漏极区域，做为第三偏压安排。在逻辑11状态，此电荷捕捉存储单元并未被编程，而以0伏特为源极电压、以0伏特为漏极电压。
在一第二双侧偏压多阶单元编程方法中，是施加不同的栅极电压Vg至不同的逻辑状态，而将DSB(Vd/Vs)电压维持恒定。在此说明中，源极电压与漏极电压均为同一电压值，例如5伏特，其中源极电压是提供5伏特至电荷捕捉存储单元的源极区域、同时漏极电压是提供5伏特至此电荷捕捉存储单元的漏极区域。在逻辑00状态，此电荷捕捉存储单元是处于第一偏压安排之中，其中栅极电压Vg是提供15伏特至此电荷捕捉存储单元的栅极终端，而源极区域与漏极区域是同时施加偏压，提供5伏特的源极电压Vs至源极区域、并提供5伏特的漏极电压Vd至漏极区域。在逻辑01状态，此电荷捕捉存储单元是处于第二偏压安排之中，其中栅极电压Vg是提供10伏特至此电荷捕捉存储单元的栅极终端，而源极区域与漏极区域是同时施加偏压，提供5伏特的源极电压Vs至源极区域、并提供5伏特的漏极电压Vd至漏极区域。在逻辑10状态，此电荷捕捉存储单元是处于第三偏压安排之中，其中栅极电压Vg是提供5伏特至此电荷捕捉存储单元的栅极终端，而源极区域与漏极区域是同时施加偏压，提供5伏特的源极电压Vs至源极区域、并提供5伏特的漏极电压Vd至漏极区域。在逻辑11状态，此电荷捕捉存储单元并未被编程，使得栅极电压Vg为0伏特，而源极区域与漏极区域是同时施加偏压，提供5伏特的源极电压Vs至源极区域、并提供5伏特的漏极电压Vd至漏极区域。
在此描述的双侧偏压多阶单元编程方法之一，可以被施加至一电荷捕捉存储装置，例如一与非存储阵列。在与非存储阵列中的电荷捕捉存储单元是以串联方式被编程。在编程步骤之后，在双侧偏压多阶单元逐位擦除操作中的第一步骤里，与非存储阵列是经检查以侦测在一电荷捕捉存储单元中的任一位是否被过度编程。针对在一电荷捕捉存储单元中被侦测出过度编程的位而言，双侧偏压多阶单元擦除操作是以逐位方式进行。
在一第二步骤中，被决定为过度编程的该位是以双侧偏压空穴注入方法擦除，或者若有多于一位被决定为过度编程，则这些被过度编程的位是以同一双侧偏压空穴注入方法擦除。在一第三步骤中，被决定为过度编程的位(或多位)现已被擦除，接着被重新编程至一选定逻辑状态。
广泛而言，本发明是有关于一种用以对一多阶单元(MLC)存储装置施加偏压的方法，该多阶单元存储装置在一与非存储阵列中具有多个电荷捕捉存储单元，在该多个电荷捕捉存储单元中的每一该电荷捕捉存储单元具有2n个逻辑状态包括第一逻辑状态、第二逻辑状态、第三逻辑状态以及第四逻辑状态，每一该电荷捕捉存储单元具有一第一电荷捕捉位置以储存一第一位、以及一第二电荷捕捉位置以储存一第二位，该方法包括：同时施加偏压至每一该多个电荷捕捉存储单元的一对应源极终端与一对应漏极终端，并施加一栅极电压至每一该多个电荷捕捉存储单元的一对应终端，以编程该多个电荷捕捉存储单元；决定在每一该多个电荷捕捉存储单元中被过度编程的一位(或多位)，其是由读取该位的一电压值并与一参考电压值比对而达成，该过度编程位具有一源极终端、一漏极终端、以及一栅极终端；由同时施加偏压至该过度编程位的该源极终端与该漏极终端，而擦除该过度编程位；以及以一正栅极电压而施加偏压至该过度编程位的栅极终端。
较佳地，此双侧偏压擦除操作可用以仿真正与负富勒-诺德罕(F-N)操作，并具有较低的偏压值与较快的操作速度。可变双侧偏压(Vd/Vs)电压与一固定栅极电压，将产生适用于多阶单元应用的编程效率。可变栅极电压与固定的双侧偏压值亦可产生适用于多阶单元应用的编程效率。此双侧偏压方法提供一弹性擦除能力，使得双侧偏压多阶单元的阈值电压Vt位阶，可以利用逐位擦除操作进行改正，而非利用区块擦除操作进行。
以下是详细说明本发明的结构与方法。本发明内容说明章节目的并非在于定义本发明。本发明是由权利要求范围所定义。凡是本发明的实施例、特征、目的及优点等将可通过下列说明申请专利范围及附图获得充分了解。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下，其中：
图1是一示意图，以一剖面图说明本发明利用双侧偏压电子注入方法对存储器进行一编程操作。
图2A-图2D是示意图，根据本发明的第一方法实施例而说明利用双侧偏压电子注入方法，对一具有四种双位状态的多阶单元存储器进行编程操作。
图3是一示意图，绘示本发明第一实施例中，利用双侧偏压电子注入法对一多阶单元存储器进行编程的例示结果。
图4A-图4D是为示意图，根据本发明的第二方法实施例而说明利用双侧偏压电子注入方法，对一具有四种双位状态的电荷捕捉存储单元进行编程操作。
图5是一示意图，绘示本发明第二实施例中，利用双侧偏压电子注入法对一多阶单元存储器进行编程的例示结果。
图6是为一电路图，根据本发明而说明在一与非阵列中进行一双侧偏压多阶单元编程方法。
图7是为一示意图，利用剖面图说明本发明利用双侧偏压空穴注入方法对存储器而进行一擦除操作。
图8是为一电路图，绘示在一与非阵列中进行一双侧偏压多阶单元逐位擦除方法的第一步骤，其是确认何位被过度编程，接着利用本发明的方法将该过度编程的位擦除。
图9是一电路图，绘示在一与非阵列中进行一双侧偏压多阶单元逐位擦除方法的第二步骤，其是擦除一个以上已经编程的位，其中只有过度编程的位被擦除。
图10是一电路图，绘示在一与非阵列中进行一双侧偏压多阶单元逐位擦除方法的第三步骤，其是对所选定的位(多位)进行重新编程，其中只有所选定的位被重新编程。
具体实施方式
以下将参照图1-图10而针对本发明结构实施例与方法进行描述。可以了解的是，本发明的范畴并不限于所揭露的特定实施例，且本发明可以利用其它特征、元件、方法与实施方式而实施。在各实施例中的相似元件大致将以相似的标号标示之。
图1是为一示意图，绘示对一电荷捕捉存储单元(或N位)100以双侧偏压(DSB)电子注入(EI)方法进行编程。此电荷捕捉存储单元100包括一P型基板110与n+掺杂区域120、122，以及在n+掺杂区域120、122之间的p型掺杂区域。一第一方向电流114是指出空穴电荷从n+掺杂区域120流出的方向，而第二方向电流116则指出空穴电荷从n+掺杂区域122流出的方向。P型基板110的通道宽度X112是置于左端的n+掺杂区域120与右端的n+掺杂区域122之间。底介电结构130(底氧化物层)是位于P型基板110中的通道宽度度X112的上表面上。电荷捕捉结构132(例如氮化硅层)是位于底介电结构130之上。一顶介电结构134(顶氧化物)是位于电荷捕捉结构132之上。一多晶硅栅极140是位于顶介电结构134之上。底介电结构130、电荷捕捉结构132、以及顶介电结构134的组合，一般是称为ONO(氧化物-氮化物-氧化物)结构。ONO结构的宽度通常(但不必然)与P型基板110的通道宽度X 112对齐。电荷捕捉存储单元100在电荷捕捉结构132之中包括了一第一电荷捕捉位置180(例如在电荷捕捉结构132的左侧而储存一个以上的位)以及一第二电荷捕捉位置182(例如在电荷捕捉结构132的右侧而储存一个以上的位)。代表性的顶介电结构材料包括二氧化硅以及氮氧化硅，或其它类似的高介电常数材料，包括如氧化铝等，其厚度是约5至10纳米。代表性的底介电结构材料包括二氧化硅以及氮氧化硅，或其它类似的高介电常数材料，包括如氧化铝等，其厚度是约3至10纳米。代表性的电荷捕捉结构包括氮化硅、或其它高介电常数材料，包括金属氧化物如氧化铝、氧化铪、氧化铈等，其厚度是约3至9纳米。电荷捕捉结构可为不连续的电荷捕捉材料区块或颗粒，或为如图所示的连续层。
类N位的存储单元具有，举例而言，厚度介于3至10纳米的底氧化物、厚度介于3至9纳米的电荷捕捉层、以及厚度介于5至10纳米的顶氧化物。类SONOS存储单元具有，举例而言，厚度介于1至3纳米的底氧化物、厚度介于3至9纳米的电荷捕捉层、以及厚度介于3至10纳米的顶氧化物。
在本文中所使用的词汇，“编程”是指升高一存储单元的阈值电压，而“擦除”则是指降低一存储单元的阈值电压。然而，本发明的方法包括了“编程”是指升高一存储单元的阈值电压、“擦除”指降低一存储单元的阈值电压的产品与方法，以及“编程”是指降低一存储单元的阈值电压、“擦除”指升高一存储单元的阈值电压的产品与方法。
电荷捕捉存储单元100是在n+掺杂区域120、122进行双侧偏压，此二掺杂区域也可称为源极区域120以漏极及区域122。“双侧偏压”是指同时对源极区域120与漏极区域122施加偏压。“同时”在本文中是具有较宽广的含意，包括同时进行、重叠、共同发生、并联发生、或大约同时发生。施加至源极区域120与漏极区域122的偏压可以为相同电压或不同的电压。在此实施例中，施加至源极区域120与漏极区域122的电压同为5伏特，因此图中显示施加至源极区域120的源极电压Vs 150为5伏特，而施加至漏极区域122的漏极电压Vd 152亦为5伏特。
施加至电荷捕捉单元100的双侧偏压，是由施加相同数值的电压至源极区域120与漏极区域122而达成。5伏特的源极电压Vs 150是施加至源极区域120。一第一电流方向114指出，电子电荷是从n+掺杂区域120流出，且第二电流方向116是指出，空穴电荷是从n+掺杂区域122流出。5伏特的漏极电压Vd 150是施加至漏极区域122。在一电子注入方法中，是施加+8伏特的栅极电压+Vg 160至多晶硅栅极140，以增强电子注入效率。电子电荷170可以利用一接面电压而产生，此接面电压是用以控制电子产生效率。
图2A-图2D是为示意图，根据本发明的第一方法实施例而说明利用双侧偏压电子注入方法，对一具有四种双位状态的多阶单元存储器(例如电荷捕捉存储单元100)进行编程操作。图2A-图2D的每一图是代表一不同的逻辑状态，图2A绘示了逻辑00状态，图2B绘示了逻辑01状态，图2C绘示了逻辑10状态，图2D绘示了逻辑11状态。在第一方法中，栅极电压Vg是为一固定电压值。电子的数量决定了使用不同双侧偏压(Vd/Vs)所控制的逻辑状态，双侧偏压将会产生不同的电子数量。
在此实施例中，四种二位逻辑状态中的栅极电压Vg均是设定至10伏特。图2A绘示了施加至电荷捕捉存储单元100的双侧偏压，以将电荷捕捉存储单元100设置于逻辑00状态。一5伏特的源极电压Vs 210是施加至源极区域120。一5伏特的漏极电压Vd 212是施加至漏极区域122。
施加不同的双侧偏压是用以获得其它的逻辑状态。图2B绘示了施加至电荷捕捉存储单元100的双侧偏压，以将电荷捕捉存储单元100设置至逻辑01状态。4.5伏特的源极电压Vs 220是施加至源极区域120。4.5伏特的漏极电压Vd 222是施加至漏极区域122。栅极电压Vg 160仍然固定为10伏特。
在图2C中，是绘示施加至电荷捕捉存储单元100的双侧偏压，以将电荷捕捉存储单元100设置至逻辑10状态。4.0伏特的源极电压Vs 230是施加至源极区域120。4.0伏特的漏极电压Vd 232是施加至漏极区域122。栅极电压Vg 160仍然维持为10伏特。
在图2D中，电荷捕捉存储单元100是位于逻辑11状态，其代表电荷捕捉存储单元100没有编程操作。在逻辑11状态中，源极电压Vs 240与漏极电压242均为大约0伏特。栅极电压Vg 160仍然维持为10伏特。
图3是为一示意图，绘示第一实施例中，多阶单元以双侧偏压电子注入进行编程的采样数据。图300具有一Y轴代表阈值电压位阶310，以及X轴代表编程时间312。第一曲线322显示一第一多阶单元状态的特征320，其是施加5.5伏特的源极与漏极电压至电荷捕捉存储单元100的左位(Bit-L，即第一位)以及右位(Bit-R，即第二位)。第二曲线332绘示了第二多阶单元状态330的特征，其是施加5伏特的源极与漏极电压至电荷捕捉存储单元100的左位以及右位。第二曲线342绘示了第二多阶单元状态340的特征，其是施加4.5伏特的源极与漏极电压至电荷捕捉存储单元100的左位以及右位。
图4A-图4D是示意图，根据本发明的第二方法实施例而说明利用双侧偏压电子注入方法，对一具有四种双位状态的电荷捕捉存储单元100进行编程操作。在本实施例中，双侧偏压仍维持大约恒定，使得源极电压410与漏极电压420设置为大约相同。举例而言，施加5伏特的源极电压410至源极区域120，并施加5伏特的漏极电压420至漏极区域122。由施加不同的栅极偏压Vg 430，可以控制不同的电子数量。
图4A是为一示意图，绘示以双侧偏压施加至电荷捕捉存储单元100，以将电荷捕捉存储单元100设置于逻辑00状态。大约15伏特的栅极电压Vg 430是施加至电荷捕捉存储单元100的栅极140，以控制电子数量。双侧偏压维持于恒定值，其中源极电压Vs是设置为大约5伏特，而漏极电压Vd是设置为大约5伏特。
图4B是为一示意图，绘示施加双侧偏压至电荷捕捉存储单元100，以将电荷捕捉存储单元100设置于逻辑01状态。大约10伏特的栅极电压Vg 440是施加至电荷捕捉存储单元100的栅极140，以控制电子数量。双侧偏压维持于恒定值，其中源极电压Vs是设置为大约5伏特，而漏极电压Vd是设置为大约5伏特。
图4B是为一示意图，绘示施加双侧偏压至电荷捕捉存储单元100，以将电荷捕捉存储单元100设置于逻辑10状态。大约5伏特的栅极电压Vg 440是施加至电荷捕捉存储单元100的栅极140，以控制电子数量。双侧偏压维持于恒定值，其中源极电压Vs是设置为大约5伏特，而漏极电压Vd是设置为大约5伏特。
图4D是为一示意图，绘示电荷捕捉存储单元100为逻辑11状态，表示在电荷捕捉存储单元100并无进行编程操作。电荷捕捉存储单元100的栅极电压Vg 440是为0伏特、或重置为0伏特。双侧偏压维持于恒定值，其中源极电压Vs是设置为大约5伏特，而漏极电压Vd是设置为大约5伏特。
图5是为一特征曲线图，绘示第二实施例中的多阶单元存储器进行双侧偏压电子注入编程的采样数据。图500的Y轴代表阈值电压510，X轴代表编程时间512。第一曲线522显示第一MLC状态520的特征曲线，其是因施加大约15伏特的栅极电压至电荷捕捉存储单元100的左位与右位而产生。第二曲线532显示第MLC状态530的特征曲线，其是因施加大约10伏特的栅极电压至电荷捕捉存储单元100的左位与右位而产生。第三曲线542显示第三MLC状态540的特征曲线，其是因施加大约5伏特的栅极电压至电荷捕捉存储单元100的左位与右位而产生。
图6是为一简化电路图，绘示用于一与非阵列600的双侧偏压多阶单元编程方法。与非阵列600包括多数条字线WL1 610、WL16 612、WL32 614、616、618，其是沿着第一方向(或水平方向)延伸，并与多数条位线BL1 621、BL2 622、BL3 623、BL4 624、BL5 625、BL6 626相交，该些位线是沿着第二方向(或垂直方向)延伸。此与非阵列600还包括多个晶体管640-642、650-652、660、663、666、670-672、680-682。与非阵列600的编程可以经由一特定字线而达成，或者由数据页编程(page programming)而达成。
在本实施例中，举例而言，10伏特的栅极电压VWL16 613是施加至字线WL16 612，此字线是连结至晶体管(或电荷捕捉存储单元)660、663、666。施加一双侧偏压多阶单元编程至字线WL16，以制造多个逻辑状态，其中晶体管660是为逻辑00状态，晶体管663是为逻辑01状态，且晶体管666是为逻辑10状态。位线电压VBL1631、VBL2 632、VBL3 633、VBL4 634、VBL5 635、VBL6 636是并联施加或同时施加至晶体管660、663、666。
双侧偏压(Vd/Vs)编程是以一双侧偏压多阶单元操作，而施加至电荷捕捉存储单元或晶体管(例如660、663、666)。晶体管660包括一第一电荷捕捉位置661(其是连接至第一位线621)与一第二电荷捕捉位置662(连接至第四位线624)。5.5伏特的第一位线电压VBL1 631是以第一方向691而施加至第一位线621，其是提供至晶体管660的第一电荷捕捉位置661。5.5伏特的第四位线电压VBL4 634是以第四方向694而施加至第四位线624，其是提供至晶体管660的第二电荷捕捉位置662。晶体管663包括一第一电荷捕捉位置664(其是连接至第二位线622)以及一第二电荷捕捉位置665(其是连接至第五位线625)。5.0伏特的第二位线电压VBL2 632是以第二方向692而施加至第二位线622，其是提供至晶体管663的第一电荷捕捉位置664。5.0伏特的第五位线电压VBL5 635是以第五方向695而施加至第五位线625，其是提供至晶体管663的第二电荷捕捉位置665。晶体管666包括一第一电荷捕捉位置667(其是连接至第三位线623)以及一第二电荷捕捉位置668(其是连接至第六位线626)。4.5伏特的第三位线电压VBL3633是以第三方向693而施加至第三位线623，其是提供至晶体管666的第一电荷捕捉位置667。4.5伏特的第六位线电压VBL6 636是以第六方向696而施加至第六位线626，其是提供至晶体管666的第二电荷捕捉位置668。
字线610、614在本实施例中并未被选择。字线电压VWL1 611是施加至字线610，VWL1611则等于通过电压Vpass。通过电压Vpass是大于编程阈值电压，以开启一晶体管装置。相似地，一字线电压VWL32 615是施加至字线614，VWL32615则等于通过电压Vpass。一位线晶体管电压VBLT617是施加至字线616。一位线晶体管电压VBLT619是施加至字线618。在本说明中，位线晶体管电压VBLT 617与VBLT 619是等于字线电压VWL16 613。
图7是为一示意图，绘示利用一双侧偏压空穴注入(HI)方法擦除一电荷捕捉存储单元100的方法。此电荷捕捉存储单元100也是施加相同的双侧偏压到源极区域120与漏极区域122。5伏特的源极电压Vs 150是施加至源极区域120。第一方向114标示，空穴电荷是从n+掺杂区域120流出，而第二方向116则标示，空穴电荷是从n+掺杂区域122流出。5伏特的漏极电压Vd 152是施加至漏极区域122。在空穴注入方法中，-10伏特的负栅极电压-Vg 710是施加至多晶硅栅极140，以增强空穴注入效率。空穴电荷720可以利用一接面电压而产生，其是用以控制空穴产生效率。
图8是为一电路图，绘示在一与非阵列中实行一双侧偏压多阶单元逐位擦除方法的第一步骤，其是检查哪一位(或哪些位)被过度编程，并将这些过度编程的位擦除。在一已知的方法中，与非操作是由实施选择性编程与非选择性擦除(亦称为芯片擦除)而执行。本发明的实施例则在与非存储器的双侧偏压操作中，包括了选择性编程与选择性擦除。“逐位”擦除方法是指称选择特定位进行擦除，而非选择整个芯片进行擦除。
在本说明中，处于逻辑01状态的电荷捕捉存储单元633是被过度编程，超过了预期的编程Vt位阶。“过度编程”一词是指称其编程阈值电压Vt大于目标阈值电压Vt的情形。举例而言，下列的逻辑状态具有所述的电压特征：逻辑11状态的Vt＝7V，逻辑10状态的Vt＝1V，逻辑01状态的Vt＝4V，而逻辑00状态的Vt＝7V。由于参数Vt产生了不同的分布结果，因此必需要定义可以容忍的编程阈值电压Vt分布区间。每一存储状态的目标电压可分别为-1.5伏特、1.5伏特、4.5伏特与7.5伏特，并具有0.5伏特的缓冲。因此，具有Vt＝2V(＞1.5V)的逻辑10状态则代表过度编程状态。电荷捕捉存储单元的过度编程可发生于下列各种情况之一：在第一电荷捕捉位置664的过度编程；在第二电荷捕捉位置665的过度编程；或者在第一与第二电荷捕捉位置664、665均过度编程。虽然图8的说明仅指出一个过度编程的电荷捕捉存储单元，但在其它说明中也可能决定其它过度编程的电荷捕捉存储单元。
图9是为一电路图，绘示在一与非阵列中实行一双侧偏压多阶单元逐位擦除方法的第二步骤，而只有过度编程的位被擦除。接续着图8中的第一步骤，决定了电荷捕捉存储单元663的是第一电荷捕捉位置664的逻辑01状态是为过度编程后，施加5.5伏特的第二位线电压VBL2以擦除电荷捕捉存储单元663，并施加-10伏特的字线电压(或栅极电压)920至电荷捕捉晶体管663的栅极。若本实施例中的第一电荷捕捉位置664代表一漏极区域，则施加双侧偏压Vd至所选定存储单元(亦即电荷捕捉存储单元663)以近行双侧偏压热空穴擦除操作。此擦除操作仅擦除所选定的过度编程位。第五位线电压VBL5 635仍然是5伏特，因为电荷捕捉存储单元663的第二电荷捕捉位置665并未被过度编程。其它位线电压VBL1 910、VBL3 914、VBL4 916、VBL6 918则维持在0伏特。
对未选定的字线610，614而言，字线电压VWL1 611是施加至字线610，此时VWL1 611是等同于通过电压Vpass。通过电Vpass是大于编程阈值电压，以开启一晶体管装置。相似地，字线电压VWL32 615是施加至字线614，其中VWL32 615是等同于通过电压Vpass。
图10是为一电路图，绘示一与非阵列使用一双侧偏压多阶单元逐位擦除方法中的第三步骤，将所选定的位进行重新编程，此时只有被选定的位会进行重新编程。接续在图9所述的第二步骤之后(亦即利用双侧偏压空穴注入方法而将所选定的过度编程电荷捕捉存储单元663擦除)，在逻辑01状态的电荷捕捉存储单元663是以逻辑01状态的偏压条件(Vg＝10V，Vd/Vs＝5V)进行重新编程。
虽然本发明是已参照较佳实施例来加以描述，将为我们所了解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式是已于先前描述中所建议，并且其它替换方式及修改样式将为熟习此项技术的人士所思及。举例而言，本发明中的电荷储存结构是可应用于任何类型的电荷捕捉存储器或其变化型，包括n通道与p通道SONOS型存储装置，以及浮动栅极存储器。此外，虽然电荷捕捉存储单元是以一多阶单元的四种逻辑状态进行说明，但本发明亦可应用至其它2n多阶单元中中，而不背离本发明的精神。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (18)

1.一种用以对一多阶单元存储装置施加偏压的方法，该多阶单元存储装置在一存储阵列中具有多个电荷捕捉存储单元，在该多个电荷捕捉存储单元中的每一该电荷捕捉存储单元具有2n个逻辑状态，每一该电荷捕捉存储单元具有一第一电荷捕捉位置以储存一第一位、以及一第二电荷捕捉位置以储存一第二位，其特征在于，该方法包括：
同时施加偏压至每一该多个电荷捕捉存储单元的一对应源极终端与一对应漏极终端，并施加一栅极电压至每一该多个电荷捕捉存储单元的一对应终端，以编程该多个电荷捕捉存储单元；
决定在每一该多个电荷捕捉存储单元中被过度编程的一位，决定该过度编程位是由读取该位的一电压值并与一参考电压值比对而达成，该过度编程位具有一源极终端、一漏极终端、以及一栅极终端；
由同时施加偏压至该过度编程位的该源极终端与该漏极终端，而擦除该过度编程位；以及
重新编程该已在该擦除操作中被擦除的该过度编程位。
2.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中该编程步骤包括：
针对处于第一逻辑状态的每一该电荷捕捉存储单元，同时施加一第一源极电压至该对应源极终端、施加一第一漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
针对处于第二逻辑状态的每一该电荷捕捉存储单元，同时施加一第二源极电压至该对应源极终端、施加一第二漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
针对处于第三逻辑状态的每一该电荷捕捉存储单元，同时施加一第三源极电压至该对应源极终端、施加一第三漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；以及
针对处于第四逻辑状态的每一该电荷捕捉存储单元，同时施加一第四源极电压至该对应源极终端、施加一第四漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
其中该栅极电压是为一恒定电压值，该第一源极电压与该第一漏极电压是为同一电压并大于该第二源极电压与该第二漏极电压，该第二源极电压与该第二漏极电压是为同一电压并大于该第三源极电压与该第三漏极电压，该第三源极电压与该第三漏极电压是为同一电压并大于该第四源极电压与该第四漏极电压。
3.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中该编程步骤包括：
针对处于第一逻辑状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第一栅极电压至对应的栅极终端；
针对处于第二逻辑状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第二栅极电压至对应的栅极终端；
针对处于第三逻辑状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第三栅极电压至对应的栅极终端；以及
针对处于第四逻辑状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第四栅极电压至对应的栅极终端。
4.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中由同时施加偏压至该过度编程位的该源极终端与该漏极终端，而擦除该过度编程位的步骤中，是同时施加相同的偏压。
5.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，在该擦除步骤之后，还包括由同时施加偏压至该过度编程位的该源极终端与漏极终端、并施加一正栅极电压至该过度编程位的栅极终端，以重新编程该过度编程位。
6.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中每一该电荷捕捉存储单元包括一第一电荷捕捉位置与一第二电荷捕捉位置，该第一电荷捕捉位置是储存该第一位与一第三位，该第二电荷捕捉位置是储存该第二位与一第四位。
7.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中该编程步骤包括一电子注入技术。
8.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中该擦除步骤包括一空穴注入技术。
9.如权利要求1所述的用以对一多阶单元存储装置施加偏压的方法，其特征在于，其中该存储阵列包括一与非存储阵列。
10.一种用以施加偏压至一多阶单元存储装置的方法，该多阶单元存储装置具有多个电荷捕捉存储单元于一存储阵列中，每一该电荷捕捉存储单元具有一第一电荷捕捉位置以储存一第一位、以及一第二电荷捕捉位置以储存一第二位，该第一与第二位的组合提供一第一多阶单元状态、一第二多阶单元状态、一第三多阶单元状态、一第四多阶单元状态，其特征在于，该方法包括：
同时施加偏压至每一该多个电荷捕捉存储单元的一对应源极终端与一对应漏极终端，并施加一栅极电压至每一该多个电荷捕捉存储单元的一对应终端，以编程该多个电荷捕捉存储单元；
决定在每一该多个电荷捕捉存储单元中被过度编程的一位，决定该过度编程位是由读取该位的一电压值并与一参考电压值比对而达成，该过度编程位具有一源极终端、一漏极终端、以及一栅极终端；
由同时施加偏压至该过度编程位的该源极终端与该漏极终端，而擦除该过度编程位；以及
重新编程该已在该擦除操作中被擦除的该过度编程位。
11.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该编程步骤包括：
针对处于第一多阶单元状态的每一该电荷捕捉存储单元，同时施加一第一源极电压至该对应源极终端、施加一第一漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
针对处于第二多阶单元状态的每一该电荷捕捉存储单元，同时施加一第二源极电压至该对应源极终端、施加一第二漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
针对处于第三多阶单元状态的每一该电荷捕捉存储单元，同时施加一第三源极电压至该对应源极终端、施加一第三漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；以及
针对处于第四多阶单元状态的每一该电荷捕捉存储单元，同时施加一第四源极电压至该对应源极终端、施加一第四漏极电压至该对应漏极终端，并施加该栅极电压至对应的栅极终端；
其中该栅极电压是为一恒定电压值，该第一源极电压与该第一漏极电压是为同一电压并大于该第二源极电压与该第二漏极电压，该第二源极电压与该第二漏极电压是为同一电压并大于该第三源极电压与该第三漏极电压，该第三源极电压与该第三漏极电压是为同一电压并大于该第四源极电压与该第四漏极电压。
12.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该编程步骤包括：
针对处于第一多阶单元状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第一栅极电压至对应的栅极终端；
针对处于第二多阶单元状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第二栅极电压至对应的栅极终端；
针对处于第三多阶单元状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第三栅极电压至对应的栅极终端；以及
针对处于第四多阶单元状态的每一该电荷捕捉存储单元，同时施加该源极电压至该对应源极终端、施加该漏极电压至该对应漏极终端，并施加一第四栅极电压至对应的栅极终端。
13.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该源极电压是等于该漏极电压。
14.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，在该擦除步骤之后，还包括由同时施加偏压至该过度编程位的该源极终端与漏极终端、并施加一正栅极电压至该过度编程位的栅极终端，以重新编程该过度编程位。
15.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中每一该电荷捕捉存储单元包括一第一电荷捕捉位置与一第二电荷捕捉位置，该第一电荷捕捉位置是储存该第一位与一第三位，该第二电荷捕捉位置是储存该第二位与一第四位。
16.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该编程步骤包括一电子注入技术。
17.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该擦除步骤包括一空穴注入技术。
18.如权利要求10所述的用以施加偏压至一多阶单元存储装置的方法，其特征在于，其中该存储阵列包括一与非存储阵列。
CN2008100019017A 2007-04-27 2008-01-03 偏压一多阶单元存储器的方法 Expired - Fee Related CN101295544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/741,045 2007-04-27
US11/741,045 US7548458B2 (en) 2007-04-27 2007-04-27 Methods of biasing a multi-level-cell memory

Publications (2)

Publication Number Publication Date
CN101295544A CN101295544A (zh) 2008-10-29
CN101295544B true CN101295544B (zh) 2010-04-07

Family

ID=39886797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100019017A Expired - Fee Related CN101295544B (zh) 2007-04-27 2008-01-03 偏压一多阶单元存储器的方法

Country Status (3)

Country Link
US (1) US7548458B2 (zh)
CN (1) CN101295544B (zh)
TW (1) TWI338361B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223540B2 (en) * 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
JP2009224425A (ja) * 2008-03-14 2009-10-01 Renesas Technology Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US8014209B2 (en) 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US7986558B2 (en) * 2008-12-02 2011-07-26 Macronix International Co., Ltd. Method of operating non-volatile memory cell and memory device utilizing the method
CN102855935B (zh) * 2011-06-28 2015-12-16 旺宏电子股份有限公司 记忆体阵列的擦除方法
KR102087436B1 (ko) * 2013-04-02 2020-04-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102333743B1 (ko) 2015-01-21 2021-12-01 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064522A (ko) * 1999-12-29 2001-07-09 박종섭 반도체 메모리 장치의 결함 뱅크 디스에이블 회로
CN1547077A (zh) * 2003-12-09 2004-11-17 一种充电脉冲发生器，曝光发生装置，以及充电脉冲输出的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7476927B2 (en) * 2005-08-24 2009-01-13 Micron Technology, Inc. Scalable multi-functional and multi-level nano-crystal non-volatile memory device
US20080205140A1 (en) * 2007-02-26 2008-08-28 Aplus Flash Technology, Inc. Bit line structure for a multilevel, dual-sided nonvolatile memory cell array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064522A (ko) * 1999-12-29 2001-07-09 박종섭 반도체 메모리 장치의 결함 뱅크 디스에이블 회로
CN1547077A (zh) * 2003-12-09 2004-11-17 一种充电脉冲发生器，曝光发生装置，以及充电脉冲输出的方法

Also Published As

Publication number Publication date
TW200845369A (en) 2008-11-16
TWI338361B (en) 2011-03-01
CN101295544A (zh) 2008-10-29
US7548458B2 (en) 2009-06-16
US20080266979A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
CN101295545B (zh) 用以操作双边偏压与非存储器阵列的方法
CN101295544B (zh) 偏压一多阶单元存储器的方法
CN100524776C (zh) 用以解决电荷陷获非易失性存储器中难以擦除状态的方法
CN1855510B (zh) 集成电路存储器及其操作方法
US7787294B2 (en) Operating method of memory
JP3284358B2 (ja) 不揮発性メモリ装置
JP4781730B2 (ja) 電荷トラッピング不揮発性メモリにおける検出の方法および装置
TWI476782B (zh) 於電荷擷取記憶體中減低位元線干擾及軟性抹除之方法及裝置
CN105164755A (zh) 使用动态验证电平对选择栅极晶体管和存储器单元进行编程
US20100091572A1 (en) 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory
JP2006079802A (ja) 一列の電荷トラッピングメモリセルを作動させるための方法および装置
US7474562B2 (en) Method of forming and operating an assisted charge memory device
CN101211663B (zh) 对虚拟接地存储器的可变编程及编程验证的方法
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
CN107689244A (zh) 半导体器件
US7672159B2 (en) Method of operating multi-level cell
CN102709291A (zh) Sonos存储单元及其操作方法、sonos存储器
US20080175046A1 (en) Method of operating multi-level cell and integrate circuit for using multi-level cell to store data
US7561470B2 (en) Double-side-bias methods of programming and erasing a virtual ground array memory
US7139200B2 (en) Method of identifying logical information in a programming and erasing cell by on-side reading scheme
US7852680B2 (en) Operating method of multi-level memory cell
CN100466106C (zh) 增加氮化物只读存储器阵列的抹除均匀性的结构及方法
CN100463187C (zh) 操作电荷捕捉非易失性存储器的方法及装置
KR100606531B1 (ko) 플래쉬 메모리 소자의 구동 방법
US20090219763A1 (en) Non-volatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100407

Termination date: 20210103

CF01 Termination of patent right due to non-payment of annual fee