CN102709291A - Sonos存储单元及其操作方法、sonos存储器 - Google Patents

Abstract

SONOS存储单元及其操作方法、SONOS存储器。所述SONOS存储单元包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；位于所述N阱内、在所述叠层结构两侧且均为P型掺杂的源极和漏极；所述方法包括：在所述N阱施加第一偏置电压，在栅极上施加第一编程电压，在源极上施加第二编程电压，在漏极上施加第三编程电压，以实现对所述SONOS存储单元的编程操作；其中，所述第一偏置电压、第二编程电压、第三编程电压均小于所述第一编程电压。本发明的SONOS存储单元可实现低功耗编程，且在一个存储单元中可存储两位数据，有效提高了其存储容量。

Description

SONOS存储单元及其操作方法、SONOS存储器

技术领域

本发明涉及半导体技术领域，特别涉及一种SONOS存储单元及其操作方法、SONOS存储器。

背景技术

通常用于存储数据的半导体存储器可分为易失性存储器和非易失性存储器，易失性存储器容易在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍可保持其数据。目前非易失性存储器已广泛地应用于移动通信系统或者存储卡中。

目前，非易失性存储单元可以由浮栅结构或者SONOS（Silicon OxideNitride Oxide Semiconductor）结构实现。SONOS存储器具有硅-氧化层-氮化层-氧化层-硅结构，具体的包括一层隧穿氧化层、一层氮化硅层及一层阻挡氧化层。SONOS存储器通常采用沟道热电子注入（Channel Hot ElectronInjection，CHE）效应或F-N隧穿效应（FN tunneling)将电荷(通常是电子)通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阀值电压的改变，达到数据存储的效果。与含浮栅结构的器件不同，存储在氮化硅层中的电荷是分离的，这样降低了对隧穿氧化层厚度及缺陷密度的要求，有利于存储器尺寸的缩减，因此SONOS存储器是目前深亚微米节点闪存发展的一个重要方向。

图1为现有技术中SONOS结构的示意图，如图1所示，现有技术的SONOS结构包括衬底10；位于所述衬底10上的隧穿介质层11、电荷捕获层12和顶部介质层13，其中，隧穿介质层11的材料为氧化硅，电荷捕获层12的材料为氮化硅，顶部介质层13的材料为氧化硅，所述隧穿介质层11、电荷捕获层12和顶部介质层13构成了ONO（oxide-nitride-oxide）的叠层结构；位于所述顶部介质层13上的栅极14；位于所述衬底10内、所述叠层结构两侧的源极15和漏极16。

图1所示的SONOS存储器一种工作原理为：SONOS器件为N型器件，在进行编程操作时，在栅极14上施加正向电压（通常为5V左右），在衬底10、源极15和漏极16上施加相同的负向电压（通常为-5V），此时沟道中的电子将因F-N隧穿效应穿过隧穿介质层11，并存储于电荷捕获层12中，从而完成编程操作过程。在进行擦除操作时，在栅极14上施加负向电压（通常为-5V），在衬底10、源极15和漏极16上施加相同的正向电压（通常为5V），这样，电荷捕获层12中的电子将隧穿穿过隧穿介质层11进入衬底10中，从而完成擦除操作。

图1所示的SONOS存储器另一种工作原理为：SONOS器件为N型器件，在进行编程操作时，在栅极14上施加正向电压（通常为10V左右），在漏极16上施加一低电压（通常为5V左右），P型衬底10和源极15偏置为0V。此时沟道中的电子将因沟道热电子注入效应穿过隧穿介质层11，并存储于电荷捕获层12中，从而完成编程操作过程。在进行擦除操作时，在栅极14上施加负向电压（通常为-10V），在衬底10、源极15和漏极16上施加相同的正向偏置电压（通常为0V），这样，电荷捕获层12中的电子将隧穿穿过隧穿介质层11进入衬底10中，从而完成擦除操作。

但是上述SONOS存储器中，或者每个存储单元只能存储一位数据，使SONOS存储器的存储容量较低；或者在编程操作时需要消耗较大的电流，无法实现低功耗编程。

现有技术中有许多关于SONOS存储器的专利以及专利申请，例如公开号为CN102097491A的中国专利申请中公开的SONOS及其形成方法，然而该专利申请中也没有给出解决上述问题的技术方案。

发明内容

本发明解决的问题是提供一种可实现低功耗编程，且在每个SONOS存储单元中可以存储两位数据的SONOS存储单元、SONOS存储单元的操作方法及SONOS存储器，以有效地降低编程功耗，提高SONOS存储器的存储容量。

为解决上述问题，本发明提供一种SONOS存储单元，包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；位于所述N阱内、在所述叠层结构两侧且均为P型掺杂的源极和漏极。

为解决上述问题，本发明还提供一种上述SONOS存储单元的操作方法，包括在所述SONOS存储单元的N阱、栅极、源极和漏极施加操作电压。

可选地，所述操作方法包括编程方法，所述编程方法包括：在所述N阱施加第一偏置电压，在所述栅极上施加第一编程电压，在所述源极上施加第二编程电压，在所述漏极上施加第三编程电压；其中，所述第一偏置电压、第二编程电压、第三编程电压均小于所述第一编程电压。

可选地，所述第一编程电压为正向编程电压，所述第二编程电压为负向编程电压，所述第三编程电压大于所述负向编程电压且小于或者等于第一偏置电压，以实现对SONOS存储单元中靠近源极部分的编程操作。

可选地，所述正向编程电压为3V~6V，所述负向编程电压为-4V~-7V，并且所述正向编程电压与所述负向编程电压之间的电压差为9V~13V；所述第一偏置电压和所述第三编程电压均为0V。

可选地，所述第一编程电压为正向编程电压，所述第三编程电压为负向编程电压，所述第二编程电压大于所述负向编程电压且小于或者等于第一偏置电压，以实现对SONOS存储单元中靠近漏极部分的编程操作。

可选地，所述正向编程电压为3V~6V，所述负向编程电压为-4V~-7V，并且所述正向编程电压与所述负向编程电压之间的电压差为9V~13V；所述第二编程电压和第一集偏置电压均为0V。

可选地，所述操作方法包括擦除方法，所述擦除方法包括：在所述栅极上施加负向擦除电压，在所述源极、漏极和N阱上施加相同的正向擦除电压。

可选地，所述正向擦除电压为3V~7V，所述负向擦除电压为-4V~-7V，并且所述正向擦除电压与所述负向擦除电压之间的电压差为9V~14V。

可选地，所述操作方法包括读取方法，所述读取方法包括：在所述栅极上施加选通电压，在所述N阱上施加第二偏置电压，在所述源极上施加第一读取电压，在所述漏极上施加第二读取电压。

可选地，所述选通电压、第二偏置电压与第一读取电压均为正向读取电压且电压值相同，所述第二读取电压小于所述正向读取电压，以实现对SONOS存储单元中靠近源极部分的读取操作。

可选地，所述正向读取电压为1.6V~2V；所述第二读取电压为0V。

可选地，所述选通电压、第二偏置电压与第二读取电压均为正向读取电压且电压值相同，所述第一读取电压小于所述正向读取电压，以实现对SONOS存储单元中靠近漏极部分的读取操作。

可选地，所述正向读取电压为1.6V~2V；所述第一读取电压为0V。

本发明还提供一种SONOS存储器，包括：由SONOS存储单元组成的存储阵列以及外围电路；所述SONOS存储单元包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；位于所述N阱内、在所述叠层结构两侧且均为P型掺杂的源极和漏极；所述SONOS存储单元的栅极与字线相连；所述SONOS存储单元的源极和漏极分别与不同的位线相连；所述外围电路分别与所述字线、位线以及SONOS存储单元的N阱相连，用于提供各种操作电压以实现对SONOS存储单元的各种操作。

可选地，所述SONOS存储单元中的电荷捕获层为氮化硅、二氧化铪或二氧化钛的一种。

可选地，所述外围电路包括：编程电压提供单元、擦除电压提供单元和读取电压提供单元；

所述编程电压提供单元用于向SONOS存储单元的N阱提供第一偏置电压；向与SONOS存储单元的栅极相连的所述字线提供第一编程电压，向与SONOS存储单元的源极相连的位线提供第二编程电压，向与SONOS存储单元的漏极相连的位线提供第三编程电压；

所述擦除电压提供单元用于向与SONOS存储单元的栅极相连的字线提供负向擦除电压，向与SONOS存储单元的源极相连的位线、SONOS存储单元的漏极相连的位线以及SONOS存储单元的N阱提供相同的正向擦除电压；

所述读取电压提供单元用于向与SONOS存储单元的栅极相连的字线提供选通电压，向SONOS存储单元的N阱提供第二偏置电压，向与SONOS存储单元的源极相连的位线提供第一读取电压，向与SONOS存储单元的漏极相连的位线提供第二读取电压。

与现有技术相比，本发明技术方案至少具有以下优点：

在本发明技术方案的操作方法中，采用带对带隧穿引起的热电子注入效应来进行相应地编程操作，在这种编程操作方式中，P型SONOS存储单元的栅极被施加正向编程电压，而源极（或漏极）被施加负向编程电压，此时在栅极与源极之间以及源极与N阱之间（或者栅极与漏极之间以及漏极与N阱之间）会形成一较大电场，从而在源极（或漏极）的耗尽区内产生空穴-电子对，电子在源极（或漏极）与N阱之间横向电场的作用下加速向沟道端移动，其中的某些电子在此过程中获得足够的能量，并在栅极与源极（或者栅极与漏极）之间纵向电场的作用下穿过隧穿介质层进入到电荷捕获层中。采用这种方式，电子可以被定位注入到靠近SONOS存储单元源端或漏端一段狭窄的区域内，因而可以在SONOS存储单元的近源极端和近漏极端分别存储两位数据，在同样尺寸下可以存储更多的数据，提高了存储器的存储容量。

本发明技术方案中，所述SONOS存储单元具有N阱，在所述N阱的两侧形成有P型掺杂的源极和漏极。这样，在进行编程操作时就可以在源极或漏极上施加负向电压，同时在栅极上施加较小的正向电压，且正向电压与负向电压的绝对值均小于等于7V，可以避免在外围电路中使用高压器件，从而进一步降低了工艺复杂度，减小了存储器芯片的尺寸。

本发明技术方案的操作方法中，在对所述SONOS存储单元进行编程操作时，其源极和漏极之间的沟道处于关断状态，所述沟道中没有电流通过，因此可以降低存储单元编程时的功耗，进而降低整个存储器的功耗。

本发明技术方案中，SONOS存储单元阵列使用虚地结构，即存储阵列中没有独立的接地源线。在进行编程或读取操作时，与SONOS存储单元源极相连的位线和与SONOS存储单元漏极相连的位线互为接地源线。例如，对SONOS存储单元源端进行编程或读取操作时，与漏端相连的位线可作为接地源线，反之亦然（如图3所示）。采用这种结构可以节省存储阵列的布线面积，提高器件存储密度。

附图说明

图1是现有技术中SONOS结构的示意图；

图2是本发明SONOS存储器中SONOS存储单元的剖面示意图；

图3是本发明SONOS存储单元阵列的版图布局示意图；

图4和图5是本发明SONOS存储单元的编程方法的示意图；

图6是本发明SONOS存储单元的擦除方法的示意图；

图7和图8是本发明SONOS存储单元的读取方法的示意图。

具体实施方式

正如背景技术中所述，传统的N型SONOS存储器或者只能在一个ONO结构中存储一位数据，从而导致较低的存储密度；或者无法实现低电流编程而导致较大的编程功耗。

本发明SONOS存储器的所述SONOS存储单元包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；位于所述N阱内、在所述叠层结构两侧且进行P型掺杂的源极和漏极。

而在对上述SONOS存储单元进行编程操作时，在所述N阱施加第一偏置电压，在所述栅极上施加第一编程电压，在所述源极上施加第二编程电压，在所述漏极上施加第三编程电压，以实现对所述SONOS存储单元的编程操作；其中，所述第一偏置电压、第二编程电压、第三编程电压均小于所述第一编程电压。通过本发明的方法可以在实现低功耗编程的同时，在单个SONOS存储单元中写入两位数据，从而大大提高了本发明SONOS存储器的存储能力。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图2示出了本发明SONOS存储器中SONOS存储单元的剖面示意图。参考图2，所述SONOS存储单元包括：P型衬底100；位于所述P型衬底100内的N阱110；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层140、电荷捕获层150和顶部介质层160；位于所述顶部介质层160上的栅极170；位于所述N阱110内、在所述叠层结构两侧且进行P型掺杂的源极120和漏极130。

所述SONOS存储单元的源极120和漏极130分别对应连接不同的位线；栅极170对应连接字线。另外，所述SONOS存储单元中的电荷捕获层150的材料可以为氮化硅、二氧化铪或二氧化钛等电荷捕获材料中的一种，其不应限制本发明的保护范围。

图3示出了本发明SONOS存储器的俯视示意图。为了说明简单，图3中仅显示相邻的少数几个存储单元，但是本发明对此不做限制，在实际应用中，所述SONOS存储器包括的存储单元的数量较多。

图3所示的SONOS存储阵列中，斜线填充部分表示扩散层，虚线部分表示金属层，圆形部分表示接触孔。

结合参考图2和图3，位线BL0、BL2、BL4和BL6分别对应连接图2中所示SONOS存储单元的源极120，位线BL1、BL3、BL5和BL7分别对应连接图2中所示SONOS存储单元的漏极130；字线WL0~WL2连接图2中所示SONOS存储单元的栅极170。

SONOS存储器中的外围电路（图中未示出）分别对应连接所述字线WL0~WL2、所述位线BL0~BL7以及SONOS存储单元中的N阱110。具体地，所述外围电路与N阱可以通过接触孔进行连接，其为本领域技术人员所熟知，在此不再赘述。

所述外围电路用于提供各种操作电压以实现对SONOS存储单元的各种操作。具体地，所述外围电路可以包括编程电压提供单元、擦除电压提供单元和读取电压提供单元。

所述编程电压提供单元用于向SONOS存储单元的N阱提供第一偏置电压；向与SONOS存储单元的栅极相连的所述字线提供第一编程电压，向与SONOS存储单元的源极相连的位线提供第二编程电压，向与SONOS存储单元的漏极相连的位线提供第三编程电压。

所述擦除电压提供单元用于向与SONOS存储单元的栅极相连的字线提供负向擦除电压，向与SONOS存储单元的源极相连的位线、SONOS存储单元的漏极相连的位线以及SONOS存储单元的N阱提供相同的正向擦除电压。

所述读取电压提供单元用于向与SONOS存储单元的栅极相连的字线提供选通电压，向SONOS存储单元的N阱提供第二偏置电压，向与SONOS存储单元的源极相连的位线提供第一读取电压，向与SONOS存储单元的漏极相连的位线提供第二读取电压。

本发明技术方案提供了一种上述SONOS存储单元的操作方法。所述操作方法包括：在所述SONOS存储单元的N阱、栅极、源极和漏极施加操作电压。具体地，所述操作方法包括编程方法、擦除方法和读取方法中的至少一种。

以下再结合上述SONOS存储单元的结构对本发明SONOS存储单元的操作方法做进一步说明。

在对图2所示的SONOS存储单元进行编程操作时，在所述N阱110上施加第一偏置电压，在所述栅极170上施加第一编程电压，在所述源极120上施加第二编程电压，在所述漏极130上施加第三编程电压，以实现对所述SONOS存储单元的编程操作。其中，所述第一偏置电压、第二编程电压、第三编程电压均小于所述第一编程电压。

具体地，参考图4，在所述N阱110上施加的第一偏置电压以及在漏极130上施加的第三编程电压均为0V；在所述栅极170上施加的第一编程电压为正向编程电压Vpp；在所述源极120上施加的第二编程电压为负向编程电压Vnn。其中，所述正向编程电压Vpp为3V~6V；所述负向编程电压Vnn为-4V~-7V，并且所述正向编程电压Vpp与所述负向编程Vnn电压之间的电压差为9V~13V。

在具体实施例中，取所述正向编程电压Vpp为6V，所述负向编程电压Vnn为-6V。这时，源-衬（N阱）耗尽区内形成从N阱指向源极的横向电场，栅极170与源极120之间形成栅极指向源极的纵向电场。源极120与栅极170重叠部分下方的源端耗尽区内会因带对带隧穿效应产生空穴-电子对，电子e在横向电场的作用下加速向沟道端移动，某些电子在此过程中获得足够的能量，并在纵向电场的作用下穿过隧穿介质层140，被电荷捕获层150所捕获，从而最终存储于所述电荷捕获层150中靠近所述源极120的位置（如图4中所示的bit1）。至此，完成了对SONOS存储单元中靠近源极120部分的编程操作。

需要说明的是，在上述编程方法中，所述第一偏置电压（即施加在N阱上的0V电压）大于第二编程电压（负向编程电压Vnn），且等于第三编程电压（即施加在漏极130上的0V电压），但是其不应限制本发明的保护范围，在其他实施例中，还可以根据实际需要设置所述第一偏置电压和第三编程电压，例如，可以将第一偏置电压设置为大于第三编程电压以增加编程效率，同时，这种设置也增大了SONOS器件阈值电压的绝对值，有助于防止编程即将结束时因电子注入电荷捕获层150而导致SONOS器件源漏间的穿通效应。

再参考图5，在所述N阱110上施加的第一偏置电压以及在源极120上施加的第二编程电压均为0V；在所述栅极170上施加的第一编程电压为正向编程电压Vpp；在所述漏极130上施加的第三编程电压为负向编程电压Vnn。其中，所述正向编程电压Vpp为3V~6V；所述负向编程电压Vnn为-4V~-7V，并且所述正向编程电压Vpp与所述负向编程Vnn电压之间的电压差为9V~13V。

在具体实施例中，取所述正向编程电压Vpp为6V，所述负向编程电压Vnn为-6V。与图4所示的编程原理与类似，在图5所示的编程方法中，在栅极170与漏极130之间的纵向电场以及N阱110与漏极130之间的横向电场的共同作用下，所述漏极130耗尽区中产生的电子e将穿过隧穿介质层140，并被电荷捕获层150所捕获，从而最终存储于所述电荷捕获层150中靠近所述漏极130的位置（如图5中所示的bit2）。至此，完成了对SONOS存储单元中靠近漏极130部分的编程操作。

同样地，在图5所示的编程方法中，所述第一偏置电压大于第三编程电压（负向编程电压Vnn），且等于第二编程电压（即均为0V），但是其不应限制本发明的保护范围，在其他实施例中，还可以根据实际需要设置所述第一偏置电压和第二编程电压，例如，可以将第一偏置电压设置为大于第二编程电压以增加编程效率，同时，这种设置也增大了SONOS器件阈值电压的绝对值，有助于防止编程即将结束时因电子注入电荷捕获层150而导致SONOS器件源漏间的穿通效应。

图4~图5所示的编程方法中，采用带对带隧穿引起的热电子注入（Band toBand tunneling induced Hot Electron Injection，BTBTHE）效应来进行相应地编程操作。通过上述方法电子可以被定位注入到SONOS存储单元电荷捕获层150中靠近源极120或漏极130位置处狭窄的一段区域内，因而可以在SONOS存储单元中实现两位数据的存储，这样在同样尺寸的存储器中可以存储更多的数据，从而提高了存储器的存储容量。

在现有技术中施加的编程电压通常为10V左右，与该高压（10V）相适应地，需要在存储器中制作耐高压的器件，从而限制了存储器尺寸的缩小。而上述编程方法中，所述栅极170上施加的正向编程电压Vpp为3V~6V；源极120或漏极130上施加的负向编程电压Vnn为-4V~-7V，因此在本发明的SONOS存储器中不再需要制造高压器件，从而可以简化工艺流程，进一步减小存储器的尺寸。

另外，在上述编程方法中，所述SONOS存储单元在编程时源极120和漏极130之间的沟道始终处于关断状态，也就是说，所述源极120和漏极130之间的沟道中不会有电流通过，因此可以降低存储单元在编程操作时的功耗。

图6示出了本发明SONOS存储单元的擦除方法的示意图。参考图6，在所述栅极170上施加负向擦除电压Vn，在所述源极120、漏极130和N阱110上施加相同的正向擦除电压Vp，以实现对所述SONOS存储单元的擦除操作。具体地，所述正向擦除电压Vp为3V~7V，所述负向擦除电压Vn为-4V~-7V，并且所述正向擦除电压Vp与所述负向擦除电压Vn之间的电压差为9V~14V。

在具体例子中，所述正向擦除电压Vp为6V，所述负向擦除电压Vn为-6V，此时所述正向擦除电压Vp与所述负向擦除电压Vn之间的电压差为12V。这样，所述N阱110、源极120、漏极130上的电压相同，其与栅极170之间形成一强电场，在该强电场的作用下，原先存储于电荷捕获层150中的电子e将通过FN隧穿效应经由隧穿介质层140被拉出，此时，原先靠近源极120的bit1和靠近漏极130的bit2中的数据被全部擦除。

本发明还提供了一种SONOS存储单元的读取方法，包括：在所述栅极上施加选通电压，在所述N阱上施加第二偏置电压，在所述源极上施加第一读取电压，在所述漏极上施加第二读取电压，以实现对所述SONOS存储单元的读取操作。

读取操作时位线的选择与编程操作时位线的方向是相反的。具体地，参考图7，在所述栅极170上施加选通电压，在所述N阱110上施加第二偏置电压，在所述源极120上施加第一读取电压，其中，所述选通电压、第二偏置电压以及第一读取电压的电压值相同，均为Vcc，其电压值可以为1.6V~2V；在所述漏极上施加第二读取电压0V。在施加上述电压后，可以实现对SONOS存储单元中靠近源极120处的bit1的读取操作。

在进行读取操作时，读取结果取决于SONOS存储单元电荷捕获层中靠近源极或漏极位置是否存有捕获电荷。具体地，继续参考图7，当施加图7所示的各种电压之后，靠近源极120上方的电荷捕获层150中存有捕获电子时，SONOS器件的阈值电压的绝对值降低，成为一个导通状态的PMOS管,因而会在漏极130上读到一个较大的负电流，其绝对值大于预设的参考电流阈值，此时靠近源极120的bit1处数据为“0”；反之，若靠近源极120上方的电荷捕获层150中没有捕获电子时，SONOS器件的阈值电压的绝对值增加，成为一个关断状态的PMOS管，因而在漏极130上读到的电流将小于预设的参考电流阈值，此时靠近源极120的bit1处数据为“1”。

需要指出的是，此时无论SONOS存储单元靠近漏极130上方的电荷捕获层150中是否存有捕获电子都不会对漏极130读取电流造成很大的影响，因为捕获电子只分布在靠近漏极130附近狭窄的一段区域内，且读取操作时漏极130的耗尽区会贯穿这一狭窄的电荷捕获区域。

再参考图8，在所述栅极170和N阱110上施加选通电压，在所述源极120上施加第一读取电压0V，在所述漏极130上施加第二读取电压。其中，所述选通电压与第二读取电压的电压值相同，其均为Vcc，其电压值可以为1.6V~2V。在施加上述电压后，可以实现对靠近漏极130处的bit2的数据的读取。

图8所示的读取操作与图7所示的读取操作的原理相类似。具体地，当施加图8所示的各种电压之后，靠近漏极130上方的电荷捕获层150中存有捕获电子时，SONOS器件的阈值电压的绝对值降低，成为一个导通状态的PMOS管,因而会在所述源极120上读到一个较大的负电流，其绝对值大于预设的参考电流阈值，此时所述靠近漏极130的bit2处数据为“0”；反之，若靠近漏极130上方的电荷捕获层150中没有捕获电子时，SONOS器件的阈值电压的绝对值增加，成为一个关断状态的PMOS管，因而在源极120上读到的电流将小于预设的参考电流阈值，此时所述靠近漏极130的bit2处数据为“1”。同样，此时无论SONOS存储单元靠近源极120上方的电荷捕获层150中是否存有捕获电子都不会对源极读取电流造成很大的影响。

需要说明的是，以上关于对SONOS存储单元进行读取操作的各种电压的设置仅为举例说明，其不应限制本发明的保护范围，在其他实施例中，还可以对选通电压、第二偏置电压、第一读取电压以及第二读取电压进行适当设置。

图7~图8所示的读取方法中，施加在SONOS存储单元上的电压值较小，因此，在制造SONOS存储器时，就不再需要制造额外的高压器件，这样就可以简化工艺，减小存储器的尺寸。

另一方面，图7~图8所示的操作中，所述SONOS存储单元中源极120和漏极130之间的沟道始终处于关断状态，因此不会在其中形成电流，进而可以减小存储器读取时的功耗。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种SONOS存储单元，其特征在于，包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；以及位于所述N阱内、在所述叠层结构两侧且均为P型掺杂的源极和漏极。

2.一种权利要求1所述的SONOS存储单元的操作方法，其特征在于，包括：在所述SONOS存储单元的N阱、栅极、源极和漏极施加操作电压。

3.如权利要求2所述的SONOS存储单元的操作方法，其特征在于，所述操作方法包括编程方法，所述编程方法包括：在所述N阱施加第一偏置电压，在所述栅极上施加第一编程电压，在所述源极上施加第二编程电压，在所述漏极上施加第三编程电压；其中，所述第一偏置电压、第二编程电压、第三编程电压均小于所述第一编程电压。

4.如权利要求3所述的SONOS存储单元的操作方法，其特征在于，所述第一编程电压为正向编程电压，所述第二编程电压为负向编程电压，所述第三编程电压大于所述负向编程电压且小于或者等于第一偏置电压，以实现对SONOS存储单元中靠近源极部分的编程操作。

5.如权利要求4所述的SONOS存储单元的操作方法，其特征在于，所述正向编程电压为3V~6V，所述负向编程电压为-4V~-7V，并且所述正向编程电压与所述负向编程电压之间的电压差为9V~13V；所述第一偏置电压和所述第三编程电压均为0V。

6.如权利要求3所述的SONOS存储单元的操作方法，其特征在于，所述第一编程电压为正向编程电压，所述第三编程电压为负向编程电压，所述第二编程电压大于所述负向编程电压且小于或者等于第一偏置电压，以实现对SONOS存储单元中靠近漏极部分的编程操作。

7.如权利要求6所述的SONOS存储单元的操作方法，其特征在于，所述正向编程电压为3V~6V，所述负向编程电压为-4V~-7V，并且所述正向编程电压与所述负向编程电压之间的电压差为9V~13V；所述第二编程电压和第一集偏置电压均为0V。

8.如权利要求2所述的SONOS存储单元的操作方法，其特征在于，所述操作方法包括擦除方法，所述擦除方法包括：在所述栅极上施加负向擦除电压，在所述源极、漏极和N阱上施加相同的正向擦除电压。

9.如权利要求8所述的SONOS存储单元的操作方法，其特征在于，所述正向擦除电压为3V~7V，所述负向擦除电压为-4V~-7V，并且所述正向擦除电压与所述负向擦除电压之间的电压差为9V~14V。

10.如权利要求2所述的SONOS存储单元的操作方法，其特征在于，所述操作方法包括读取方法，所述读取方法包括：在所述栅极上施加选通电压，在所述N阱上施加第二偏置电压，在所述源极上施加第一读取电压，在所述漏极上施加第二读取电压。

11.如权利要求10所述的SONOS存储单元的操作方法，其特征在于，所述选通电压、第二偏置电压与第一读取电压均为正向读取电压且电压值相同，所述第二读取电压小于所述正向读取电压，以实现对SONOS存储单元中靠近源极部分的读取操作。

12.如权利要求11所述的SONOS存储单元的操作方法，其特征在于，所述正向读取电压为1.6V~2V；所述第二读取电压为0V。

13.如权利要求10所述的SONOS存储单元的操作方法，其特征在于，所述选通电压、第二偏置电压与第二读取电压均为正向读取电压且电压值相同，所述第一读取电压小于所述正向读取电压，以实现对SONOS存储单元中靠近漏极部分的读取操作。

14.如权利要求13所述的SONOS存储单元的操作方法，其特征在于，所述正向读取电压为1.6V~2V；所述第一读取电压为0V。

15.一种SONOS存储器，其特征在于，包括：由SONOS存储单元组成的存储阵列以及外围电路；所述SONOS存储单元包括：P型衬底；位于所述P型衬底内的N阱；位于所述N阱上的叠层结构，所述叠层结构由下至上依次包括隧穿介质层、电荷捕获层和顶部介质层；位于所述顶部介质层上的栅极；位于所述N阱内、在所述叠层结构两侧且均为P型掺杂的源极和漏极；所述SONOS存储单元的栅极与字线相连；所述SONOS存储单元的源极和漏极分别与不同的位线相连；所述外围电路分别与所述字线、位线以及SONOS存储单元的N阱相连，用于提供各种操作电压以实现对SONOS存储单元的各种操作。

16.如权利要求15所述的SONOS存储器，其特征在于，所述SONOS存储单元中的电荷捕获层为氮化硅、二氧化铪或二氧化钛的一种。

17.如权利要求15所述的SONOS存储器，其特征在于，所述外围电路包括：编程电压提供单元、擦除电压提供单元和读取电压提供单元；

所述编程电压提供单元用于向SONOS存储单元的N阱提供第一偏置电压；向与SONOS存储单元的栅极相连的所述字线提供第一编程电压，向与SONOS存储单元的源极相连的位线提供第二编程电压，向与SONOS存储单元的漏极相连的位线提供第三编程电压；

所述擦除电压提供单元用于向与SONOS存储单元的栅极相连的字线提供负向擦除电压，向与SONOS存储单元的源极相连的位线、SONOS存储单元的漏极相连的位线以及SONOS存储单元的N阱提供相同的正向擦除电压；

所述读取电压提供单元用于向与SONOS存储单元的栅极相连的字线提供选通电压，向SONOS存储单元的N阱提供第二偏置电压，向与SONOS存储单元的源极相连的位线提供第一读取电压，向与SONOS存储单元的漏极相连的位线提供第二读取电压。

Images