CN116665739B - 存储器、闪存的数据写入电路及方法 - Google Patents

存储器、闪存的数据写入电路及方法 Download PDF

Info

Publication number
CN116665739B
CN116665739B CN202310418497.8A CN202310418497A CN116665739B CN 116665739 B CN116665739 B CN 116665739B CN 202310418497 A CN202310418497 A CN 202310418497A CN 116665739 B CN116665739 B CN 116665739B
Authority
CN
China
Prior art keywords
data
memory
voltage
written
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310418497.8A
Other languages
English (en)
Other versions
CN116665739A (zh
Inventor
聂虹
孙英
赵梓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to CN202310418497.8A priority Critical patent/CN116665739B/zh
Publication of CN116665739A publication Critical patent/CN116665739A/zh
Application granted granted Critical
Publication of CN116665739B publication Critical patent/CN116665739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器、闪存的数据写入电路及方法，包括：模拟电压产生模块，为各模块提供所需的电压；源极电压选择模块，用于提供源极电压；阱电压选择模块，用于为待写入数据的存储单元的阱电极提供负压；字线选通模块，用于为待写入数据的存储单元的字线提供第一正压；位线选通模块，用于为待写入数据的存储单元的位线提供第二正压。本发明的存储器、闪存的数据写入电路及方法对阱电极施加负压，并基于二次电子倍增注入浮栅实现写操作，可有效减小成本及存储器面积、提高集成度。

Description

存储器、闪存的数据写入电路及方法
技术领域
本发明涉及存储领域，特别是涉及一种存储器、闪存的数据写入电路及方法。
背景技术
小存储单元尺寸(Cell Size)、高性能(Performance)以及低功耗(PowerConsumption)一直是存储器业者持续追求的目标。越来越小的尺寸让每片晶圆可以生产更多的die，高性能才能符合高速运算的需求，低耗电才能改善行动装置电池充电频率及数据中心系统散热的问题。对于嵌入式系统，存储器的成本和尺寸是需要考虑的重要因素，因此，如何降低存储器的尺寸一直是存储器行业亟待解决的问题。
传统NOR FLASH采用热电子注入的方式执行写操作，但是，热电子注入方式存在有效沟道长度极限，因此，NOR FLASH存储器面积一直无法缩减。此外，执行写操作时需要给NOR FLASH的施加高压，高压需要通过多级电荷泵产生，或者需要提供较大容量的输出电容，这些都会造成存储器外围电路面积大，进而导致NOR FLASH存储器面积无法缩减。所以需要寻求一种新型的数据写入方法，以进一步减小存储器面积。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储器、闪存的数据写入电路及方法，用于解决现有技术中存储器面积无法进一步缩小的问题。
为实现上述目的及其他相关目的，本发明提供一种闪存的数据写入电路，所述闪存的数据写入电路至少包括：
存储阵列，模拟电压产生模块，源极电压选择模块，阱电压选择模块，字线选通模块及位线选通模块；
所述模拟电压产生模块连接所述源极电压选择模块、所述阱电压选择模块、所述字线选通模块及所述位线选通模块的输入端，为各模块提供所需的电压；
所述源极电压选择模块连接所述存储阵列的源线，用于为待写入数据的存储单元的源极提供源极电压；
所述阱电压选择模块连接所述存储阵列的阱电极，用于为所述待写入数据的存储单元的阱电极提供负压；
所述字线选通模块连接所述存储阵列的各字线，用于为所述待写入数据的存储单元的字线提供第一正压；
所述位线选通模块连接所述存储阵列的各位线，用于为所述待写入数据的存储单元的位线提供第二正压。
可选地，所述负压设置为-0.5V～-3V。
可选地，所述第一正压设置为5V～10V。
可选地，所述第二正压设置为2.5V～4V。
更可选地，所述存储阵列为NOR FLASH存储阵列。
为实现上述目的及其他相关目的，本发明还提供一种存储器，所述存储器至少包括上述闪存的数据写入电路。
为实现上述目的及其他相关目的，本发明还提供一种闪存的数据写入方法，所述闪存的数据写入方法至少包括：
将待写入数据的存储单元的源极接地，分别在所述待写入数据的存储单元的阱电极、位线和字线上施加预设时长的电压，以选通所述待写入数据的存储单元并写入数据；
其中，所述待写入数据的存储单元的阱电极上施加负压，位线上施加第一正压，字线上施加第二正压，所述第一正压大于所述第二正压。
可选地，所述预设时长设置为不小于0.5us。
可选地，所述负压设置为-0.5V～-3V。
可选地，所述第一正压设置为5V～10V。
可选地，所述第二正压设置为2.5V～4V。
更可选地，所述待写入数据的存储单元为NOR FLASH存储单元。
如上所述，本发明的存储器、闪存的数据写入电路及方法，具有以下有益效果：
1、本发明的存储器、闪存的数据写入电路及方法对阱电极施加负压，进而减小存储单元的字线电压和位线电压，以此，减小模拟电压产生模块的复杂度和面积，达到减小成本、提高集成度的目的。
2、本发明的存储器、闪存的数据写入电路及方法基于二次电子倍增注入浮栅实现写操作，能有效提高编程效率，降低功耗，缩小有效沟道长度，进一步减小成本、提高集成度。
附图说明
图1显示为本发明的闪存的数据写入电路的结构示意图。
图2显示为本发明的闪存的数据写入方法的流程示意图。
元件标号说明
1 闪存的数据写入电路
10 存储阵列
11 模拟电压产生模块
12 源极电压选择模块
13 阱电压选择模块
14 字线选通模块
15 位线选通模块
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种闪存的数据写入电路1，所述闪存的数据写入电路1包括：
存储阵列10，模拟电压产生模块11，源极电压选择模块12，阱电压选择模块13，字线选通模块14及位线选通模块15。
如图1所示，所述存储阵列10由m+1行n+1列存储单元构成；其中，m、n为大于等于0的自然数。
具体地，在本示例中，所述存储阵列10为NOR FLASH存储阵列，包括(m+1)*(n+1)个NOR FLASH存储单元；在实际使用中，任意适用于本发明的存储单元均适用，不以本实施例为限。
具体地，在本实施例中，同一行各存储单元的栅极连接同一字线，各字线从上至下依次定义为WL<0>、WL<1>…WL<m-1>、WL<m>；同一列各存储单元的漏极连接同一位线，各列线从左到右依次定义为BL<0>、BL<1>…BL<n-1>、BL<n>；相邻两列存储单元的源极连接同一源线，各源线连接同一源极电压CS，在实际使用中，各列存储单元的源线可独立设置，不以本实施例为限。
如图1所示，所述模拟电压产生模块11连接所述源极电压选择模块12、所述阱电压选择模块13、所述字线选通模块14及所述位线选通模块15的输入端，为各模块提供所需的电压。
具体地，作为示例，所述模拟电压产生模块11包括输入电压源及电荷泵，所述电荷泵基于存储单元的编程需要产生相应的电压信号，当编程需要提供的电压值较大时，所述电荷泵需要通过多级级联的方式将输出电压泵到更高电位，相应地，所述模拟电压产生模块11的电路结构变得复杂，且占用面积大；反之，当编程需要提供的电压值较小时所述模拟电压产生模块11的电路结构变得简单，占用面积小。作为另一示例，所述模拟电压产生模块11为直流电压转换单元，当编程需要提供的电压值较大时，所述直流电压转换单元的输出电容的容量也需增大(相应电容体积也会增大)；反之，所述模拟电压产生模块11的体积小。
如图1所示，所述源极电压选择模块12连接所述存储阵列10的源线，用于为待写入数据的存储单元的源极提供源极电压CS。
具体地，所述源极电压选择模块12从所述模拟电压产生模块11中获取源极电压CS，并提供给所述存储阵列10。在本实施例中，各存储单元的源极电压为0V；各列存储单元的源极电压也可单独设置，此时，所述待写入数据的存储单元的源极可浮空设置；在实际使用中，各存储单元的源极电压可根据需要设定为任意值，能实现数据写入即可。
如图1所示，所述阱电压选择模块13连接所述存储阵列10的阱电极，用于为待写入数据的存储单元的阱电极提供负压。
具体地，所述阱电压选择模块13从所述模拟电压产生模块11中获取阱电压，并提供给所述存储阵列10；其中，所述待写入数据的存储单元的阱电极电压为负压，所述负压包括但不限于-0.1V、-0.3V、-1V、-1.5V、-2V、-2.5V、-3.5V、-4V、-5V，在本示例中，所述负压设置为-0.5V～-3V。同样，为了避免所述负压的电压绝对值过大，导致所述模拟电压产生模块11结构复杂，尺寸大，在本实施例中，将所述负压的最小值设定为-6V；在实际使用中，可根据需要设定。
如图1所示，所述字线选通模块14连接所述存储阵列10的各字线，用于为所述待写入数据的存储单元的字线提供第一正压V1。
具体地，所述字线选通模块14从所述模拟电压产生模块11中获取各字线的字线电压，其中，为所述待写入数据的存储单元提供的字线电压为第一正压V1，在本发明中，由于所述待写入数据的存储单元的阱电极电压为负压，因此，可减小所述第一正压V1，进而缩小所述模拟电压产生模块11的尺寸。所述第一正压V1包括但不限于4.5V、5V、5.5V、5.7V、6V、6.3V、6.5V、6.8V、7V、7.5V、8V、8.5V、9V、9.5V、10V、10.5V、11V、11.5V、12V，在本实施例中，所述第一正压V1设置为5V～10V。
需要说明的是，待写入数据的存储单元的阱电极一般设置为0V，而本发明中所述待写入数据的存储单元的阱电极电压为负压，对于相同参数的存储结构，在栅极和阱电极之间的电压差相同的情况下，本发明的第一电压V1小于阱电压为0V时对应的栅极电压，因此，所述第一电压V1的值不限，小于阱电压为0V时对应的栅极电压即可，不以本实施例为限。
如图1所示，所述位线选通模块15连接所述存储阵列10的各位线，用于为所述待写入数据的存储单元的位线提供第二正压V2。
具体地，所述位线选通模块15从所述模拟电压产生模块11中获取位线电压，其中，所述待写入数据的存储单元的位线电压为第二正压V2；同样，由于所述待写入数据的存储单元的阱电极电压为负压，因此，可减小所述第二正压V2，进而缩小所述模拟电压产生模块11的尺寸。所述第二正压V2包括但不限于2V、2.5V、2.7V、3V、3.2V、3.5V、4V、4.5V，在本实例中，所述第二正压V2设置为2.5V～4V。在实际使用中，所述第二正压V2小于所述第一正压V1，可根据需要设置。同样地，对于相同参数的存储结构，在栅极和阱电极之间的电压差相同的情况下，本发明的第二电压V2小于阱电压为0V时对应的漏极电压，因此，所述第二电压V1的值小于阱电压为0V时对应的漏极电压即可，不以本实施例为限。
本发明还提供一种存储器，所述存储器至少包括所述闪存的数据写入电路1，可有效缩减所述存储器的芯片面积，达到降低生产成本的良好效果。
如图2所示，本发明还提供一种闪存的数据写入方法，在本实施例中，所述闪存的数据写入方法基于所述闪存的数据写入电路1实现，在实际使用中，任意能实现本方法的结构均适用。所述闪存的数据写入方法包括：
将待写入数据的存储单元的源极接地，分别在所述待写入数据的存储单元的阱电极、位线和字线上施加预设时长的电压，以选通所述待写入数据的存储单元并写入数据；
其中，所述待写入数据的存储单元的阱电极上施加负压，位线上施加第一正压V1，字线上施加第二正压V2，所述第一正压V1大于所述第二正压V2。
具体地，基于所述闪存的数据写入电路1对数据写入方法进行说明，包括以下步骤：
步骤S1)在所述模拟电压产生模块11中产生编程所需的负压、第一正压V1及第二正压V2，在本示例中，所述负压设置为-0.5V～-3V，所述第一正压V1设置为5V～10V，所述第二正压V2设置为2.5V～4V；在实际使用中，所述负压、所述第一正压V1及所述第二正压V2的设置范围参见上文，不以本实施例为限。
步骤S2)所述第一正压V1经过所述字线选通模块14传至被选中的字线，所述第二正压V2经过所述位线选通模块15传至被选中的位线。
步骤S3)所述存储阵列10中的源线经过所述源极电压选择模块12接地。
步骤S4)所述存储阵列10中的P阱经过所述阱电压选择模块13接所述负压。
步骤S5)所述第一正压V1、所述第二正压V2及所述负压同时加压，持续时长至少0.5us，包括但不限于1us、1.5us、2us、2.5us、3us，能完成数据写入即可。
步骤S6)存储单元按照如上所述给予对应电压值和持续电压时间，即可进行“写”操作，选通下一存储单元，重复执行上述步骤，依次对各存储单元进行数据写入。
需要说明的是，步骤S2)～步骤S4)不存在绝对的先后顺序，可调整先后顺序，也可同时进行，不以本实施例为限。
本发明基于二次电子倍增注入浮栅实现“写”操作，所述待写入数据的存储单元中产生源极与漏极之间的横向电场，进而产生电子空穴对，并形成一次电子向漏极移动；一次电子碰撞漏区的侧壁使空穴向下做加速度运动并撞击所述待写入数据的存储单元的衬底，产生二次电子，二次电子在栅极与衬底之间的纵向电场作用下进一步撞击电子空穴对产生更多的二次电子，两次撞击产生的二次电子叠加后注入所述待写入数据的存储单元的浮栅中，完成数据写入。
本发明的存储器、闪存的数据写入电路及方法为闪存的数据写入操作提供了有效便捷的操作条件支持，本发明可有效减小存储单元的字线电压和位线电压，进而减小提供字线电压和位线电压的模拟电压产生模块的复杂度和面积，可有效减小成本、提高集成度。同时，本发明的数据写入方法基于二次电子倍增注入浮栅实现，最终电子在垂直方向的电场中以垂直的方式进入浮栅，能有效提高编程效率，降低功耗，缩小有效沟道长度，进一步减小成本、提高集成度。
综上所述，本发明提供一种存储器、闪存的数据写入电路及方法，包括：存储阵列，模拟电压产生模块，源极电压选择模块，阱电压选择模块，字线选通模块及位线选通模块；所述模拟电压产生模块连接所述源极电压选择模块、所述阱电压选择模块、所述字线选通模块及所述位线选通模块的输入端，为各模块提供所需的电压；所述源极电压选择模块连接所述存储阵列的源线，用于提供源极电压；所述阱电压选择模块连接所述存储阵列的阱电极，用于为待写入数据的存储单元的阱电极提供负压；所述字线选通模块连接所述存储阵列的各字线，用于为所述待写入数据的存储单元的字线提供第一正压；所述位线选通模块连接所述存储阵列的各位线，用于为所述待写入数据的存储单元的位线提供第二正压。本发明的存储器、闪存的数据写入电路及方法对阱电极施加负压，并基于二次电子倍增注入浮栅实现写操作，可有效减小成本及存储器面积、提高集成度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种闪存的数据写入电路，其特征在于，所述闪存的数据写入电路至少包括：
存储阵列，模拟电压产生模块，源极电压选择模块，阱电压选择模块，字线选通模块及位线选通模块；
所述模拟电压产生模块连接所述源极电压选择模块、所述阱电压选择模块、所述字线选通模块及所述位线选通模块的输入端，为各模块提供所需的电压；
所述源极电压选择模块连接所述存储阵列的源线，用于为待写入数据的存储单元的源极提供源极电压；其中，所述源极电压为0V或浮空设置；
所述阱电压选择模块连接所述存储阵列的阱电极，用于为所述待写入数据的存储单元的阱电极提供负压；
所述字线选通模块连接所述存储阵列的各字线，用于为所述待写入数据的存储单元的字线提供第一正压；其中，所述第一正压设置为4.5V～6.8V；
所述位线选通模块连接所述存储阵列的各位线，用于为所述待写入数据的存储单元的位线提供第二正压；其中，所述第二正压设置为2V～3.5V。
2.根据权利要求1所述的闪存的数据写入电路，其特征在于：所述负压设置为-0.5V～-3V。
3.根据权利要求1或2所述的闪存的数据写入电路，其特征在于：所述存储阵列为NORFLASH存储阵列。
4.一种存储器，其特征在于，所述存储器至少包括如权利要求1-3任意一项所述的闪存的数据写入电路。
5.一种闪存的数据写入方法，基于如权利要求1-3任意一项所述的闪存的数据写入电路实现，其特征在于，所述闪存的数据写入方法至少包括：
将待写入数据的存储单元的源极接地或浮空，分别在所述待写入数据的存储单元的阱电极、位线和字线上施加预设时长的电压，以选通所述待写入数据的存储单元并写入数据；
其中，所述待写入数据的存储单元的阱电极上施加负压，字线上施加第一正压，位线上施加第二正压，所述第一正压大于所述第二正压。
6.根据权利要求5所述的闪存的数据写入方法，其特征在于：所述预设时长设置为不小于0.5us。
7.根据权利要求5所述的闪存的数据写入方法，其特征在于：所述负压设置为-0.5V～-3V。
8.根据权利要求5-7任意一项所述的闪存的数据写入方法，其特征在于：所述待写入数据的存储单元为NOR FLASH存储单元。
CN202310418497.8A 2023-04-18 2023-04-18 存储器、闪存的数据写入电路及方法 Active CN116665739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310418497.8A CN116665739B (zh) 2023-04-18 2023-04-18 存储器、闪存的数据写入电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310418497.8A CN116665739B (zh) 2023-04-18 2023-04-18 存储器、闪存的数据写入电路及方法

Publications (2)

Publication Number Publication Date
CN116665739A CN116665739A (zh) 2023-08-29
CN116665739B true CN116665739B (zh) 2024-03-29

Family

ID=87721394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310418497.8A Active CN116665739B (zh) 2023-04-18 2023-04-18 存储器、闪存的数据写入电路及方法

Country Status (1)

Country Link
CN (1) CN116665739B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742541A (en) * 1995-03-24 1998-04-21 Sharp Kabushiki Kaisha Writing method for nonvolatile semiconductor memory with soft-write repair for over-erased cells
CN1509477A (zh) * 2001-05-18 2004-06-30 �Ƚ�΢װ�ù�˾ 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置
CN102709291A (zh) * 2012-05-22 2012-10-03 上海宏力半导体制造有限公司 Sonos存储单元及其操作方法、sonos存储器
CN106935261A (zh) * 2015-12-29 2017-07-07 北京兆易创新科技股份有限公司 一种存储单元的编程方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626864B2 (en) * 2006-04-26 2009-12-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays
US8218369B2 (en) * 2010-01-25 2012-07-10 Yield Microelectronics Corp. Non-volatile memory low voltage and high speed erasure method
CN112201291B (zh) * 2020-09-11 2021-08-17 中天弘宇集成电路有限责任公司 Nor闪存电路及数据写入方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742541A (en) * 1995-03-24 1998-04-21 Sharp Kabushiki Kaisha Writing method for nonvolatile semiconductor memory with soft-write repair for over-erased cells
CN1509477A (zh) * 2001-05-18 2004-06-30 �Ƚ�΢װ�ù�˾ 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置
CN102709291A (zh) * 2012-05-22 2012-10-03 上海宏力半导体制造有限公司 Sonos存储单元及其操作方法、sonos存储器
CN106935261A (zh) * 2015-12-29 2017-07-07 北京兆易创新科技股份有限公司 一种存储单元的编程方法

Also Published As

Publication number Publication date
CN116665739A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US11568223B2 (en) Neural network circuit
US10163928B2 (en) Memory having memory cell string and coupling components
CN102290981B (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
CN111523658A (zh) 双位存储单元及其在存内计算的电路结构
CN112201291B (zh) Nor闪存电路及数据写入方法
CN113346739B (zh) 电荷泵电路系统、三维存储器及三维存储器系统
US20230078036A1 (en) Erasing memory
JP2003249088A (ja) チャージポンプ回路
US11309026B2 (en) Convolution operation method based on NOR flash array
US10404161B2 (en) Methods and apparatus for generation of voltages
CN116665739B (zh) 存储器、闪存的数据写入电路及方法
CN110601528B (zh) 电荷泵及存储设备
CN103177758A (zh) 半导体存储装置
CN114005477B (zh) 一种高可靠共浮栅型Flash存内计算器件及阵列结构
JPH01282796A (ja) 不揮発性半導体記憶装置
US20200160892A1 (en) Voltage generation circuits
JP6838193B1 (ja) Ｎａｎｄ型フラッシュメモリのプログラミング方法
CN111243648A (zh) 闪存单元、闪存模块以及闪存芯片
CN100390901C (zh) 铁电动态随机存储器单管单元阵列的编程方法
KR102274846B1 (ko) 3d nand 플래시 메모리 프로그래밍 방법
Tsurumi et al. 0.6 V operation, 16% faster set/reset ReRAM boost converter with adaptive buffer voltage for ReRAM and NAND flash hybrid solid-state drives
CN112753073B (zh) 用于nand存储器操作的架构和方法
US20240153552A1 (en) Memory array for compute-in-memory and the operating method thereof
US10672469B1 (en) In-memory convolution for machine learning
CN106024799A (zh) 闪存单元及其编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant