CN100390901C - 铁电动态随机存储器单管单元阵列的编程方法 - Google Patents

Abstract

本发明提供一种铁电动态随机存储器单管单元阵列的编程方法，属于半导体集成电路设计和制造技术领域。该方法在对选中单元进行编程操作的过程中，对非选中单元的字线、位线和源线都施加禁止编程电压，使实现单管单元阵列结构可加的编程电压的范围进一步增大，从而获得更大的存储窗口，对铁电材料本身来说也更容易实现。

Description

铁电动态随机存储器单管单元阵列的编程方法

技术领域

本发明属于半导体集成电路设计和制造技术领域，涉及铁电材料制备及新型半导体存储器制造技术和方法，尤其是一种铁电动态随机存储器单管单元阵列的编程方法。

背景技术

铁电场效应晶体管(FE-FET)具有高速、低功耗、高集成度、非易失性等优点，因此自从被提出以来就得到广大的关注，作为实现非易失性存储器的一项很有发展前景的技术。但是，经过研究，由于铁电材料自身的反极化场和栅极泄漏电荷的存在，它的保持时间不能达到非易失性存储器的要求。为了克服这个问题，耶鲁大学的T.P.Ma等人提出了用铁电场效应晶体管实现动态随机存储器，利用动态随机存储器中的刷新电路来保持存储单元的内容。铁电动态随机存储器(FEDRAM)是非破坏性读出，具有很多传统的DRAM中所没有的优点。因为铁电场效应晶体管存储单元具有很长的保持时间，因此能够容忍更长的刷新间隔时间，可有效降低刷新频率，提高读写工作的效率，同时对刷新电路的要求也降低了；而且FEDRAM中不需要用传统的DRAM中所必需的电容来存储信息，具有很高的集成度。与传统的DRAM相比，不带电容的存储单元有利于按比例缩小的进一步实现，而且铁电动态随机存储器的编程速度主要由铁电材料的开关速度决定，它可以非常快，而传统的动态随机存储器的速度却被存储电容的充放电时间所限制。另外，铁电动态随机存储器中因为取消了存储电容，降低了对刷新电路的要求，电路的功耗也随之降低了。

图1是耶鲁大学提出的用单管单元组成的FEDRAM的一个简单的2×2阵列结构，此结构用一个铁电场效应晶体管代替了一般的动态随机存储器中的场效应晶体管和电容，并且对刷新电路的要求大大降低，因此速度更快，集成度更高，功耗更低。此简单阵列共包含四个存储单元，每条字线连接同一行两个栅极，每条位线连接同一列的两个漏极，每条源线连接同一列两个源极。如果是一个m×n阵列，则每条位线连接同一列的m个漏端，每条源线连接同一列的m个源端，每条字线连接同一行的n个栅极。

在对铁电动态随机存储器单管单元阵列进行编程的过程中，为了更好的区分存‘1’单元和存‘0’单元，应使铁电场效应晶体管的转移特性曲线中的滞回窗口，也叫做存储窗口(Memory Window)尽可能大，由于存储窗口的大小于随着编程电压的增大而增大，在编程时应尽量使铁电材料达到饱和极化，以获得最大的存储窗口。也就是编程电压应尽量大于使铁电场效应晶体管达到饱和极化时的电压。传统的编程方法是在栅极上加编程电压，这样对其他同字线的非选中单元都会产生影响，如何克服在对选中单元进行编程的过程中对非选中单元造成的干扰是实现铁电动态随机存储器的关键。在目前关于单管单元阵列抗干扰的研究中，耶鲁大学提出了在栅极、漏极和源极各加1/2或-1/2的编程电压，图2是按照耶鲁大学提出的工作模式进行编程时各端所施加的编程电压的情况。假设对某个存储单元进行写‘1’操作时需要栅与源/漏端之间的电压差达到+Vpp，而对单元进行写‘0’操作时则需要栅与源/漏端之间的电压差达到-Vpp。从中可以看出，如果要使1/2的编程电压对其他非选中单元的影响可以忽略，就需要编程电压小于2倍的矫顽电压，才能使单管单元阵列正常工作。但是在目前所制备的铁电材料中，大多都只能满足饱和极化电压为矫顽电压的五倍或以上，这使得编程电压远远小于使铁电材料达到饱和极化的电压，缩小了铁电晶体管的存储窗口，即使阵列能够正常进行编程操作，由于存储窗口很小，将容易导致存储器在工作过程中出现误操作。因此，寻找更好的工作模式和制备更高质量的铁电材料是目前实现铁电动态随机存储器的研究方向。

发明内容

本发明的目的是提供一种铁电动态随机存储器单管单元阵列的编程方法，可以使实现单管单元阵列结构所需的编程电压的范围进一步增大，相应的可以获得更大的存储窗口，并且对铁电材料本身的限制降低了。

一种铁电动态随机存储器单管单元阵列的编程方法，其步骤包括：

(1)在对选中单元进行编程操作时，对选中单元的字线、位线和源线施加电压，使字线与位线的电压差达到1倍的编程电压或-1倍的编程电压、同时也相应的使字线与源线之间的电压差达到1倍的编程电压或-1倍的编程电压；

(2)对非选中单元的字线、位线和源线施加禁止编程电压，该禁止编程电压的值选用-1/6编程电压-+1/6编程电压之间。

对选中单元写‘1’时，在字线1A上加1/2编程电压的脉冲电压，位线1B和源线1C上加-1/2编程电压的脉冲电压，非选中的字线都接-1/6编程电压的脉冲电压，非选中的位线和源线都接1/6编程电压的脉冲电压。

对选中单元写‘0’时，在字线1A上加-1/2编程电压的脉冲电压，位线1B和源线1C上加1/2编程电压的脉冲电压，非选中的字线都接1/6编程电压的脉冲电压，非选中的位线和源线都接-1/6编程电压的脉冲电压。

从上面的编程操作中可以看出，要使单管单元阵列能够实现，则须满足编程电压Vpp小于三倍的矫顽电压。相对于耶鲁大学提出的编程电压小于两倍的矫顽电压，此编程电压的范围扩大了，相应地也可以得到更大的存储窗口，更有利于单管单元阵列的实现。

对铁电材料本身来说，要使单管单元阵列结构能正常工作，同时又有足够大的存储窗口，若采用耶鲁大学所提出的工作模式，则须尽量满足饱和极化电压小于两倍的矫顽电压，而若采用上面所提出的编程工作模式，则只需尽量满足饱和极化电压小于三倍的矫顽电压，此实现条件对铁电材料来说更容易满足。

本发明和现有技术的应用比较：

利用Hspice来模拟图1所示的阵列结构，比较耶鲁大学提出的工作模式与此发明提出的工作模式的应用范围，从中可以看出采用此发明提出的工作模式更有利于单管单元阵列结构的实现，同时对铁电材料自身的限制也降低。

假设矫顽电压Vc为2V，饱和极化电压Vs为5V。栅极读出电压取为1.5V，读出时漏源电压取为1V，编程电压取为5.4V。假设初始时所有单元都存‘0’，再对Cell1进行写‘1’操作，观察在对Cell1进行编程操作的过程中对其他非选中单元造成的干扰。

1)采用耶鲁大学提出的工作模式：在字线、位线和源线上都施加1/2或-1/2的编程电压。先对所有单元进行写‘0’操作，即在字线1A和2A上施加-1/2的编程电压，也就是-2.7V，在位线1B、2B和源线1C、2C上都施加1/2的编程电压也就是2.7V。然后再对Cell1进行写‘1’操作，即在字线1A上施加2.7V的工作电压，在位线1B和源线1C上施加-2.7V的工作电压，最后再读出。图4是按此操作模拟的结果，从输出特性可以看到，在对Cell1进行编程操作的过程中，Cell2和Cell3的存储内容都改变了，即在此工作模式下单管单元阵列不能正常工作。

2)采用提出的工作模式：除了在字线、位线和源线上都施加1/2或-1/2的编程电压外，在非选中的字线、位线和源线都加入禁止编程电压。同样先对所有的单元进行写‘0’操作，即在字线1A和2A上施加-2.7V的工作电压，在位线1B、2B和源线1C、2C上都施加2.7V的工作电压。然后再对Cell1进行写‘1’操作，即在字线1A上施加2.7V的工作电压，在位线1B和源线1C上施加-2.7V的工作电压，同时加入禁止编程电压，即在字线2A上施加-1/6的编程电压，也就是-0.9V，在位线2B和源线2C上施加1/6的编程电压，也就是0.9V，最后再读出。图5是按此操作模拟的结果，从输出特性可以看到，在对Cell1进行编程操作的过程中，Cell2、Cell3和Cell4的存储内容都保持不变，即在此工作模式下单管单元阵列可以正常工作。

通过上面的比较可以看出，采用新提出的工作模式，可以使实现单管单元阵列的条件进一步扩大。在目前已提出的工作模式下不能正常工作的阵列结构，采用此新提出的模式仍可以正常工作。

附图说明

下面结合附图，对本发明做出详细描述。

图1为单管单元组成的FEDRAM的一个简单的2×2阵列结构

图2是按照耶鲁大学提出的工作模式进行编程时各端所施加的编程电压的情况。图(a)为对Cell1进行写‘1’操作时各端所施加的编程电压的大小，图(b)为对Cell1进行写‘0’操作时各端所施加的编程电压的大小。

图3是按照此发明提出的工作模式进行编程时各端所施加的编程电压的情况。图(a)为对Cell1进行写‘1’操作时各端所施加的编程电压的大小，图(b)为对Cell1进行写‘0’操作时各端所施加的编程电压的大小。

图4为用等效电路模型对2×2阵列结构进行的模拟结果，采用耶鲁大学所提出的工作模式。图(a)为位线1B上的电流随时间的变化，在12～14μs之间读出的是Cell1的电流，在16～18μs之间读出的是Cell3的电流。图(b)为位线2B上的电流随时间的变化，在12～14μs之间读出的是Cell2的电流，在16～18μs之间读出的是Cell4的电流。从中可以看出当编程电压大于两倍的矫顽电压时，对Cell1进行编程的时候对Ce112和Cell3都造成了干扰。

图5为用等效电路模型对2×2阵列结构进行的模拟结果，采用此发明提出的工作模式。图(a)为位线1B上的电流随时间的变化，在12～14μs之间读出的是Cell1的电流，在16～18μs之间读出的是Cell3的电流。图(b)为位线2B上的电流随时间的变化，在12～14μs之间读出的是Cell2的电流，在16～18μs之间读出的是Cell4的电流。从中可以看出当编程电压小于三倍的矫顽电压时，对选中单元进行编程操作的过程中对非选中单元的影响可以忽略。

具体实施方式

本发明在对选中单元进行编程操作的过程中，对非选中单元的字线、位线和源线都施加禁止编程电压，使实现单管单元阵列结构可加的编程电压的范围进一步增大，从而获得更大的存储窗口，对铁电材料本身来说也更容易实现。

实现铁电动态随机存储器的单管单元阵列结构的编程工作模式，其操作如下：

1)写‘1’

假设Cell1为选中单元，在字线1A上加1/2Vpp的脉冲电压，位线1B和源线1C上加-1/2Vpp的脉冲电压，非选中的字线都接-1/6Vpp的脉冲电压，非选中的位线和源线都接1/6Vpp的脉冲电压，如图3(a)所示。这样就能保证对选中的单元栅极和漏/源之间有Vpp的电压降，同时对所有非选中单元的影响达到最小，即栅极与漏/源之间的电压差达到最小值+1/3Vpp或-1/3Vpp。

2)写‘0’

同样假设Cell1为选中单元，在字线1A上加-1/2Vpp的脉冲电压，位线1B和源线1C上加1/2Vpp的脉冲电压，非选中的字线都接1/6Vpp的脉冲电压，非选中的位线和源线都接-1/6Vpp的脉冲电压，如图3(b)所示。这样就能保证对选中的单元栅极和漏/源之间有-Vpp的电压降，同时对所有非选中单元的影响达到最小，即栅极与漏/源之间的电压差达到最小值-1/3Vpp或+1/3Vpp。

上述是对于本发明铁电动态随机存储器单管单元阵列的编程方法最佳实施例的详细描述，但是很显然，本发明技术领域的研究人员可以根据上述的步骤作出形式和内容方面非实质性的改变而不偏离本发明所实质保护的范围，因此，本发明不局限于上述具体的形式和细节。

Claims (3)

1.一种铁电动态随机存储器单管单元阵列的编程方法，其步骤包括：

(1)在对选中单元进行编程操作时，对选中单元的字线、位线和源线施加电压，使字线与位线的电压差达到1倍的编程电压或-1倍的编程电压、同时也相应的使字线与源线之间的电压差达到1倍的编程电压或-1倍的编程电压；

(2)对非选中单元的字线、位线和源线施加禁止编程电压，该禁止编程电压的值选用-1/6编程电压-+1/6编程电压之间。

2.如权利要求1所述的铁电动态随机存储器单管单元阵列的编程方法，其特征在于：对选中单元进行写‘1’时，在字线1A上加1/2编程电压的脉冲电压，位线1B和源线1C上加-1/2编程电压的脉冲电压，非选中的字线都接-1/6编程电压的脉冲电压，非选中的位线和源线都接1/6编程电压的脉冲电压。

3.如权利要求1所述的铁电动态随机存储器单管单元阵列的编程方法，其特征在于：对选中单元进行写‘0’时，在字线1A上加-1/2编程电压的脉冲电压，位线1B和源线1C上加1/2编程电压的脉冲电压，非选中的字线都接1/6编程电压的脉冲电压，非选中的位线和源线都接-1/6编程电压的脉冲电压。

Images