CN103026415A - 基于自主存储器位阵列的铁电存储器 - Google Patents
基于自主存储器位阵列的铁电存储器 Download PDFInfo
- Publication number
- CN103026415A CN103026415A CN201180035995XA CN201180035995A CN103026415A CN 103026415 A CN103026415 A CN 103026415A CN 201180035995X A CN201180035995X A CN 201180035995XA CN 201180035995 A CN201180035995 A CN 201180035995A CN 103026415 A CN103026415 A CN 103026415A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- bit line
- switch
- storer
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
在此披露了一种具有在第一和第二位线之间连接的多个铁电存储器单元的存储器。一个读取电路也连接在该第一和第二位线之间。一个选字电路选择这些铁电存储器单元之一,并在该第一位线上生成一个电位,该电位表示存储在该多个铁电存储器单元中所选择一个铁电存储器单元上的值。每个铁电存储器单元包括一个铁电电容器和一个可变阻抗元件,该可变阻抗元件在第一和第二开关端子之间具有由在控制端子上的信号确定的阻抗。该铁电电容器被连接在该控制端子和该第一开关端子之间。第一和第二栅极响应于选择了该铁电存储器单元的选字电路而将该铁电存储器单元连接到这些位线上。
Description
发明背景
基于半导体的非易失性存储器在数据存储和作为转盘存储器的替代物的方面是有用的。已发现基于闪存EEPROM单元的存储器越来越多地用在计算机和消费者装置例如照相机、mp3播放器和PDA中。闪存EEPROM存储器的成本已降低到这种存储器正在计算机中用作磁盘驱动器的替代物的程度。因为半导体磁盘驱动器需要显著较低的功率、防震、并且典型地比在膝上计算机系统中利用的常规磁盘驱动器更快,所以半导体磁盘驱动器是对膝上计算机特别有吸引力的。
然而,这些存储器具有很多缺点。第一,这些存储器的成本仍然在数量级上大于具有相同容量的常规磁盘驱动器。在一类存储器中,在每个存储器单元中存储一个位。存储器单元包括EEPROM单元和将EEPROM连接到接收信号的位线的栅极,该信号表示在EEPROM中的晶体管中的栅极上所存储的电荷量。以非破坏性的方式读出该单元;然而,读取单元内容所需要的时间大大多于读取常规半导体存储器所需要的时间。为克服缓慢阅读时间,并行读取大量单元。实际上,类似于在常规旋转存储器上的磁道,存储器的单元被立即读取。与每条“磁道”相关联的存储器单元位于被组织为多个行和列的存储器中相同行的单元上。由于寻址行的时间大大小于在旋转存储器的读头下定位扇区所需要的时间,因此这些半导体存储器具有极小的寻道时间。不幸地,写入存储器单元所需要的时间将数据可以写入存储器的速率限于比常规高速磁盘驱动器的写入时间显著更长的时间。
第二,在存储器故障之前能够在每个单元上执行的写循环的数目显著小于常规磁盘驱动器。为克服该问题,复杂存储算法用来确保写入不集中在任意特定群的单元。
第三,提供具有与最快的常规磁盘驱动器一样良好或更优的写入时间的半导体磁盘驱动器的成本将驱动器的成本进一步提高到一个驱动器可能比一个常规个人计算机系统花费更多的程度。在膝上计算机的情况下,功率考虑要求在膝上计算机中所使用的常规驱动器显著慢于在工作站中所使用的高速驱动器。因此,速度的增加和降低功耗考虑使得半导体驱动器是对膝上计算机有吸引力的。
最终,闪存存储器限于不容易适应其中存在高能x射线或其他高能辐射的环境的硅制造体制。因此,这些存储器在这种高辐射环境是中无用的。
铁电存储器是基于闪存的存储器的替代物,并且具有解决上述问题中的许多的可能性。在一类常规铁电存储器中,数据在每个存储器单元中以一个或多个电容器的其余极化强度存储。写入存储器单元的时间大大快于写入闪存单元的时间,并因此,避免在闪存单元中与缓慢写入时间相关联的问题。另外,存储器单元会经受比基于闪存的存储器单元多得多的写循环,并且由于将电容器去极化比更改闪存存储器的浮动栅上的电荷需要多得多的瞬断,因此可以在抗辐射的制造系统中构造该存储器单元。
最简单的铁电存储器具有一个铁电电容器和用于将该电容器连接到位线的一个栅极晶体管。通过跨电容器施加电压并感测释放到位线上的电荷量来读取存储器。如果存储器位在一状态中,则极化倒转并且电荷释放到位线上。在其他状态中,极化保持相同,并且小得多的电荷在位线上出现。在大型存储器中,以行和列的矩形阵列组织单元。在列中的所有单元中都连接到位线,该位线在检测询问该列中的单元时所释放的电荷的电路中终止。该设计将感测放大器放置在距铁电电容器的显著距离,并需要该铁电电容器驱动在位线中固有的显著电容。由于当铁电电容器状态中的电介质倒转时释放的电荷量是巨大的,因此位线电路提出了挑战。此外,如果单元在其中极化倒转的状态中,则读出操作损坏数据;因此,每当读取单元时必须重写存储器单元的内容,这使位线电路进一步复杂化。
可以通过使用其中在每个存储器单元中提供有源电路的存储器设计来避免与这些简单存储器单元相关联的问题中的许多。局部电路提供减轻与经由位线隔一段距离读取小电荷信号相关联的问题的有源增益与电荷电压转换。另外,存储器单元中铁电电容器的重写由局部电路提供,并因此显著减轻由简单的一个电容器、一个晶体管存储器单元所提出的定时问题。一类有源存储器单元被配置为锁存器。不幸地,实施常规铁电锁存存储器单元所需要的硅面积比实施上述一个电容器、一个晶体管单元所需要的硅面积大得多。例如,常规的基于锁存器的铁电存储器单元需要至少两个铁电电容器和六个晶体管。
发明概述
本发明包括一种具有在第一和第二位线之间连接的多个铁电存储器单元的存储器。一个读取电路也在该第一和第二位线之间连接。一个选字电路选择该铁电存储器单元之一,并在该第一位线上生成电位,该电位表示存储在该多个铁电存储器单元中的该已选择一个铁电存储器单元上的值。每个铁电存储器单元包括特征在于第一和第二极化状态的一个铁电电容器,以及一个可变阻抗元件,该可变阻抗元件在第一和第二开关端子之间具有由在控制端子上的信号确定的阻抗。该铁电电容器在该控制端子和该第一开关端子之间连接。一个第一栅极响应于该选字电路选择该铁电存储器单元而将该第一开关端子连接到该位线;一个第二栅极响应于该选字电路选择该铁电存储器单元而将该控制端子连接到该第二位线。
在本发明的一个方面中,该读取电路包括在电力端子和该第一位线之间,或在电力端子和该第一开关端子之间连接的一个导电负载。在本发明的另一方面中,该导电负载在其中该已选择铁电存储器单元连接到该第一和第二位线的时期期间及时变化。
在本发明的另一方面中,该读取电路包括一个反馈元件,如果该极化状态响应于正在连接到该第一位线从该第一状态而切换到该第二状态,则该反馈电路将该极化状态复位到该第一极化状态。在本发明的另一方面中,该反馈电路包括一个开关,该开关响应于在该第一位线上的电位而将该第二位线连接到电力端子,或将电力端子连接到该控制端子。
在本发明的更进一步方面中,一个电荷电压转换器连接到该第二位线。
在本发明的另一方面中,该存储器包括一个写入电路,该写入电路接收数据信号并将由该数据信号确定的预定电位连接到表示该数据信号的该第一和第二位线。
附图简要说明
图1A是自主存储器电路的示意图。
图1B展示了当图1A中所示出的存储器电路加电时在该存储器电路中的电位。
图2是自主存储器电路的另一实施方案的示意图。
图3是利用反馈路径构造的非易失性锁存器的框图。
图4是利用FET的非易失性锁存器的一个实施方案的示意图。
图5展示了从在图4中所示出类型的多个锁存器单元构造的一个存储器的一列。
图6展示了根据本发明的另一实施方案的一个存储器的一列。
图7是根据本发明的一个实施方案的存储器的更一般化的实施方案。
图8和9展示了在每个存储器单元和反馈电路中将铁电继电器用于开关的本发明的实施方案。
本发明优选实施方案的详细描述
可以参见在共同待决申请US12/480,645中描述的新颖铁电锁存器设计更容易地理解本发明提供其优点的方式,该申请通过引用结合在此。锁存器从自主存储器电路和反馈环路构造。首先参见图1A,该图是自主存储器电路的示意图。自主存储器电路20包括铁电电容器21和具有电流致动控制输入端25的开关23。导电负载22在电源轨和开关23之间连接。
铁电电容器21具有可以通过跨铁电电容器21施加电压来切换的剩余极化强度。即,在缺少跨电容器的电压的情况下,该电容器的电介质被电气地极化。该电介质具有对应于正在向上或向下极化的电介质的两个状态。如果电压跨铁电电容器施加,则在该铁电电容器中产生了电场。如果场方向与剩余极化强度的方向相同,则小电流在连接铁电电容器的两块极板的电路中流动。另一方面,如果已施加电场在与剩余极化强度相反的方向上,则剩余极化强度将改变方向以便符合新的场方向,并且大电流将在外部电路中流动。可以通过调整铁电电容器的组成、面积和厚度来调整电流和电流在其流动的电压的量值。
当电流进入控制输入端25时,开关23从高阻抗状态改变成低阻抗状态。在电路20中,假设输入线到开关23的电位独立于开关的状态保持在接地或接近接地。为简化以下讨论,将假设电源轨是正极的,并且当跨铁电电容器21的极板施加正轨电位时设定“向上”剩余极化强度状态。然而,可以利用其中输入端指代电力并且输出端指代接地的其他实施方案。
第一,假设铁电电容器21以向上状态极化。当电力接通时,开关23初始地在关断状态中;因此,在节点26的电位将提高到V。因此,施加到铁电电容器21的场将也在向上方向上,并且铁电电容器21将不倒转状态。因此,极小电流将流入开关23的输入端,开关23将保持断开连接,并且自主存储器电路20的输出端将迅速达到V的电位。
接下来,假设铁电电容器21以向下状态极化。当电力接通时,跨铁电电容器21的已施加电场将与铁电电容器21的剩余极化强度的方向相反,并且铁电电容器21将倒转状态以便匹配已施加电场。在此情况下,大得多的电流将流入开关23的控制输入端,并且开关23将进入导电状态。节点26升降至小于V的中间状态。具体电位将取决于开关的详情。该中间状态将保持直到铁电电容器21结束切换到其向上状态。在这点上将不再有电荷流出铁电电容器21,并且开关23将再次进入非导电状态。因此,在节点26上的电位将回增到V。
因此,在电力接通之后,自主存储器电路20将在铁电电容器21切换状态所需要的时期具有取决于铁电电容器21的极化状态的暂时输出。如果当电力接通并且不切换时铁电电容器21向上,则输出端将几乎立即达到高。如果当电力接通并且切换时铁电电容器21向下,则输出端将在暂时时期达到由电压Vs表征的中间状态并然后将达到高。在该暂时时期之后,输出端将一直为高,并且铁电电容器21将在向上极化状态。
现在参见图1B,该图展示了在铁电电容器21在向上和向下状态的情况下自主存储器电路20加电时,在电源轨和在图1A中所示出的节点26上的电位作为时间的函数。如果当电路20加电时铁电电容器21在向下状态,则在节点26上的电位与电源轨电位一起初始地增加,直到在节点26的电位达到导致铁电电容器21开始改变极化状态的值。当铁电电容器21开始倒转极化时,释放导致开关23开始导电的电荷。如果开关23开始过多地导电,则在节点26上的电位开始下降并且铁电电容器21停止切换。如果开关23不足够导电,则在节点26上的电位更快升高,导致铁电电容器21更快切换,强制更多电流流入开关23的控制输入端,提高其电导率。因此,电路与节点26的定位一起以慢速的升高稳定在具体中间值。这样,开关23的电导率的改变限制在节点26的电压升高,直到铁电电容器21的状态的改变完成。在这点上,没有进一步的电荷将从铁电电容器21释放,并因此,开关23将再次变得非导电。在铁电电容器21的转换期间的电位将在以下讨论中称为“支架电压”Vs。在节点26的电位的具体形状将通常取决于具体的开关实现方式。
再次参见图1B,并且特定地参见虚曲线,在电源轨和在图1A中所示出的节点26上的电位示作当自主存储器电路40在铁电电容器21在向上状态的情况下加电时的时间的函数。由于铁电电容器21不在加电时接通,因此极小电流流入开关23的控制输入端,并且开关23不再导电。在节点26上的电位立即升高到在电源轨45上的电压。
现在参见图2,该图是自主存储器电路的另一实施方案的示意图。因为开关33在电压信号上而不是在电流信号上切换,并且已添加电容器34以便提供电荷到电流转换,所以自主存储器电路30不同于自主存储器电路20。如果当施加电力时铁电电容器21在向上状态,则因为极少电流由电容器34接收,因此铁电电容器21将保持在向上状态,并且开关33将不变得导电。
如果当施加电力时铁电电容器21在向下状态,则铁电电容器21将开始随着电力增加倒转其极化。极化的改变导致在电容器34上释放并存储的电荷,由此将在输入端的电位上升到开关33。如果正确挑选电容器34,则在线路25上电位的提高将足以导致开关33导电,由此降低在节点26上的电位。只要铁电电容器21正在改变状态,则节点26将保持在接地和V之间的中间电位。一旦铁电电容器21完全改变状态,则将没有额外电荷在电容器34上存储。在电容器34上的电荷然后将以由在开关33中的漏泄电流确定的速率漏泄。在这点上,开关33将再次变得非导电,并且节点26将升高到V。因此,自主存储器电路30以类似于以上讨论的自主存储器电路20的方式表现。即,在加电期间,可以监控输出信号以便确定加电之前铁电电容器21的状态。在加电已完成之后,输出将变高,并且铁电电容器21将在向上状态。
上述自主存储器电路可以与反馈路径组合以便构造非易失性锁存器。现在参见图3,该图是利用这种反馈路径的非易失性锁存器70的框图。当自主存储器电路加电时,在锁存器70中的反馈电路77测量在节点76和电源轨78之间的电位差。如果跨负载71的电位差大于预定阈值,则反馈电路77在线路75上生成信号,该信号导致开关73进入导电状态,并且铁电电容器72设定成向下状态。由于开关73接通,用于反馈电路77的控制输入端永久保持接通并且电路锁存。
现在参见图4,该图是利用FET的非易失性锁存器80的一个实施方案的示意图。晶体管82在锁存器80中充当导电负载。在加电期间,在晶体管81的栅极上的电位将是V或Vs,其中Vs是在铁电电容器84正在改变极化状态的时间期间在节点87上存在的已降低电压。如果电位是V,则晶体管81完全地停留在OFF,并因此晶体管81提供高阻抗。在此情况下,晶体管81不再转为ON,并且晶体管83停留在OFF。OUTPUT升高,并且铁电电容器84保持预编程在UP状态。
如果Vs在节点87生成,则晶体管81在漏极和栅极之间受到将晶体管81接通的负电位,并因此如果支架电压在节点87生成,则晶体管81提供非常低的阻抗。如果晶体管81接通、晶体管83接通,则将节点86拉到V并将节点87拉到接地,并因此向铁电电容器84施加所有V,以便将铁电电容器84切换回到DOWN状态。可以在通过拉动节点87到接地以便接通电阻器81来向锁存器80供电,或在通过拉动节点86到接地以便断开晶体管81来向锁存器80供电时将锁存器80预编程。
通过设计电路因此在支架电压Vs和V之间的差大于晶体管81的阈值电压,符合以上所描述的阈值标准。电荷电压转换功能由电容器85提供。
在图4中所示出的基础锁存器可以用来构造存储器阵列。现在参见图5,该图展示了从在图4中所示出的类型的多个锁存器单元构造的一个存储器90的一列。存储器90被组织为多个行和列的锁存器单元。在任意给定列中的所有锁存器单元都由栅极连接到两个垂直连接器95和96。例如,栅极94将锁存器91连接到导体95,该导体95将在以下讨论中称为位线。栅极89将锁存器91连接到导体96,该导体96将在以下讨论中称为W’。由在行选择线上的信号控制在任意给定行中所有锁存器的栅极。对应于锁存器91-93的行选择线分别在97-99示出。通过在位线上施加数据值并在W’上施加相反值来写入锁存器。在已选择锁存器中存储的数据是在位线上可用的。
因为存储器90仅需要每位5个晶体管和一个铁电电容器,所以存储器90是优于基于锁存器阵列的常规铁电存储器的实现方式。存储器90还需要每位一个感测电容器。为符合以上参见图4所讨论的设计标准,在每个锁存器中执行电荷电压转换的感测电容器85的大小典型地显著大于存储数据的电容器84,并因此该电容器需要显著的面积。因此,其中在每个存储器单元中不需要电容器85的实施方案是有利的。
再次参见图4。需要显著较少晶体管和用于感测电容器的空间的本发明的实施方案基于仅在为读取和写入选择锁存器时需要提供导电负载的晶体管82、在数据的编程和读取期间提供反馈回路的晶体管81、以及电容器85的观察。因此,这些部件可以移出单独锁存器,并由一列中所有锁存器共享。
现在参见图6,该图展示了根据本发明的另一实施方案的一个存储器100的一列。尽管仅示出该存储器的一列,但应理解存储器100具有多个这种列。存储器100从多个存储器单元例如在行和列的矩形阵列中排列的存储器单元101和102构造。示例性存储器单元在101和102示出。在一列中的每个存储器单元连接到位线例如位线107和W’,例如W’线106,该位线和W’线提供和以上参见存储器90所描述的功能类似的功能。在给定一行中的每个存储器单元连接到用来选择该行的存储器单元以便读取和写入的行选择线。示范性行选择线在108和109示出。
在每列中的存储器单元共享包括反馈晶体管103和负载晶体管104的读写电路105。如以上所提到,仅在读写操作期间访问存储器单元时需要这些晶体管。相似地,电容器119的形式的共享电荷电压转换器在每个列中连接到W’线。通过向写入电路111提供数据、启用写选择线118、以及通过为所希望单元激活行选择线以选择该单元来写入存储器单元。相似地,当激活行选择线时,在已选择存储器单元中的数据在与存储器单元位于其中的列对应的位线上出现。
应注意每个存储器单元仅需要三个晶体管和一个铁电电容器。因此,存储器100在所需要的晶体管的数目和铁电电容器的数目上提供优于常规铁电锁存存储器的显著改进。
为缩短在写循环之间的时间,可以跨电容器119提供放电开关113。开关113在数据已成功写入之后闭合。在缺少开关119的情况下,放电时间由在线路116上到接地的漏泄电阻确定。如果列并因此W’足够长,则感测电容器119可以本质上作为W’线106的寄生电容被合并。
上述实施方案将FET用作开关、栅极、反馈电路和负载;然而,还可以构造基于其他元件的实施方案。现在参见图7,该图是根据本发明的一个实施方案的存储器的更一般化的实施方案。存储器120包括组织为多个行和列的存储器单元的多个存储器单元121。为简化该图,在图中仅示出了一列。在一列中的每个存储器单元连接到提供和以上参见在图6中所示出的实施方案描述的功能类似的功能的位线122和W’线123。
每个存储器单元由栅极124和125连接到该存储器单元位于其中的列相关联的位线和W’,该栅极124和125由在连接到给定行上每个存储器单元的行选择线126上的信号置于导电状态或非导电状态。当栅极124和125在处于导电状态的已选择存储器单元时,在该存储器单元中的铁电电容器127在位线122和W’线123之间连接。当栅极124和125不在导电状态时,铁电电容器127从位线122和W’线123隔离。每个存储器单元还包括开关128,该开关128响应于当铁电电容器127的极化状态改变时在铁电电容器127的极板之间移动的电荷而在铁电电容器127的一个端子和接地之间提供可变阻抗。
每个列包括含有在列中已选择单元的读写期间所需要的反馈电路131、负载132和电荷电压转换器133的读写电路130。这些部件由每个列中的各种存储器单元共享。每个列还包括将有待写入已选择存储器单元的值连接到位线122上,并将该值的补数写入到W’线123上的写入电路140。
在图7中所示出的实施方案中,假设在128示出的开关是电压控制开关。然而,还可以构造其中这些开关是电流控制的实施方案。应注意如果开关128是代替电压控制开关的电流控制开关,则不需要电荷电压转换器133。
由于在一列中的所有单元共享列部件,因此与在电荷电压转换器中所使用的电容器的大小有关的问题显著地减轻。由于没有剩余极化强度的铁电性电介质具有高得多的介电常数,因此还可以通过使用带有这种铁电性电介质的电容器来减小电容器的大小。另外,可以利用使用有源部件设定电荷电压相关输出电压的电荷电压转换器的其他形式。例如,在晶体管栅极上的小电容器可以提供这种转换。另外,可以利用齐纳二极管或常规二极管堆栈。
导电负载可以是恒定电流源或电阻负载、或当开关128经栅极125连接到位线时导致在位线122上的电压作为开关128的阻抗的函数而变化的任意其他元件。在最简单的情况下,负载132的阻抗是固定的。负载132可以是恒定电流源,或实施为固定电阻器或表现固定电阻负载的其他装置的电阻负载。
在其他实施方案中,负载132的阻抗可以在读/写循环期间变化。考虑读循环的情况。在位线上的输出电压将与在电源轨134上的电压或较低电压Vs基本相同。在后一种情况下,Vs将在与铁电电容器127极化到完全状态改变所需要的时间对应的时间间隔存在。该时间由取决于负载132的阻抗的RC时间常数支配。负载132的阻抗还确定必须由连接到位线122的输出电路135感测到的V和Vs之间的差。增加负载132的阻抗导致V和Vs之间更大的差。另外,增加负载132的阻抗导致Vs在更长时期存在。结果,如果阻抗增加,则用于读写的循环时间增加。因此,如果负载132的阻抗在读/写循环期间是恒定的,则在感测放大器135的复杂度和读出循环时间存在折衷。
然而,如果负载132的阻抗在读循环期间变化,则可以在基本上不增加读循环时间的情况下实现V和Vs的更大差的优点。在这种实施方案中,负载132的阻抗初始地设定成高值以便增加V和Vs之间的差。在感测放大器135足以在位线122上捕捉数据的时期之后,如果开关128断开则负载132的阻抗减小,或如果开关128接通则负载132的阻抗增加,以便允许读循环完成并且正确的数据值锁存回到铁电电容器127。
负载132的阻抗还可以在读写循环之间变化。当数据正在写入存储器单元时,将铁电电容器127编程所需要的电力由写入电路140供应。因此,负载132的阻抗应设定成高值以便在写循环期间将铁电电容器127从电力总线134隔离,或设定成低值以便将写操作加速或一旦已建立锁存器状态则提供低输出阻抗。
在电阻元件的情况下,导电负载132的示例性实施方案包括固定电阻器、晶体管、铁电场效应晶体管、多个电阻器、以及用于响应于负载控制电路而选择该电阻器之一的开关。在电流源的情况下,可以用晶体管或提供固定或可控电流的任意电路实施负载132。然而,由于每像素列存在一个这种电路,因此在芯片上需要较小面积的电路是优选的。
可以用在第一和第二端子之间提供作为控制端子上电位的函数而变化的阻抗的任意元件或多个元件的排列实施开关128。开关128的示例性实施方案包括双极的和场效应的晶体管、铁电场效应晶体管、继电器或从多个这些元件构造的电路。铁电FET是本领域已知的,并因此将不在这里详细讨论。对于这些装置的更详细描述,将读者引导到美国专利5,070,385。铁电FET可以在与铁电电容器127相同的制造系统中制造,允许它们以降低的成本同时制造。还应注意铁电装置不需要结晶衬底例如硅晶圆。可以在可以经受制造温度的任意衬底上制造该装置,并因此可以在非结晶衬底上制造整个电路,这充分降低制造成本。由于在许多存储器中大小是重要因素,因此基于单个装置的开关在这些存储器中是优选的。
可以用当位线122上的电位降至Vs时将W’线123连接到电源轨134的任意电路实施反馈电路131。反馈电路131的示例性实施方案包括双极的和场效应的晶体管、铁电场效应晶体管、继电器或从多个这些元件构造的电路。
各种控制功能例如行选择和读/写控制信号例如负载控制信号由控制器137响应于由存储器120外部的来源提供的控制信号来实施。所实施的具体功能取决于电路部件的选择。为简化该图,已省略在控制器137和从控制器137接收控制信号的部件中的许多之间的连接。
应注意的是,图7中所示的实施方案还可以用来提供一种存储器,在这种存储器中这些位不是通过去除反馈电路131来锁存的。在这种存储器中,数据的重写在分离操作中完成。在这种存储器中,自主位全部设定成预定状态。然后通过更改用相反存储器状态存储值的位的状态来将数据写入该位。可以然后读出数据一次,这将存储器恢复到已擦写状态。该配置在通信节点或传感器系统中保持一次数据中是有用的。
应注意可以通过与正在读出的数据并行执行锁存功能来减少存储器循环时间。一旦感测放大器135已做出在V和Vs之间的区别以便确定有待输出的状态,则由元件132和133实施的锁存功能可以与读出并行完成。
在一个实施方案中,读出循环如下执行。第一,为所讨论的行将栅极124和125置于导电状态。然后将电力施加到线路134,并且数据由反馈电路131锁存。感测放大器135然后检测位线122上的电压。感测放大器135然后输出读取数据。为减少没有选择的电容器的状态的错误,应在将位线接地之前将栅极124和125断开,同时感测放大器135正在输出数据。。
应注意还可以实施其中在感测放大器135检测位线122的状态之后执行锁存操作的实施方案,以便进一步减少循环时间。
如以上所提到,开关和反馈电路可以实施为继电器。现在参见图8和9,该图展示了在每个存储器单元和反馈电路中将铁电继电器用于开关的本发明的实施方案。存储器150在操作上相似于存储器120。为简化该图,向提供与存储器120中元件相同功能的这些元件给予相同数字标识。存储器150使用铁电继电器151实施在图7中所示出的反馈电路131。铁电继电器158也用来实施在图7中所示出的开关128。还应注意铁电继电器还可以用来实施栅极124和125。
铁电继电器在本领域中众所周知,并因此这里将不详细讨论这些继电器。为了本讨论,在图8中示出了示例性铁电继电器;然而,可以在本发明中利用这种继电器的许多其他实施方案。在图9中所示出的铁电继电器160从夹在两个电极162和163之间的铁电材料161的层构成。为了该实例,将假设电极162不能响应于层161的长度改变来显著改变其长度,并因此,当层161长度改变时,电极162弯曲从而使得触点164根据层161是否长度增加或减少向电极165或远离电极165移动。层161极化,从而使得由于层161的长度响应于所施加电场变短因此在电极162和163之间施加电位时,触点164将接触电极165。在电极之间没有施加电位时,触点164和电极165之间的接触被破坏。
本发明的上述实施方案利用了每列存储器单元一个读/写电路。然而,还可以构造其中读/写电路由所有列共享的实施方案。由于在单元中有源地驱动位线,并且定时不是关键的,因此可以为所有单元利用单个读/写电路。在这种实施方案中,在每个列中的位线和W’线在将一个列同时选择性地连接到读/写电路的旁通栅极上终止。这种实施方案需要显著较小的芯片和显著较少的电力。
已提供了本发明的上述概述和本发明的实施方案以展示本发明的各种方面。然而,应当理解的是,不同具体实施方案中展示的本发明的不同方面可以进行组合以提供本发明的其他实施方案。另外,本发明的各种修改形式将从前述描述和附图中变得明显。因此,不应当仅通过以下权利要求的范围来限制本发明。
Claims (15)
1.一种存储器,包括:
第一和第二位线;以及
多个铁电存储器单元,所述多个铁电存储器单元连接在所述第一和第二位线之间;
一个选字电路,所述选字电路选择所述铁电存储器单元之一,
一个读取电路,所述读取电路在所述第一位线上生成一个电位,所述电位表示存储在所述多个铁电存储器单元中的所述已选择一个铁电存储器单元上的一个值,
每个铁电存储器单元包括;
一个铁电电容器,其特征为第一和第二极化状态;
一个可变阻抗元件,所述可变阻抗元件具有在第一和第二开关端子之间的一种阻抗,所述阻抗由在一个控制端子上的一种信号来确定,所述铁电电容器被连接在所述控制端子和所述第一开关端子之间;
一个第一栅极,所述第一栅极响应于所述选字电路对该铁电存储器单元进行的选择而将所述第一开关端子连接到所述位线上;以及
一个第二栅极,所述第二栅极响应于所述选字电路对该铁电存储器单元进行的选择而将所述控制端子连接到所述第二位线上。
2.如权利要求1所述的存储器,其中所述读取电路包括一个导电负载,所述导电负载被连接在一个电力端子与所述第一位线之间。
3.如权利要求1所述的存储器,其中所述读取电路包括连接在一个电力端子和所述第一开关端子之间的一个导电负载。
4.如权利要求2所述的存储器,其中所述导电负载在一段时间的过程中随时间而变化,在该段时间中所述已选择的铁电存储器单元被连接到所述第一和第二位线上。
5.如权利要求1所述的存储器,其中所述读取电路进一步包括一个反馈元件,如果所述极化状态响应于被连接到所述第一位线上而从所述第一状态切换到所述第二状态,则所述反馈元件将所述极化状态复位到所述第一极化状态。
6.如权利要求5所述的存储器,其中所述反馈电路包括一个开关,所述开关响应于在所述第一位线上的一个电位而将所述第二位线连接到一个电力端子上。
7.如权利要求5所述的存储器,其中所述反馈电路包括一个开关,所述开关将一个电力端子连接到所述控制端子上。
8.如权利要求1所述的存储器,进一步包括连接到所述第二位线的一个电荷电压转换器。
9.如权利要求8所述的存储器,其中所述电荷电压转换器包括一个电容器,所述电容器具有一种铁电性电介质。
10.如权利要求1所述的存储器,进一步包括一个写入电路,所述写入电路接收一个数据信号并将由所述数据信号确定的多种预定电位连接到所述第一和第二位线上。
11.如权利要求1所述的存储器,其中在所述这些铁电存储器单元之一中的所述开关包括一个双极晶体管、一个场效应晶体管、一个铁电场效应晶体管、一个继电器、或由多个此类元件构造的多种电路。
12.一种用于从存储器读取数据的方法,所述存储器包括可逆地可连接到第一和第二位线上的多个铁电存储器单元,每个铁电存储器单元包括:
一个铁电电容器,其特征为第一和第二极化状态;
一个可变阻抗元件,所述可变阻抗元件具有在第一和第二开关端子之间的一种阻抗,所述阻抗由在一个控制端子上的一种信号来确定,所述铁电电容器被连接在所述控制端子与所述第一开关端子之间;
一个第一栅极,所述第一栅极响应于所述选字电路对该铁电存储器单元进行的选择而将所述第一开关端子连接到所述位线上;以及
一个第二栅极,所述第二栅极响应于所述选字电路对该铁电存储器单元进行的选择而将所述控制端子连接到所述第二位线上,所述方法包括以下步骤:
(a)将所述铁电存储器单元之一连接在第一与第二位线之间,同时使其余的铁电存储器单元从所述第一和第二位线上断开连接;
(b)在所述铁电存储器单元已被连接到所述第一和第二位线上之后将电力施加到所述已连接铁电存储器单元上;
(c)通过在所述位线之一上测量一个信号来感测所述铁电存储器单元的一种状态;
(d)在一个输出线上输出一种表示所述状态的信号;
(e)将所述铁电电容器单元从所述这些位线上断开连接;并且
(f)从所述这些位线去除电力。
13.如权利要求12所述的方法,其中步骤(e)和(f)是与步骤(d)并行执行的。
14.如权利要求12所述的方法,其中当所述铁电电容器被连接到所述位线上时所述铁电电容器是出于一种第一状态,并且其中所述方法进一步包括以下步骤:(d1)在从所述这些位线上去除电力之前导致在所述已连接铁电存储器单元中的所述铁电电容器被复位到第一状态。
15.如权利要求14所述的方法,其中步骤(d1)、(e)、和(f)是与步骤(d)并行执行的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/797,539 US8310856B2 (en) | 2010-06-09 | 2010-06-09 | Ferroelectric memories based on arrays of autonomous memory bits |
US12/797,539 | 2010-06-09 | ||
PCT/US2011/039677 WO2011156525A2 (en) | 2010-06-09 | 2011-06-08 | Ferroelectric memories based on arrays of autonomous memory bits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103026415A true CN103026415A (zh) | 2013-04-03 |
CN103026415B CN103026415B (zh) | 2016-01-27 |
Family
ID=45096116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180035995.XA Active CN103026415B (zh) | 2010-06-09 | 2011-06-08 | 基于自主存储器位阵列的铁电存储器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8310856B2 (zh) |
CN (1) | CN103026415B (zh) |
WO (1) | WO2011156525A2 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716539A (zh) * | 2014-09-26 | 2017-05-24 | 拉迪安特技术公司 | 利用铁电电容器的cmos模拟存储器 |
CN109074838A (zh) * | 2016-03-11 | 2018-12-21 | 美光科技公司 | 具有存储组件隔离的存储器单元感测 |
CN110277117A (zh) * | 2018-03-13 | 2019-09-24 | 美光科技公司 | 用于控制铁电存储器单元中的抹除数据的设备及方法 |
CN110277118A (zh) * | 2018-03-16 | 2019-09-24 | 美光科技公司 | 用于消除存储器单元变化的技术及装置 |
CN110326049A (zh) * | 2016-10-28 | 2019-10-11 | 美国Aucmos科技股份有限公司 | 不带有板线的铁电存储器单元 |
CN112074906A (zh) * | 2018-04-23 | 2020-12-11 | Arm有限公司 | 用于操作存储器位单元的方法、系统和装置 |
CN113241104A (zh) * | 2021-05-31 | 2021-08-10 | 无锡拍字节科技有限公司 | 一种可连续写入的铁电存储器及其写入方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8565000B2 (en) * | 2010-06-11 | 2013-10-22 | Radiant Technologies, Inc. | Variable impedance circuit controlled by a ferroelectric capacitor |
JP5646743B2 (ja) * | 2010-06-11 | 2014-12-24 | レイディアント テクノロジーズ,インコーポレイテッドRadianttechnologies,Inc. | 強誘電体キャパシタによって制御される可変インピーダンス回路 |
US9269416B2 (en) * | 2010-11-30 | 2016-02-23 | Radiant Technologies, Inc. | Non-volatile counter utilizing a ferroelectric capacitor |
KR20150029015A (ko) * | 2012-07-06 | 2015-03-17 | 래디언트 테크놀러지즈, 인코포레이티드 | 전력 중단의 기간에 걸쳐 로직 기능들을 구현하는 내장형 비휘발성 메모리 회로 |
US9792973B2 (en) | 2016-03-18 | 2017-10-17 | Micron Technology, Inc. | Ferroelectric memory cell sensing |
US11127449B2 (en) | 2018-04-25 | 2021-09-21 | Micron Technology, Inc. | Sensing a memory cell |
US11437402B2 (en) * | 2020-04-21 | 2022-09-06 | Ferroelectric Memory Gmbh | Memory cell circuit, memory cell arrangement, and methods thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353380A (ja) * | 1999-04-07 | 2000-12-19 | Nec Corp | 強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法 |
CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
CN1806294A (zh) * | 2003-06-09 | 2006-07-19 | 株式会社东芝 | 铁电存储器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995026570A1 (fr) | 1994-03-29 | 1995-10-05 | Olympus Optical Co., Ltd. | Dispositif a memoire ferro-electrique |
KR19990016845A (ko) | 1997-08-20 | 1999-03-15 | 윤종용 | 강유전체 반도체 메모리 장치 |
US5898609A (en) | 1998-05-29 | 1999-04-27 | Samsung Electronics Co., Ltd. | Ferroelectric memory having circuit for discharging pyroelectric charges |
JP2000090674A (ja) | 1998-09-11 | 2000-03-31 | Toshiba Corp | 半導体記憶装置並びにその書き込み方法及び読み出し方法 |
US6744087B2 (en) * | 2002-09-27 | 2004-06-01 | International Business Machines Corporation | Non-volatile memory using ferroelectric gate field-effect transistors |
JP4219663B2 (ja) * | 2002-11-29 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体記憶装置及び半導体集積回路 |
JP5194302B2 (ja) * | 2008-02-20 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体信号処理装置 |
-
2010
- 2010-06-09 US US12/797,539 patent/US8310856B2/en active Active
-
2011
- 2011-06-08 WO PCT/US2011/039677 patent/WO2011156525A2/en active Application Filing
- 2011-06-08 CN CN201180035995.XA patent/CN103026415B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353380A (ja) * | 1999-04-07 | 2000-12-19 | Nec Corp | 強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法 |
CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
CN1806294A (zh) * | 2003-06-09 | 2006-07-19 | 株式会社东芝 | 铁电存储器件 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716539A (zh) * | 2014-09-26 | 2017-05-24 | 拉迪安特技术公司 | 利用铁电电容器的cmos模拟存储器 |
CN106716539B (zh) * | 2014-09-26 | 2020-11-17 | 拉迪安特技术公司 | 利用铁电电容器的cmos模拟存储器 |
CN109074838A (zh) * | 2016-03-11 | 2018-12-21 | 美光科技公司 | 具有存储组件隔离的存储器单元感测 |
CN110326049A (zh) * | 2016-10-28 | 2019-10-11 | 美国Aucmos科技股份有限公司 | 不带有板线的铁电存储器单元 |
CN110277117A (zh) * | 2018-03-13 | 2019-09-24 | 美光科技公司 | 用于控制铁电存储器单元中的抹除数据的设备及方法 |
CN110277117B (zh) * | 2018-03-13 | 2023-03-31 | 美光科技公司 | 用于控制铁电存储器单元中的抹除数据的设备及方法 |
US11742013B2 (en) | 2018-03-13 | 2023-08-29 | Micron Technology, Inc. | Apparatus and method for controlling erasing data in ferroelectric memory cells |
CN110277118A (zh) * | 2018-03-16 | 2019-09-24 | 美光科技公司 | 用于消除存储器单元变化的技术及装置 |
CN112074906A (zh) * | 2018-04-23 | 2020-12-11 | Arm有限公司 | 用于操作存储器位单元的方法、系统和装置 |
CN113241104A (zh) * | 2021-05-31 | 2021-08-10 | 无锡拍字节科技有限公司 | 一种可连续写入的铁电存储器及其写入方法 |
CN113241104B (zh) * | 2021-05-31 | 2024-03-22 | 无锡舜铭存储科技有限公司 | 一种可连续写入的铁电存储器及其写入方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103026415B (zh) | 2016-01-27 |
US20110305061A1 (en) | 2011-12-15 |
WO2011156525A2 (en) | 2011-12-15 |
US8310856B2 (en) | 2012-11-13 |
WO2011156525A3 (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103026415B (zh) | 基于自主存储器位阵列的铁电存储器 | |
JP6782385B1 (ja) | 2t1c強誘電体ランダムアクセスメモリセル | |
TWI628662B (zh) | Feram-dram混合式記憶體 | |
CN109643570B (zh) | 包括铁电存储器且用于操作铁电存储器的装置及方法 | |
TWI650750B (zh) | 用於鐵電記憶體之基於電荷鏡之感測 | |
CN110892479B (zh) | 存储器单元的基于时间存取 | |
US20200259497A1 (en) | Access schemes for section-based data protection in a memory device | |
CN100383894C (zh) | 集成电路及操作集成电路的方法 | |
JP6929298B2 (ja) | セクションの独立による複数のメモリセクション内での並列アクセス技術 | |
US8995188B2 (en) | Sharing support circuitry in a memory | |
CN110428858B (zh) | 基于具有滞回特性器件的静态存储器 | |
CN100530421C (zh) | 具有板线控制电路的铁电存储器件及其操作方法 | |
US9401207B2 (en) | Pseudo SRAM using resistive elements for non-volatile storage | |
US6762960B2 (en) | Booster circuit for non-volatile semiconductor memory device | |
US8638616B2 (en) | Nonvolatile storage device having a plurality of plate electrodes | |
JP3998908B2 (ja) | 不揮発性メモリ装置 | |
JP2020532818A (ja) | 電力喪失への応答 | |
US6809954B1 (en) | Circuit and method for reducing access transistor gate oxide stress | |
US8125816B2 (en) | Semiconductor storage device | |
US20110310651A1 (en) | Variable Impedance Circuit Controlled by a Ferroelectric Capacitor | |
US6584009B1 (en) | Memory integrated circuit with improved reliability | |
CN104425023A (zh) | 具有公共源极线屏蔽电路的存储器设备 | |
CN113270128B (zh) | 集成的存储单元及存储阵列 | |
Sheikholeslami | Operation principle and circuit design issues | |
JPH06112443A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |