CN110277118A - 用于消除存储器单元变化的技术及装置 - Google Patents

用于消除存储器单元变化的技术及装置 Download PDF

Info

Publication number
CN110277118A
CN110277118A CN201910192313.4A CN201910192313A CN110277118A CN 110277118 A CN110277118 A CN 110277118A CN 201910192313 A CN201910192313 A CN 201910192313A CN 110277118 A CN110277118 A CN 110277118A
Authority
CN
China
Prior art keywords
node
capacitor
digital line
voltage
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910192313.4A
Other languages
English (en)
Inventor
安古服平
J·迈赫迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110277118A publication Critical patent/CN110277118A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于消除存储器单元变化的技术及装置。描述用于消除存储器单元变化的方法、系统及装置。存储器装置可包含：数字线；铁电存储器单元，其与所述数字线耦合；第一电容器，其包含第一节点及第二节点，所述第一节点使用第一路径与所述数字线耦合且所述第二节点使用与所述第一路径不同的第二路径与所述数字线耦合；及开关组件，其定位于所述第二路径中且与所述第一电容器的所述第二节点及所述数字线耦合，所述开关组件经配置以选择性地耦合所述第一电容器的所述第二节点与所述数字线。在一些情况中，所述存储器装置可进一步包含：第二电容器，其与所述数字线及所述第一电容器的所述第二节点耦合。

Description

用于消除存储器单元变化的技术及装置
交叉参考
本专利申请案主张哈托利(Hattori)等人在2018年3月16日申请的标题为“用于消除存储器单元变化的技术及装置(TECHNIQUES AND DEVICES FOR CANCELING MEMORY CELLVARIATIONS)”的第15/923,700号美国专利申请案的优先权，所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。
技术领域
技术领域涉及用于消除存储器单元变化的技术及装置。
背景技术
下文大体上涉及存储器装置，且更明确来说，涉及用于消除存储器单元变化的技术及装置。
存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、相机、数字显示器及类似物。信息通过编程存储器装置的不同状态被存储。举例来说，二进制装置具有两种状态，通常由逻辑‘1’或逻辑‘0’标示。在其它系统中，可存储两种以上状态。为了存取经存储信息，电子装置的组件可读取或感测存储器装置中的经存储状态。为了存取信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下存储其经存储逻辑状态达延长时段。易失性存储器装置(例如，DRAM)可随时间的推移丢失其经存储状态，除非其由外部电源周期性刷新。FeRAM可使用类似装置架构作为易失性存储器但可具有非易失性性质，这是由于使用了铁电电容器作为存储装置。因此，与其它非易失性及易失性存储器装置相比，FeRAM装置可具有经改进性能。
改进存储器装置大体上可包含减少单元变化，借此增加存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保留、降低电力消耗或降低制造成本以及其它度量。
发明内容
描述一种方法。所述方法可包含：在读取操作的第一部分期间，将铁电存储器单元的电荷传送到第一电容器，所述第一电容器的第一节点使用数字线与所述铁电存储器单元耦合；在所述读取操作的第二部分期间，基于传送所述电荷隔离所述铁电存储器单元与相关联于所述铁电存储器单元的所述数字线；及基于隔离所述铁电存储器单元与所述数字线耦合所述第一电容器的第二节点与所述数字线。
描述一种装置。所述装置可包含：数字线；铁电存储器单元，其与所述数字线耦合；第一电容器，其包含第一节点及第二节点，所述第一节点使用第一路径与所述数字线耦合且所述第二节点使用与所述第一路径不同的第二路径与所述数字线耦合；及开关组件，其定位于所述第二路径中且与所述第一电容器的所述第二节点及所述数字线耦合，所述开关组件经配置以选择性地耦合所述第一电容器的所述第二节点与所述数字线。
描述另一装置。所述装置可包含：数字线；铁电存储器单元，其与所述数字线耦合；第一电容器，其与所述数字线耦合且经配置以在所述铁电存储器单元的读取操作期间放大所述铁电存储器单元上存储的电荷；及控制器。所述控制器可操作以：在所述读取操作的第一部分期间，将电压施加于所述铁电存储器单元；在所述读取操作的所述第一部分期间，经由与所述铁电存储器单元耦合的所述第一电容器的第一节点将所述铁电存储器单元的所述电荷传送到所述第一电容器；在所述读取操作的第二部分期间，至少部分基于传送所述电荷隔离所述铁电存储器单元与相关联于所述铁电存储器单元的所述数字线；及至少部分基于隔离所述铁电存储器单元与所述数字线耦合所述第一电容器的第二节点与所述数字线。
附图说明
图1说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的存储器阵列的实例。
图2说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的电路的实例。
图3说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的磁滞曲线的实例。
图4说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的电路的实例。
图5A及5B说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的时序图的实例。
图6到7展示根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的装置的框图。
图8说明包含根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的控制器的系统的框图。
图9到10说明根据本发明的实施例的用于消除存储器单元变化的技术及装置的方法。
具体实施方式
铁电存储器单元可包含电容器，其存储逻辑状态，逻辑‘1’或逻辑‘0’。在一些情况中，读取存储器单元的值涉及将数字线耦合到存储器单元及在所述存储器单元、电容器与数字线之间传送电荷。感测组件可基于数字线上的所得电压确定存储器单元的值。
在一些系统中，铁电随机存取存储器(FeRAM)的磁滞特性可用于将值存储于铁电存储器单元中。取决于施加于铁电存储器单元的偏压，铁电存储器单元可经配置以存储电荷逻辑状态。在读取操作期间，电压(例如，Vread)可经施加于铁电存储器单元。一旦接收到读取电压，铁电存储器单元就可经配置以感测由铁电存储器单元存储的电荷与参考信号之间的差。基于所述差，可检测输出状态。在一些情况中，锁存器可与Vout耦合以促进识别铁电存储器单元的输出状态。
如本文将更详细描述，一些铁电存储器装置的感测组件可包含：放大器电容器，其可经配置以提取及放大由铁电存储器单元在读取操作期间存储的电荷。更明确来说，放大器电容器可取决于放大器电容器的电容电平放大铁电存储器单元的信号。在一些实例中，对应于状态‘1’或状态‘0’的Vout信号(或多个Vout信号)可由放大器电容器放大。随着时间的推移，存储器阵列中的不同铁电存储器单元的特性可转变且可导致相同阵列的不同存储器单元之间的性能中的变化。在一些情况中，存储器单元特性及/或性能中的变化可起因于单元用途(例如，使用存储器单元执行的数个存取操作)、温度、工艺或其任何组合。
这些单元变化可将错误引入到存储器阵列中存储的数据中。在一些情况中，单元性能中的变化可导致电容器上针对特定逻辑状态存储的电荷漂移。举例来说，一些铁电存储器单元可具有在低于针对一些其它铁电存储器单元识别逻辑‘1’的电压电平的电压电平下识别逻辑‘1’的信号。在一些情况中，单个固定参考信号可用于识别多个铁电存储器单元的输出状态。此类参考信号可通常被设置在相关联于逻辑‘1’的电荷与相关联于逻辑‘0’的电荷之间的电压电平。
然而，当参考信号固定时，存储器单元上存储的电荷的变化可导致感测窗针对某些逻辑状态收缩。随着感测窗收缩，读取存储器单元中的错误的可能性增加。跨整个存储器阵列，错误可能因每一单元具有其自身的独特变化而复杂化。因此，在一些情况中，针对多个铁电存储器单元使用固定参考信号可能难以随着时间的推移维持存储器阵列的性能。在一些情况中，一些自参考读取操作可用于缓解部分这些挑战，但自参考方案也可具有缺点或在一些情况中可能效果较差。
本文描述用于在使用静态参考信号的读取操作中补偿单元性能中的变化的技术、系统及装置。此可通过在比较由存储器单元输出的电压与参考信号之前使用在读取操作期间未使用的电荷消除单元性能中的变化来实现。作为实例，在读取操作的第一部分期间，铁电存储器单元可与放大器电容器的第一节点耦合且可将其电荷传送到放大器电容器。在读取操作的第二部分期间，存储器单元可与数字线暂时隔离且可与放大器电容器的第二节点耦合以抵消放大器电容器上的电荷中的单元特定变化。此读取操作可将多个存储器单元的输出电压均一化为更一致的值，且借此降低在针对多个存储器单元使用固定参考信号的读取操作期间出错的可能性。
本技术可改进常规系统的状态，可收集在读取操作的第二部分期间丢失的电荷且可利用电荷作为铁电存储器单元的参考信号。
下文在图1到3的上下文中进一步详述上文介绍的本发明的特征。接着，参考图4到10描述具体实例及益处。本发明的这些及其它特征通过与用于消除存储器单元变化的技术及装置相关的设备图、系统图及流程图进一步说明且参考所述设备图、系统图及流程图进行描述。
图1说明根据本发明的各种实施例的实例存储器阵列100。图1是存储器阵列100的各种组件及特征的示意性表示。因而，应了解，展示存储器阵列100的组件及特征以说明功能的相互关系，而非其在存储器阵列100内的实际物理位置。存储器阵列100也可称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。在一些情况中，每一存储器单元105可为可包含用铁电材料作为绝缘材料的电容器的铁电存储器单元。在一些情况中，电容器可称为铁电容器。每一存储器单元105可编程以存储标示为逻辑‘0’及逻辑‘1’的两种状态。每一存储器单元105可被堆叠在彼此顶部上，从而形成两层存储器单元145。因此，图1中的实例可为描绘两层存储器阵列的实例。
在一些情况中，存储器单元105经配置以存储两种以上逻辑状态。存储器单元105可在电容器中存储表示可编程状态的电荷；举例来说，带电及不带电电容器可分别表示两种逻辑状态。DRAM架构可通常使用此设计，且采用的电容器可包含具有顺电性或线性极化性质的电介质材料作为绝缘体。相比之下，铁电存储器单元可包含用铁电材料作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质；下文论述铁电存储器单元105的一些细节及优点。
可通过激活或选择字线110及数字线115对存储器单元105执行例如读取及写入的操作，其可称为存取操作。字线110也可称为行线、感测线及存取线。数字线115也可称为位线、列线及存取线。在不失理解或操作的情况下，对字线及数字线或其类似物的参考是可互换的。字线110与数字线115可垂直(或几乎垂直)于彼此以创建阵列。取决于存储器单元类型(例如，FeRAM、RRAM)，可存在其它存取线(未展示)，例如(举例来说)板极线。应了解，可基于存储器单元类型及/或存储器装置中使用的特定存取线更改存储器装置的确切操作。
激活、断言或选择字线110或数字线115可包含将电压施加于相应线。字线110及数字线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W))、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物或类似物。
存储器阵列100可为二维(2D)存储器阵列或三维(3D)存储器阵列。3D存储器阵列可包含在彼此顶部上形成的2D存储器阵列。与2D阵列相比，此可增加可被放置或创建在单个裸片或衬底上的存储器单元的数目，这又可降低生产成本或提高存储阵列的性能或两者。存储器阵列100可包含任何数目个层级。每一层级可经对准或定位使得存储器单元105可跨每一层级与彼此大致对准。每一行存储器单元105可连接到单个字线110，且每一列存储器单元105可连接到单个数字线115。通过激活一根字线110及一根数字线115(例如，将电压施加于字线110或数字线115)，可在其相交点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的相交点可称为存储器单元的地址。
在一些架构中，铁电存储器单元的电荷可在读取操作的第一部分期间被传送到第一电容器(例如AMPCAP)，且可基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线。接着，在读取操作的第二部分期间，数字线115可与第一电容器的第二节点耦合以抵消第一电容器上的电荷中的单元特定变化。
存取存储器单元105可通过行解码器120及列解码器130控制。举例来说，行解码器120可从存储器控制器140接收行地址且基于接收到的行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。举例来说，存储器阵列100可包含标记为WL_1到WL_M的多条字线110及标记为DL_1到DL_N的多条数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115，例如，WL_2及DL_3，可存取其相交点处的存储器单元105。另外，铁电存储器单元的存取操作可能需要激活与板极线解码器(未展示)相关联的存储器单元105的对应板极线。
在存取之后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应数字线115上。将铁电电容器放电可起因于加偏压于铁电电容器或将电压施加于铁电电容器。放电可导致数字线115的电压中的变化，感测组件125可比较所述电压与参考电压(未展示)以确定存储器单元105的经存储状态。举例来说，如果数字线115(或其在感测组件125中的经放大电压)具有比参考电压更高的电压，那么感测组件125可确定存储器单元105中的经存储状态是逻辑‘1’，且反之亦然。感测组件125可包含各种晶体管或放大器以检测及放大信号差异，这可称为锁存。接着，检测到的存储器单元105的逻辑状态可通过列解码器130作为输出135而输出。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。
在一些实施例中，感测组件125可包含经配置以被预充电到已知电压电平的电容器。此电容器可称为放大器电容器。放大器电容器(或AMPCAP)可连接到所选择的数字线115以将数字线115的电压提高到初始感测值，且可随后耦合到存储器单元105以与存储器单元105交换电荷量。额外电荷量可对应于存储器单元105的逻辑状态(例如，逻辑状态1或0)。因此，放大器电容器可用于在读取操作期间检测来自存储器单元105的信号。在一些情况中，在读取操作期间，放大器电容器最初可耦合到所选择的数字线115以将数字线115的电压提高到初始感测电压，接着，随着存储器单元的铁电电容器从数字线115吸收电荷且在数字线115上产生信号而在读取操作的一部分内与数字线115解耦(与数字线115隔离)，接着，重新耦合到数字线115以将额外电荷传送到存储器单元105且检测存储器单元105的值。
存储器单元105可通过类似地激活相关字线110及数字线115被设置或写入-即，逻辑值可被存储于存储器单元105中。列解码器130或行解码器120可接受将写入到存储器单元105的数据，例如输入/输出135。铁电存储器单元105可通过跨铁电电容器施加电压来写入。在下文更详细论述此过程。
在一些存储器架构中，存取存储器单元105可劣化或损坏经存储逻辑状态，且重写或刷新操作可经执行以将原始逻辑状态返回到存储器单元105。在DRAM中，例如，电容器可在感测操作期间部分或完全放电，从而破坏经存储逻辑状态。所以可在感测操作之后重写逻辑状态。另外，激活单个字线110可导致一行中的所有存储器单元都放电；因此，可能需要重写一行中的若干或所有存储器单元105。
在一些存储器架构中(包含DRAM)，存储器单元可随时间的推移丢失其经存储状态，除非其由外部电源周期性刷新。举例来说，带电电容器可通过泄漏电流随着时间的推移变成不带电的，从而导致经存储信息丢失。这些所谓的易失性存储器装置的刷新速率可相对较高，例如，对于DRAM阵列来说，每秒十几个刷新操作，这可导致显著电力消耗。在存储器阵列越来越大的情况下，尤其是对于依赖于有限电源(例如电池)的移动装置来说，增加的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应器、热产生、材料极限)。如下文论述，铁电存储器单元105可具有可导致相对于其它存储器架构有所改进的性能的有益性质。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共同定位。存储器控制器140可生成行及列地址信号以激活所要字线110及数字线115。存储器控制器140还可生成且控制在存储器阵列100的操作期间使用的各种电压或电流。
在一些实施例中，存储器控制器140可控制读取操作的各个阶段。在一些情况中，存储器控制器140可控制与对经配置以检测存储器单元105的逻辑状态的放大器电容器预充电相关联的各种时序，例如耦合放大器电容器与电压供应节点以对放大器电容器预充电、将经预充电放大器电容器耦合到所选择的数字线或将经预充电放大器电容器与所选择的数字线解耦。在一些情况中，存储器控制器140可控制与激活或取消激活经配置以使放大器电容器与数字线耦合或解耦的晶体管相关联的各种时序。
一般来说，本文论述的经施加电压或电流的振幅、形状或持续时间可调整或改变且可针对在操作存储器阵列100中论述的各种操作不同。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，可在其中所有存储器单元105或一群组存储器单元105都被设置或复位到单个逻辑状态的存取(或写入或编程)操作期间同时存取存储器阵列100的多个或所有单元。应了解，可基于存储器装置中使用的存储器单元类型及/或特定存取线更改存储器装置的确切操作。在其中可能存在其它存取线(例如，板极线)(未展示)的一些实例中，可能需要激活与字线及数字线连接的对应板极线以存取存储器阵列的某些存储器单元105。应了解，可基于存储器装置中使用的存储器单元类型及/或特定存取线改变存储器装置的确切操作。
图2说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的铁电存储器单元及电路组件的电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别为参考图1所描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如电容器205，电容器205具有第一板极、单元板230及第二板极、单元底部215。单元板235及单元底部215可通过定位在其之间的铁电材料电容性地耦合。可翻转单元板230及单元底部215的定向而不改变存储器单元105-a的操作。电路200还包含选择器装置220及参考线225。单元板230可经由板极线210存取，且单元底部215可经由数字线115-a存取。如上文论述，可通过对电容器205充电或放电电容器205存储各种状态。
可通过操作电路200中表示的各种元件读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子通信。举例来说，可在选择器装置220被取消激活时隔离电容器205与数字线115-a，且可在选择器装置220被激活时将电容器205连接到数字线115-a。激活选择器装置220可称为选择存储器单元105-a。在一些情况中，选择器装置220是晶体管(例如，薄膜晶体管(TFT))且其操作通过将电压施加于晶体管栅极来控制，其中电压量值大于晶体管的阈值电压量值。字线110-a可激活选择器装置220；例如，将施加于字线110-a的电压施加于晶体管栅极，从而连接电容器205与数字线115-a。
在其它实例中，选择器装置220及电容器205的位置可经交换使得选择器装置220连接于板极线210与单元板230之间且使得电容器205在数字线115-a与选择器装置220的另一端子之间。在此实施例中，选择器装置220可通过电容器205与数字线115-a保持电子通信。此配置可与读取及写入操作的替代时序及偏压相关联。
由于铁电电容器205的板极之间的铁电材料且如下文更详细论述，铁电电容器205在连接到数字线115-a之后可不放电。在一个方案中，为了感测由铁电电容器205存储的逻辑状态，字线110-a可经偏压以选择存储器单元105-a，且电压可被施加于板极线210。在一些情况中，在偏压板极线210及字线110-a之前，数字线115-a经虚拟接地且接着与虚拟接地隔离，这称为“浮动”。偏压板极线210可导致跨铁电电容器205的电压差(例如，板极线210电压减去数字线115-a电压)。电压差可产生铁电电容器205上的经存储电荷中的变化，其中经存储电荷中的变化的量值可取决于铁电电容器205的初始状态-例如，初始状态存储了逻辑‘1’还是存储了逻辑‘0’。这可基于铁电电容器205上存储的电荷导致数字线115-a电压中的变化。通过改变到单元板230的电压的存储器单元105-a的操作可称为“移动单元板”。
数字线115-a的电压中的变化可取决于其本征电容。即，随着电荷流过数字线115-a，一些有限电荷可被存储于数字线115-a中且所得电压可取决于本征电容。本征电容可取决于数字线115-a的物理特性，包含数字线115-a的尺寸。数字线115-a可连接许多存储器单元105使得数字线115-a可具有导致不可忽略的电容(例如，大约微微法拉(pF))的长度。接着，可由感测组件125-a比较数字线115-a的所得电压与参考(例如，参考线225的电压)以确定存储器单元105-a中的经存储逻辑状态。可使用其它感测过程。
感测组件125-a可包含各种晶体管或放大器以检测及放大信号差异，这可称为锁存。感测组件125-a可包含感测放大器，其接收及比较数字线115-a的电压与参考线225的电压，参考线225的电压可被设置成参考电压。感测放大器输出可基于比较被驱动到更高(例如，正)或更低(例如，负或接地)供应电压。例如，如果数字线115-a具有比参考线225更高的电压，那么感测放大器输出可被驱动到正供应电压。
在一些情况中，感测放大器可另外将数字线115-a驱动到供应电压。接着，感测组件125-a可锁存感测放大器的输出及/或数字线115-a的电压，其可用于确定存储器单元105-a中的经存储状态，例如，逻辑‘1’。替代地，如果数字线115-a具有比参考线225更低的电压，那么感测放大器输出可被驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的经存储状态，例如，逻辑‘0’。接着，参考图1，存储器单元105-a的经锁存逻辑状态可(例如)通过列解码器130作为输出135输出。
在一些实施例中，在读取操作期间，存储器单元105-a的电荷可使用放大器电容器的第一节点被传送到放大器电容器。在存储器单元105-a的预充电操作之后，可隔离存储器单元105-a与数字线115-a。在隔离数字线115-a之后，放大器电容器的第二节点可与数字线115-a耦合以抵消放大器电容器上存储的电荷中的单元特定变化。
为了写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择器装置220以将电容器205电连接到数字线115-a。可通过控制单元板230的电压(通过板极线210)及单元底部215的电压(通过数字线115-a)跨电容器205施加电压。为了写入逻辑‘0’，可使单元板230为高，即，可将正电压施加于板极线210，且可使单元底部215为低，例如，虚拟接地或将负电压施加于数字线115-a。执行相反过程以写入逻辑‘1’，其中使单元板230为低且使单元底部215为高。
图3用根据本发明的实施例的支持用于使用多级存储器感测读取存储器单元的技术的铁电存储器单元的磁滞曲线300-a及300-b说明非线性电性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300-a及300-b分别说明实例铁电存储器单元的写入及读取过程。磁滞曲线300描绘依据电压差V而变化的存储于铁电电容器(例如，图2的电容器205)上的电荷Q。
铁电材料的特征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及钽酸锶铋(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面的净电荷且通过电容器端子来吸引相反电荷。因此，将电荷存储于铁电材料与电容器端子的界面处。因为可在不存在外加电场的情况下在相对较长时间内甚至无限期维持电极化，所以与(例如)DRAM阵列中所采用的电容器相比，可大幅减少电荷泄漏。此可减少执行上文针对一些DRAM架构所描述的刷新操作的需要。
可从电容器的单个端子的视角理解磁滞曲线300-a及300-b。举例来说，如果铁电材料具有负极化，那么正电荷积累于端子处。同样地，如果铁电材料具有正极化，那么负电荷积累于端子处。另外，应理解，磁滞曲线300中的电压表示跨电容器的电压差且具有方向性。举例来说，可通过将正电压施加于考虑中的端子(例如，单元板230)且使第二端子(例如，单元底部215)维持接地(或大约0伏特(0V))来实现正电压。可通过使考虑中的端子维持接地且将正电压施加于第二端子来施加负电压，即，可施加正电压来使考虑中的端子负极化。类似地，可将两个正电压、两个负电压或正电压及负电压的任何组合施加于适当电容器端子以生成磁滞曲线300-a及300-b中所展示的电压差。
如磁滞曲线300-a中所描绘，铁电材料可使用零电压差来维持正或负极化，从而导致两种可能充电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑‘0’且电荷状态310表示逻辑‘1’。在一些实例中，相应电荷状态的逻辑值可经颠倒以适应用于操作存储器单元的其它方案。
可通过控制铁电材料的电极化且因此控制电容器端子上的电荷(通过施加电压)来将逻辑‘0’或‘1’写入到存储器单元。举例来说，跨电容器施加净正电压315导致电荷积累，直到达到电荷状态305-a。在去除电压315之后，电荷状态305-a依路径320变化，直到其在零电压处达到电荷状态305。类似地，通过施加导致电荷状态310-a的净负电压325来写入电荷状态310。在去除负电压325之后，电荷状态310-a依路径330变化，直到其在零电压处达到电荷状态310。电荷状态305-a及310-a还可称为剩余极化(Pr)值，即，去除外部偏压(例如电压)之后留下的极化(或电荷)。矫顽电压是电荷(或极化)是零时所处的电压。
为读取或感测铁电电容器的存储状态，可跨电容器施加电压。作为响应，经存储电荷Q改变且变化程度取决于初始电荷状态-即，最终经存储电荷(Q)取决于最初是存储电荷状态305-b还是310-b。举例来说，磁滞曲线300-b说明两种可能经存储电荷状态305-b及310-b。可跨电容器施加电压335，如参考图2所讨论。在其它情况中，可将固定电压施加于单元板，且尽管将电压335描绘为正电压，但电压335可为负的。响应于电压335，电荷状态305-b可依路径340变化。同样地，如果最初存储电荷状态310-b，那么其依路径345变化。电荷状态305-c及电荷状态310-c的最终位置取决于包含特定感测方案及电路的若干因素。
在一些情况中，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果将电容器电连接到数字线且施加电压335，那么数字线的电压可归因于其本征电容而升高。因此，感测组件处所测量的电压可不等于电压335，而是可取决于数字线的电压。因此，磁滞曲线300-b上的最终电荷状态305-c及310-c的位置可取决于数字线的电容且可通过负载线分析来确定-即，可相对于数字线电容来界定电荷状态305-c及310-c。因此，电容器的电压(电压350或电压355)可不同且可取决于电容器的初始状态。
可通过比较数字线电压与参考电压来确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差-即，(电压335-电压350)或(电压335-电压355)。参考电压可经生成使得其量值在两个可能数字线电压的两个可能电压之间以便确定经存储逻辑状态-即，数字线电压是否高于或低于参考电压。举例来说，参考电压可为两个量(电压335-电压350)及(电压335-电压355)的平均值。
在由感测组件比较之后，可确定所感测的数字线电压高于或低于参考电压，且可确定铁电存储器单元的经存储逻辑值(即，逻辑‘0’或‘1’)。在一些实例中，可以放大数字线电压与参考电压之间的差的方式在读取操作期间使用放大器电容器(未展示)以提高读取操作的准确性。在一些实例中，放大器电容器可耦合到数字线以将初始感测电压提供到数字线，接着，在存储器单元电容器放电到数字线上时与数字线隔离，接着，重新耦合到数字线以帮助检测存储器单元的值。
如上文所讨论，读取不使用铁电电容器的存储器单元可能劣化或损坏经存储逻辑状态。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储电荷状态305-b，那么电荷状态可在读取操作期间依路径340变化到电荷状态305-c，且在去除电压335之后，电荷状态可通过在相反方向上依路径340变化来返回到初始电荷状态305-b。
图4说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的电路400的实例。电路400说明经简化电路配置以突出一起起作用以使能够消除存储器单元变化的若干电路组件，消除存储器单元变化提供快速且可靠读取操作。
电路400包含数字线(DL)401、存储器单元404及消除电路406。DL 401可为参考图2描述的数字线115-b的实例。存储器单元404可为参考图1及2描述的存储器单元105的实例。举例来说，存储器单元404可为铁电存储器单元。消除电路406可连接到感测组件(未展示)。在一些实例中，感测组件可为参考图1及2描述的感测组件125的实例或某一部分。
在一些实例中，存储器单元404可包含选择器装置490及电容器492。在一些情况中，电容器492可为铁电电容器的实例，例如参考图2描述的电容器205。选择器装置490可为参考图2描述的选择器装置220的实例。在一些情况中，选择器装置490可为nmos晶体管。在一些实例中，存储器单元404可与字线(WL)485相关联。WL 485可为参考图1及2描述的字线110的实例。在图4的实例中，可在选择器装置490的端子处确定WL 485的电压。另外，可将电容器492的节点与接地495耦合。
在一些实例中，电容器492可在存储器单元404的存取操作之后存储逻辑状态(例如，逻辑状态1或0)。在一些实施方案中，在存取操作(例如，读取操作或写入操作)期间，可断言(例如，选择)WL 485。此外，在读取操作期间，选择器装置490可耦合电容器492与DL401。
在图4的实例中，可耦合存储器单元404与第二选择器装置470。第二选择器装置470可为经配置以耦合存储器单元404与电压源402的nmos晶体管。第二选择器装置470可与第三选择器装置405耦合，第三选择器装置405又经配置以耦合第二选择器装置470的端子与电压源402。
如图4的实例中描绘，第二选择器装置470的漏极可与第三选择器装置405的源极耦合。在一个实例中，施加于第二选择器装置470的栅极处的电压信号可称为电压Vcascp475。在一些情况中，电压Vcascp 475可经施加于选择器装置470的栅极节点，这可激活选择器装置470耦合存储器单元404与电压源402。在一些实例中，施加于第三选择器装置405的栅极处的电压信号可称为VDLPR 410。在一些情况中，电压VDLPR 410可经施加于第三选择器装置405的栅极节点，这可激活第三选择器装置405耦合存储器单元404与电压源402(例如Vprecharge)。
在一些实例中，电路400可进一步包含放大器电容器(AMPCAP)425。在一些实施例中，AMPCAP 425可选择性地与电压源402耦合。在一些实例中，电压源402可在读取操作期间在感测存储器单元404上存储的逻辑状态之前供应电压以将AMPCAP 425预充电到已知电压(例如，针对感测放大器，高电压)。在图4的实例中，可将AMPCAP 425预充电到预充电电平。可在AMPCAP 425的节点处确定预充电电平。在一些情况中，AMPCAP 425的节点处的电压可称为Vout。在一些实例中，在预充电周期期间，电压电平Vout可高于针对读取操作施加的电压(例如，Vread)。
此外，可将电压(Vread)施加于存储器单元404以执行读取操作。在读取操作的第一时间周期期间，AMPCAP 425可与DL 401耦合以将DL 401的电压提高到Vread。为此，可激活第二选择器装置470。在接收到读取电压之后，可将DL 401的电压电平设置成Vread(即，读取操作期间施加的电压)。在一些实例中，在读取操作期间，可选择WL 485且可因此激活选择器装置490，借此耦合存储器单元404与DL 401。在一些实施例中，激活第二选择器装置470及选择器装置490两者可耦合AMPCAP 425与存储器单元404。在一些实施例中，在激活DL401之后，选择器装置490的源极侧491可被充电到与DL 401相同的电平。在一些实例中，选择器装置490的源极侧491处的电压称为VCB。在一些实例中，选择器装置490的源极侧491可被充电到等于读取操作期间施加的电压(Vread)的电压电平。
因此，在施加读取电压(例如Vread)之后，由AMPCAP 425存储的电压就可基于存储器单元404上存储的电荷而变化。AMPCAP 425的节点415处的输出电压可称为Vout。以此方式，AMPCAP 425可用于确定存储器单元404的值。
在一些实例中，电路400可包含在读取操作期间抵消Vout信号的单元特定变化的消除电路406。消除电路406可在比较输出信号与参考信号之前在读取操作的第二时间周期期间将AMPCAP 425的第二节点430耦合到DL 401。通过在第二时间周期期间使用DL 401及/或存储器单元404的单元特定电荷，消除电路406可能够考虑在第一时间周期期间存储在AMPCAP 425上的电荷中的单元特定变化。以此方式，消除电路406可经配置以在比较输出信号与参考信号之前归一化(或均一化)存储器阵列中的多个存储器单元的所述输出信号。
消除电路406可包含选择器装置440、第二电容器450(例如，升压电容器或Cboost)及选择器装置460，其选择性地耦合AMPCAP 425的第二节点430与DL 401及/或电压源435。在一些实例中，施加于选择器装置440的栅极处的电压信号可称为VDLPRN 442。在一些情况中，电压VDLPRN 442可经施加于选择器装置440的栅极节点，这可激活选择器装置440耦合升压电容器450及AMPCAP 425与电压源或接地435。
在一些实例中，第二电容器450的第一节点可耦合到AMPCAP 425的节点。此外，在一些情况中，第二电容器450可使用选择器装置460与DL 401耦合。选择器装置460可为pmos晶体管。在一些情况中，选择器装置460可经配置以隔离且解耦DL 401与第二电容器450以及AMPCAP 425。第二电容器450的第一节点可进一步与选择器装置440耦合。选择器装置440也可为pmos晶体管。在一些情况中，选择器装置440可经配置以耦合第二电容器450与接地435。
在读取操作的第一时间周期期间，消除电路406可经配置以将第一电压施加于第二节点430及/或隔离第二节点430与DL 401。在第一时间周期期间，第二节点430可与电压源435(例如，Vss或接地)及第二电容器450耦合。在第一时间周期期间，电压Vboost455可经施加借此影响第二节点430在第一时间周期期间的电压电平。为此，选择器装置440可经激活使得其耦合第二节点430与电压源435(例如，Vss或接地)，且选择器装置460可经取消激活以隔离第二节点430与DL 401。
在读取操作的初始周期之后。DL 401可与存储器单元404隔离。在一些情况中，DL401可经隔离以保护电荷以消除单元变化。在此类情况下，DL 401可经配置以通过选择器装置460放电。举例来说，选择器装置460可经接通以从DL 401接收电荷。在一些实例中，激活选择器装置460可首先包含取消激活选择器装置470。选择器装置470可通过加偏压于信号Vcascp且借此断开栅极而关断，且选择器装置460可通过将电压Vcascn 465施加于选择器装置460的栅极而激活。在一些情况中，电压Vcascn 465可经施加于选择器装置460的栅极节点，这可激活选择器装置460耦合DL 401与升压电容器450及AMPCAP 425。在一个实例中，AMPCAP 425的第二节点430处的电压(例如电压Vneg 555)可基于将第二节点430耦合到DL401经偏压到更低电压电平。在图4的实例中，第二节点430处的电压可受电压Vboost 455影响。举例来说，在第二时间周期期间，可降低电压Vboost 455。更具体来说，当DL 401通过AMPCAP 425放电时，电容器450中存储的电荷可导致第二节点430处的电压减小。
在一些实例中，施加于电容器450的电压可由电路400控制。在第二时间周期期间从DL 401及/或存储器单元404接收到的信号可导致电容器450上存储的电压改变或减小。第二电容器450上存储的电荷可与从DL 401及/或存储器单元404接收到的电荷合作以抵消在读取操作的第一周期期间在AMPCAP 425上存储的电荷中的单元特定变化。因此，消除电路406可经配置以通过去除输出信号中的单元特定变化致使多个存储器单元的输出信号汇聚于特定值。在一些实例中，感测组件(未展示)可通过比较AMPCAP 425的节点处的Vout电压与参考电压确定存储器单元404的值且可锁存所述值。
参考图5A及5B进一步说明及描述电路400的详细操作。
图5A及5B说明根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的时序图500及550的实例。时序图500及550说明读取操作期间电路400的各种信号。读取操作可包含三个时间周期：时间周期1、时间周期2及时间周期3。时序图500及550展示与参考图4描述的电路400的组件相关联的各种电压电平以说明用于消除存储器单元变化的技术如何在读取操作之后提供可靠输出电压。
如图5A的实例中描绘且如参考图4描述，时序图500包含电压VDLPR 505、电压VDLPRN510、电压Vcascp 515、电压Vcascn 520及电压Vboost 525。电压VDLPR 505(对应于参考图4描述的VDLPR 410)可经施加于选择器装置405的栅极节点，这可激活选择器装置405耦合存储器单元404与电压源402(例如Vprecharge)。电压VDLPRN 510(对应于参考图4描述的VDLPRN442)可经施加于选择器装置440的栅极节点，这可激活选择器装置440耦合升压电容器450及AMPCAP 425与接地435。
电压Vcascp 515(对应于参考图4描述的电压Vcascp 475)可经施加于选择器装置470的栅极节点，这可激活选择器装置470耦合存储器单元404与电压源402(例如，Vprecharge)。电压Vcascn 520(对应于参考图4描述的电压Vcascn 465)可经施加于选择器装置460的栅极节点，这可激活选择器装置460耦合DL 401与升压电容器450及AMPCAP 425。电压Vboost 525(对应于参考图4描述的电压Vboost 455)可经施加于升压电容器450的节点。
此外，如图5B的实例中描绘且如参考图4描述，时序图550包含电压Vneg 555、电压VWL 560、电压VDL 565、电压VCB 570及电压Vout 575。可在AMPCAP 425的节点430处测量电压Vneg 555(对应于施加于参考图4描述的节点430的电压Vneg 555)。电压VWL 560(对应于施加于参考图4描述的WL 485的电压)可经施加于选择器装置490的栅极节点，这可激活选择器装置490耦合存储器单元404与WL 485。
电压VDL 565(对应于在参考图4描述的选择器装置490的节点处计算的电压)可对应于在选择器490的漏极节点处计算的DL 401的电压。可在选择器装置490的栅极节点处计算电压VCB 570(对应于在参考图4描述的选择器装置490的节点处计算的电压)。电压Vout575可对应于在参考图4描述的AMPCAP 425的节点415处计算的电压。
因为时序图500、550说明单个读取操作且仅经分离以更清楚地描绘时序，所以可描述图5A或图5B中的信号而无论是否正在论述图5A或图5B。因而，本文描述可在图5A与5B之间穿梭而无需明确说明。
在初始时间周期(例如，时间周期1)期间，可对电路400预充电。在时间t0处，电路400的各种信号及电压可在读取操作开始之前被设置在经预先确定的电平。举例来说，电压VWL 560最初可被偏压到低电压以取消激活选择器装置490，借此隔离存储器单元404与DL401。在时间t0处，电压VDL 565最初可被偏压到低电压，且电压VCB 570可被偏压到低电压。在时间t0处，在AMPCAP 425的节点430处测量的电压Vneg 555最初可被偏压到高电压。在时间周期1期间，在时间t0处，在AMPCAP 425的节点415处计算的电压Vout 575最初可在预充电操作期间被偏压到低电压。
在时间t1处，预充电过程可开始。在时间t1处，电压VDLPR 505可经偏压到较低电压，借此激活选择器装置405。在被激活后，选择器装置405耦合AMPCAP 425的节点415与电压源402以进行预充电操作。在一些情况中，AMPCAP 425可在时间周期1期间被预充电到Vprecharge。因而，电压Vout 575可基于将节点415耦合到电压源402被偏压到高电压。
在时间周期1期间，电压Vcascp 515可被偏压到高电压电平，借此导致选择器装置470被激活。当激活时，选择器装置470可耦合DL 401与电压源402，借此对DL 401预充电。电压VDL 565可被偏压到较高电压(例如，预充电电压)作为预充电操作的部分。举例来说，电压VDL 565(对应于DL 401的电压)可至少部分基于DL 401与电压源402耦合被偏压到较高电压电平。由于选择器装置405及选择器装置470两者都被激活所以可发生此耦合。此可指示DL401在时间周期1的第一部分期间未被选择且接着在时间周期1的第二部分期间被选择。
而且，在时间周期1期间，AMPCAP 425的第二节点420可与升压电容器450及接地435耦合。电压VDLPRN 510可经偏压到低电压，借此激活选择器装置440。当激活时，选择器装置440就可将AMPCAP 425的第二节点430耦合到电压源435(例如，Vss)。电压Vboost 525可被偏压到高电压，借此跨升压电容器450施加电压差。电压Vneg 555可为基于电压Vboost525为高及接地435与AMPCAP 425的第二节点430耦合。
在时间t2处，时间周期2可开始。在时间周期2期间，存储器单元404可将其电荷传送到AMPCAP 425以由感测组件125读取。由存储器单元404引起的单元特定变化可导致AMPCAP 425上存储的所得电荷与存储器控制器及/或参考信号预期的电荷不同。此类单元特定变化可导致将错误引入到写入操作中。举例来说，存储器控制器可在事实上存储器单元404存储了逻辑‘0’时将存储器单元404理解为存储逻辑‘1’。
在时间t2处，预充电操作可通过隔离电压源402与节点415及DL 401而结束。为了隔离电压源402与电路400的其它组件，电压VDLPR 505可被偏压到高电压。在选择器装置405的栅极节点处接收到高电压后，选择器装置405可被取消激活且可隔离电压源402(Vprecharge)与电路400的其它组件。
同样在时间t2处，存储器单元404可与DL 401耦合。为此，电压VWL 560可经偏压到较高电压，借此激活选择器装置490。在耦合存储器单元404与DL 401后，存储器单元可开始用DL 401及/或AMPCAP 425传送电荷。因此，电压VCB 570可提高到更高电压电平且电压Vout575可基于电荷在读取操作期间在存储器单元404与AMPCAP 425之间交换而降低。电压Vout575可基于哪一逻辑状态被存储在存储器单元404上而在两个电平中的一者中稳定。在时间t2与t3之间，电压Vout 575展示一些扩散及一些变化。电压Vout 575信号中的变化可表示由存储器单元404输出的信号中可存在的单元特定变化。举例来说，与第一存储器单元的逻辑‘1’相关联的电荷可与相关联于第二存储器单元的逻辑‘1’的电荷不同。此类变化可将错误引入到使用静态参考信号的读取操作中。
在时间t3处，时间周期3可开始。在时间周期3期间，电路400可执行归一化由存储器单元404输出的信号的过程。在归一化过程期间，消除电路406可从从存储器单元404传送到AMPCAP 425的信号去除或消除单元特定变化。归一化过程可去除在时间周期2期间传送的信号中包含的单元特定伪影。
在时间t3处，存储器单元404可与DL 401隔离。为了执行隔离，电压VWL 560可经偏压到较低电压，借此取消激活选择器装置490。在隔离了存储器单元404之后，电压VDL 565可下降到较低电压电平。
而且，在时间t3处，节点415可与DL 401隔离，借此导致节点415浮动。为了执行隔离，电压Vcascp 515可经偏压到较低电压电平，借此取消激活选择器装置470。
同样在时间t3处，消除电路406可与DL 401耦合。更明确来说，节点430可与DL 401耦合。电压Vcascn 465可经偏压到较低电压电平，借此激活选择器装置460。
在一些情况中，可同时或几乎同时执行隔离存储器单元404与DL 401、隔离节点415与DL 401及耦合节点430与DL 401。一旦执行了这些动作，DL 401的电压电平就可降低到低电压电平。
在时间t4处，AMPCAP 425上存储的电荷可经归一化使得单元特定变化被去除。为了实现此结果，可在时间t4处执行数个动作。在时间t4处，可通过激活选择器装置490使存储器单元404可与DL 401重新耦合。在时间t4处，通过取消激活选择器装置440，节点430可与接地435隔离。为此，可将电压VDLPRN 510提高到较高电压电平。在一些情况中，电压VDLPRN510可保持被偏压到较高电压电平直到数据被锁存在感测组件处。在时间t4处，电压Vboost455可经偏压到较低电压电平。在一些情况中，可同时或几乎同时执行耦合存储器单元404与DL 401、隔离节点430与接地435及将电压Vboost 455偏压到较低电压电平。
在执行了这些动作之后，电压Vneg 555可基于与DL 401耦合随着单元特定变化而改变。这些动作可具有以电压Vneg 555受DL 401及存储器单元404上的电荷影响的方式将节点430连结到DL 401的效果。在此周期期间，电压Vneg 555可基于存储器单元404的特性改变。电压VCB 570于这些动作而降低到较低电压电平。
另外，在执行了这些动作之后，电压Vout 575可在此之后立即下降，但仍展现一些单元特定效果。随着电压Vneg 555增长，可去除在电压Vout 575下包含电荷中的单元特定变化、单元特定伪影的其信号。因而，电压Vout 575可汇聚在表示逻辑‘1’或逻辑‘0’的共同电压电平上，与先前可能已存在的单元特定变化无关。
在时间t5处，节点430可重新耦合到接地435，电压Vboost 525可被提高回到较高电压电平，且节点430可与DL 401隔离。在完成此之后，电压Vneg 555向上跳回到较高电压电平，且电压Vout 575可向上跳到较高电压电平。描绘电压Vout 575来展示表示逻辑‘1’的第一电压电平及表示由存储器单元404存储的逻辑‘0’的第二电压电平。两种电压电平可能已使用本文描述的过程从信号去除单元特定变化。两种电压电平可接近于或类似于存储器阵列的经设计电压电平。因而，可选择处于第一电压电平与第二电压电平之间的参考信号以区分两种逻辑状态。电压Vout 575的第一电压电平与第二电压电平之间的差可称为感测窗，且参考信号可经配置处于感测窗的中间。
在电压Vout 575达到第一电压电平或第二电压电平之后，可激活感测组件。感测组件可比较电压Vout 575与参考电压且基于所述比较确定存储器单元404上存储的逻辑状态。这些操作可能在时间t5之后的某一时间发生。
图6展示根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的存储器阵列605的框图600。存储器阵列605可称为电子存储器设备，且可为本文所描述的控制器140的组件的实例。
存储器阵列605可包含一或多个存储器单元610、存储器控制器615、字线620、板极线625、参考产生器630、感测组件635、数字线640及锁存器645。这些组件可彼此电子通信且可执行本文描述的功能中的一或多者。在一些情况中，存储器控制器615可包含偏压组件650及时序组件655。在一些情况中，感测组件635可用作参考产生器630。在其它情况中，参考产生器可为任选的。
存储器控制器615可与字线620、数字线640、感测组件635及板极线625(其可为参考图1及2所描述的字线110、数字线115、感测组件125及板极线610的实例)电子通信。存储器阵列605还可包含参考产生器630及锁存器645。存储器阵列605的组件可彼此电子通信且可执行参考图1到5描述的功能的方面。在一些情况中，参考产生器630、感测组件635及锁存器645可为存储器控制器615的组件。
在一些实例中，数字线640与感测组件635及铁电存储器单元610的铁电电容器电子通信。铁电存储器单元610可写入有逻辑状态(例如第一或第二逻辑状态)。字线620可与存储器控制器615及铁电存储器单元610的选择组件电子通信。板极线625可与存储器控制器615及铁电存储器单元610的铁电电容器的板极电子通信。感测组件635可与存储器控制器615、数字线640、锁存器645及参考线260电子通信。参考产生器630可与存储器控制器615及参考线260电子通信。感测控制线265可与感测组件635及存储器控制器615电子通信。除上文未列举的组件之外，这些组件还可经由其它组件、连接或总线与存储器阵列605内外的其它组件电子通信。
存储器控制器615可经配置以通过将电压施加于所述各种节点来激活字线620、板极线625或数字线640。举例来说，偏压组件650可经配置以施加电压来操作存储器单元610以如上文所描述那样读取或写入存储器单元610。在一些情况中，存储器控制器615可包含本文所描述的行解码器、列解码器或两者。此可使存储器控制器615能够存取一或多个存储器单元105。偏压组件650还可将电压提供到参考产生器630以生成用于感测组件635的参考信号。另外，偏压组件650可提供用于操作感测组件635的电压。
在一些情况中，存储器控制器615可使用时序组件655来执行其操作。举例来说，时序组件655可控制各种字线选择或板极偏压的时序，其包含用于执行本文讨论的存储器功能(例如读取及写入)的开关及电压施加的时序。在一些情况中，时序组件655可控制偏压组件650的操作。
参考产生器630可包含用于生成用于感测组件635的参考信号的各种组件。参考产生器630可包含经配置以产生参考信号的电路。在一些情况中，可使用其它铁电存储器单元105来实施参考产生器630。感测组件635可比较来自存储器单元610的信号(通过数字线640)与来自参考产生器630的参考信号。在确定逻辑状态后，感测组件就可将输出存储于锁存器645中，其中可根据电子装置(其部分是存储器阵列605)的操作来使用所述输出。感测组件635可包含与锁存器及铁电存储器单元电子通信的感测放大器。
存储器控制器615可为参考图1描述的存储器控制器140的方面的实例。
控制器615及/或至少部分其各种子组件可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果在由处理器执行的软件中实施，那么控制器615及/或至少部分其各种子组件的功能可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本发明中描述的功能的其任何组合来执行。
控制器615及/或至少部分其各种子组件可物理定位于各种位置处，其包含：经分布使得在不同物理位置处由一或多个物理装置实施功能的部分。在一些实例中，控制器615及/或至少部分其各种子组件可为根据本发明的各种实施例的单独且相异组件。在其它实例中，控制器615及/或至少部分其各种子组件可与一或多个其它硬件组件组合，包含(但不限于)I/O组件、收发器、网络服务器、另一计算装置、本发明中描述的一或多个其它组件或根据本发明的各种实施例的其组合。
控制器615可在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合，在读取操作的第二部分期间基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线，及基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
图7展示根据本发明的实施例的支持用于消除存储器单元变化的技术及装置的控制器715的框图700。控制器715可为参考图6描述的控制器615的方面的实例。控制器715可包含偏压组件720、时序组件725、电荷传送组件730、隔离组件735、耦合组件740、充电组件745、重新耦合组件750、激活组件755、取消激活组件760、接地组件765及逻辑状态组件770。这些模块中的每一者可与彼此直接或间接通信(例如，经由一或多条总线)。
偏压组件720可在与用于将铁电存储器单元的电荷传送到第一电容器的周期至少部分重叠的周期期间至少部分基于耦合第一电容器的第二节点与数字线将第一电容器的第二节点偏压到一电压。在一些情况中，偏压组件720可偏压第一电容器的第二节点，这经配置以补偿由铁电存储器单元引起的传送到第一电容器的电荷中的变化。在一些实例中，偏压组件720可在读取操作的第二部分之后的第三部分期间偏压铁电存储器单元的字线以耦合铁电存储器单元与数字线。在一些实施方案中，偏压组件720可在读取操作的第三部分期间偏压第二电容器的第一节点，其中第二电容器的第二节点与第一电容器的第二节点耦合。
电荷传送组件730可在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合。
隔离组件735可在读取操作的第二部分期间基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线。在一些情况中，隔离组件735可在读取操作的第二部分之后的第三部分期间隔离第一电容器的第二节点与第一电容器的接地。在一些情况中，隔离铁电存储器单元与数字线包含：在第二部分期间偏压铁电存储器单元的字线以取消激活耦合铁电存储器单元与数字线的开关组件，其中第二部分在第一部分之后。
耦合组件740可基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
充电组件745可对具有与第一电容器的第二节点耦合的第一节点的第二电容器充电，其中偏压第一电容器的第二节点是基于对第二电容器充电。
重新耦合组件750可在读取操作的第二部分之后的第三部分期间重新耦合铁电存储器单元与数字线，其中偏压第一电容器的第二节点是基于重新耦合铁电存储器单元。
激活组件755可在第二部分期间激活耦合第一电容器的第二节点与数字线的开关组件且在第一部分期间激活耦合第一电容器的第二节点与接地的开关组件。在一些情况中，使第一电容器的第二节点接地是基于激活开关组件。
取消激活组件760可在第二部分期间取消激活耦合数字线与第一电容器的第一节点的开关组件。接地组件765可在第一部分期间使第一电容器的第二节点接地。逻辑状态组件770可在读取操作的第二部分之后使用第一电容器上存储的电荷基于耦合第一电容器的第二节点与数字线确定逻辑状态。
图8展示根据本发明的实施例的包含支持用于消除存储器单元变化的技术及装置的装置805的系统800的图。装置805可为上文例如参考图1所描述的控制器140的组件的实例或可包含控制器140的组件。装置805可包含用于双向语音及数据通信的组件，其包含用于发射及接收通信的组件，包含控制器815、存储器单元820、基本输入/输出系统(BIOS)组件825、处理器830、I/O控制器835及外围组件840。这些组件可经由一或多根总线(例如，总线410)电子通信。
存储器单元820可如本文描述那样存储信息(例如，呈逻辑状态形式)。
BIOS组件825可为包含操作作为固件的BIOS的软件组件，其可初始化及运行各种硬件组件。BIOS组件825还可管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件825可包含只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中存储的程序或软件。
处理器830可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器830可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可被集成到处理器830中。处理器830可经配置以执行存储器中存储的计算机可读指令以执行各种功能(例如，支持用于消除存储器单元变化的技术及装置的功能或任务)。
I/O控制器835可管理装置805的输入及输出信号。I/O控制器835还可管理未集成到装置805中的外围设备。在一些情况中，I/O控制器835可表示到外部外围设备的物理连接或端口。在一些情况中，I/O控制器835可利用操作系统，例如 或另一已知操作系统。在其它情况中，I/O控制器835可表示调制解调器、键盘、鼠标、触摸屏或类似装置或与调制解调器、键盘、鼠标、触摸屏或类似装置交互。在一些情况中，I/O控制器835可经实施作为处理器的部分。在一些情况中，用户可经由I/O控制器835或经由由I/O控制器835控制的硬件组件与装置805交互。
外围组件840可包含任何输入或输出装置或此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽(例如外围组件互连(PCI)或加速图形端口(AGP)插槽)。
输入845可表示装置805外的装置或信号，其将输入提供到装置805或其组件。此可包含用户接口或与其它装置的接口或其它装置之间的接口。在一些情况中，输入845可由I/O控制器835管理且可经由外围组件840与装置805交互。
输出850还可表示装置805外的装置或信号，其经配置以从装置805或其组件的任何者接收输出。输出850的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况中，输出850可为经由外围组件840与装置805介接的外围元件。在一些情况中，输出850可由I/O控制组件835管理。
装置805的组件可包含经设计以实施其功能的电路。此可包含经配置以实施本文描述的功能的各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它作用或非作用元件。装置805可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置或类似物。或者，装置805可为此装置的部分或方面。
图9展示说明根据本发明的实施例的用于消除存储器单元变化的技术及装置的方法900的流程图。方法900的操作可由本文所描述的控制器615或其组件实施。举例来说，方法900的操作可由参考图6到8所描述的控制器执行。在一些实例中，控制器615可执行一组代码来控制装置的功能元件执行下文描述的功能。另外或替代地，控制器615可使用专用硬件执行下文描述的功能的方面。
在905处，控制器可在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合。操作905可根据本文描述的方法执行。在某些实例中，操作905的方面可由参考图6到8所描述的电荷传送组件执行。
在910处，控制器可在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线。操作910可根据本文描述的方法执行。在某些实例中，操作910的方面可由参考图6到8所描述的隔离组件执行。
在915处，控制器可至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。操作915可根据本文描述的方法执行。在某些实例中，操作915的方面可由参考图6到8所描述的耦合组件执行。
描述用于执行方法900的设备。所述设备可包含：用于在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器的构件，第一电容器的第一节点使用数字线与铁电存储器单元耦合；用于在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线的构件；及用于至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线的构件。
描述另一设备。所述设备可包含：处理器；存储器，其与处理器电子通信；及存储器中存储的指令。所述指令可由处理器执行以致使所述设备：在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合；在读取操作的第二部分期间基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线；及基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
描述一种存储用于操作存储器阵列的代码的非暂时性计算机可读媒体。所述代码可包含指令，所述指令可由处理器执行以：在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合；在读取操作的第二部分期间基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线；及基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在与用于将所述铁电存储器单元的所述电荷传送到所述第一电容器的周期至少部分重叠的周期期间至少部分基于耦合所述第一电容器的所述第二节点与所述数字线将所述第一电容器的所述第二节点偏压到一电压的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于偏压所述第一电容器的所述第二节点的过程、特征、构件或指令，偏压所述第一电容器的所述第二节点可经配置以补偿由所述铁电存储器单元引起的传送到所述第一电容器的所述电荷中的变化。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于对具有与所述第一电容器的所述第二节点耦合的第一节点的第二电容器充电的过程、特征、构件或指令，其中偏压所述第一电容器的所述第二节点可为至少部分基于对所述第二电容器充电。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述读取操作的所述第二部分之后的第三部分期间重新耦合所述铁电存储器单元与所述数字线的过程、特征、构件或指令，其中偏压所述第一电容器的所述第二节点可为至少部分基于重新耦合所述铁电存储器单元。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述第二部分期间激活耦合所述第一电容器的所述第二节点与所述数字线的开关组件的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含隔离所述铁电存储器单元与所述数字线，其可包含在所述第二部分期间偏压所述铁电存储器单元的字线以取消激活耦合所述铁电存储器单元与所述数字线的开关组件，其中所述第二部分可在所述第一部分之后。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述第二部分期间取消激活耦合所述数字线与所述第一电容器的所述第一节点的开关组件的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述读取操作的所述第二部分之后的第三部分期间偏压所述铁电存储器单元的字线以耦合所述铁电存储器单元与所述数字线的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述第一部分期间使所述第一电容器的所述第二节点接地的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述第一部分期间激活耦合所述第一电容器的所述第二节点与接地的开关组件的过程、特征、构件或指令，其中使所述第一电容器的所述第二节点接地可为至少部分基于激活所述开关组件。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述读取操作的所述第二部分之后的第三部分期间隔离所述第一电容器的所述第二节点与所述第一电容器的接地的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述读取操作的第三部分期间偏压第二电容器的第一节点的过程、特征、构件或指令，其中所述第二电容器的第二节点可与所述第一电容器的所述第二节点耦合。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在所述读取操作的所述第二部分之后使用所述第一电容器上存储的电荷至少部分基于耦合所述第一电容器的所述第二节点与所述数字线确定逻辑状态的过程、特征、构件或指令。
图10展示说明根据本发明的实施例的用于消除存储器单元变化的技术及装置的方法1000的流程图。方法1000的操作可由本文所描述的控制器615或其组件实施。举例来说，方法1000的操作可由参考图2到4所描述的控制器执行。在一些实例中，控制器615可执行一组代码来控制装置的功能元件执行下文描述的功能。另外或替代地，控制器615可使用专用硬件执行下文描述的功能的方面。
在1005处，控制器可在读取操作的第一部分期间将铁电存储器单元的电荷传送到第一电容器，第一电容器的第一节点使用数字线与铁电存储器单元耦合。操作1005可根据本文描述的方法执行。在某些实例中，操作1005的方面可由参考图2到4所描述的电荷传送组件执行。
在1010处，控制器可在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线。操作1010可根据本文描述的方法执行。在某些实例中，操作1010的方面可由参考图2到4所描述的隔离组件执行。
在1015处，控制器可至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。操作1015可根据本文描述的方法执行。在某些实例中，操作1015的方面可由参考图2到8所描述的耦合组件执行。
在1020处，控制器可偏压第一电容器的第二节点以补偿由铁电存储器单元引起的传送到第一电容器的电荷中的变化。在一些情况中，将第一电容器的第二节点偏压到一电压可为在与用于将铁电存储器单元的电荷传送到第一电容器的周期至少部分重叠的周期期间。操作1020可根据本文描述的方法执行。在某些实例中，操作1020的方面可由参考图2到8所描述的偏压组件执行。
在1025处，控制器可在读取操作的第二部分之后的第三部分期间重新耦合铁电存储器单元与数字线。操作1025可根据本文描述的方法执行。在某些实例中，操作1025的方面可由参考图2到8所描述的重新耦合组件执行。
描述用于执行方法1000的设备。所述设备可包含：用于在读取操作的第一部分期间将电压施加于铁电存储器单元的构件；用于在读取操作的第一部分期间经由与铁电存储器单元耦合的第一电容器的第一节点将铁电存储器单元的电荷传送到第一电容器的构件；用于在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线的构件；及用于至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线的构件。
描述另一设备。所述设备可包含：处理器；存储器，其与处理器电子通信；及存储器中存储的指令。所述指令可由处理器执行以致使所述设备：在读取操作的第一部分期间将电压施加于铁电存储器单元；在读取操作的第一部分期间经由与铁电存储器单元耦合的第一电容器的第一节点将铁电存储器单元的电荷传送到第一电容器；在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线；及至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
描述一种存储用于操作存储器阵列的代码的非暂时性计算机可读媒体。所述代码可包含指令，所述指令可由处理器执行以：在读取操作的第一部分期间将电压施加于铁电存储器单元；在读取操作的第一部分期间经由与铁电存储器单元耦合的第一电容器的第一节点将铁电存储器单元的电荷传送到第一电容器；在读取操作的第二部分期间至少部分基于传送电荷隔离铁电存储器单元与相关联于铁电存储器单元的数字线；及至少部分基于隔离铁电存储器单元与数字线耦合第一电容器的第二节点与数字线。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于在与用于将所述铁电存储器单元的所述电荷传送到所述第一电容器的周期至少部分重叠的周期期间至少部分基于耦合所述第一电容器的所述第二节点与所述数字线将所述第一电容器的所述第二节点偏压到所述电压的过程、特征、构件或指令。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于偏压所述第一电容器的所述第二节点的过程、特征、构件或指令，偏压所述第一电容器的所述第二节点经配置以补偿由所述铁电存储器单元引起的传送到所述第一电容器的所述电荷中的变化。
本文描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于对具有与所述第一电容器的所述第二节点耦合的第一节点的第二电容器充电的过程、特征、构件或指令，其中偏压所述第一电容器的所述第二节点是至少部分基于对所述第二电容器充电。
应注意，上文所描述的方法描述可行实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案是可行的。此外，可组合来自两种或两种以上方法的实施例。
可使用各种不同科技及技术中的任何者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示可在以上描述中涉及到的数据、指令、命令、信息、信号、位、符号及芯片。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。
如本文使用，术语“虚拟接地”是指保持于约零伏特(0V)的电压处但未与地面直接连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态处返回到约0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施虚拟接地。其它实施方案也是可行的。“虚拟接地”或“经虚拟接地”意味着连接到约0V。
术语“电子通信”是指支持组件之间的电子流动的所述组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。电子通信中或彼此耦合的组件可有源交换电子或信号(例如，在通电电路中)或不可有源交换电子或信号(例如，在断电电路中)但可经配置及操作以在使电路通电之后交换电子或信号。通过实例，经由开关(例如晶体管)物理连接的两个组件电子通信，不论所述开关的状态如何(即，断开或闭合)。
如本文使用，术语“基本上”意味着经修改特性(例如，由术语基本上修饰的动词或形容词)无需是绝对的而是足够接近以实现所述特性的优点。
如本文使用，术语“电极”可指代电导体，且在一些情况中，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、电线、导线、导电层或在存储器阵列100的元件或组件之间提供导电路径的类似物。
术语“隔离”是指目前电子无法在组件之间流动的组件之间的关系；如果组件之间存在开路，那么组件彼此隔离。举例来说，当开关断开时，由所述开关物理连接的两个组件可彼此隔离。
如本文使用，术语“短接”是指其中经由激活考虑中的两个组件之间的单个中间组件来建立所述组件之间的导电路径的组件之间的关系。举例来说，当第一组件与第二组件之间的开关闭合时，短接到所述第二组件的所述第一组件可与所述第二组件交换电子。因此，短接可为使电荷能够流动于电子通信中的组件(或线)之间的动态操作。
本文讨论的装置(包含存储器阵列100)可经形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或任何其它掺杂方法来执行掺杂。
本文论述的晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如，退化)半导体区域。可由轻掺杂半导体区域或沟道分离源极及漏极。如果沟道是n型的(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型的(即，多数载子是空穴)，那么FET可称为p型FET。可由绝缘栅极氧化物覆盖沟道。可通过将电压施加于栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加于n型FET或p型FET可导致沟道变成导电。可在将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时“接通”或“激活”晶体管。可在将小于晶体管的阈值电压的电压施加于晶体管栅极时“关断”或“取消激活”晶体管。
本文结合附图陈述的描述描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文使用的术语“示范性”意味着“用作实例、例子或说明”且并非“优选的”或“优于其它实例”。详细描述包含用于提供描述技术的理解的特定细节。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免使所描述实例的概念不清楚。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过使参考标记后接短划线及区分类似组件的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述可适用于具有相同第一参考标记的类似组件的任何者，不论第二参考标记如何。
可使用多种不同工艺及技术中的任何者来表示本文描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可在以上描述中涉及的数据、指令、命令、信息、信号、位、符号及芯片。
可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行结合本发明所描述的各种说明性框及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可经实施为计算装置的组合(例如数字信号处理器(DSP)与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么功能可作为一或多个指令或程序代码存储于计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些的任何者的组合来实施上文所描述的功能。实施功能的特征还可物理定位于各种位置处，其包含：经分布使得在不同物理位置处实施功能的部分。此外，如本文(包含权利要求书中的内容)使用，项目列表(例如，以例如“...的至少一者”或“...的一或多者”的词组开头的项目列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C组件的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文使用，被描述为“基于条件A”的示范性步骤可为基于条件A及条件B两者而不脱离本发明的范围。换句话来说，如本文使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置转移到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例且非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接被适当称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)包含于媒体的定义中。如本文使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地复制数据，而光盘使用激光来光学地复制数据。上述的组合也包含于计算机可读媒体的范围内。
本文的描述经提供以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于明白本发明的各种修改方案，且可在不脱离本发明的范围的情况下将本文定义的一般原理应用于其它变化。因此，本发明不限于本文描述的实例及设计，而是应应符合与本文揭示的原理及新型特征一致的最广范围。

Claims (25)

1.一种方法，其包括：
在读取操作的第一部分期间，将铁电存储器单元的电荷传送到第一电容器，所述第一电容器的第一节点使用数字线与所述铁电存储器单元耦合；
在所述读取操作的第二部分期间，至少部分基于传送所述电荷隔离所述铁电存储器单元与相关联于所述铁电存储器单元的所述数字线；及
至少部分基于隔离所述铁电存储器单元与所述数字线耦合所述第一电容器的第二节点与所述数字线。
2.根据权利要求1所述的方法，其进一步包括：
在与用于将所述铁电存储器单元的所述电荷传送到所述第一电容器的周期至少部分重叠的周期期间，至少部分基于耦合所述第一电容器的所述第二节点与所述数字线，将所述第一电容器的所述第二节点偏压到一电压。
3.根据权利要求2所述的方法，其中偏压所述第一电容器的所述第二节点经配置以补偿由所述铁电存储器单元引起的传送到所述第一电容器的所述电荷中的变化。
4.根据权利要求2所述的方法，其进一步包括：
对具有与所述第一电容器的所述第二节点耦合的第一节点的第二电容器充电，其中偏压所述第一电容器的所述第二节点是至少部分基于对所述第二电容器充电。
5.根据权利要求2所述的方法，其进一步包括：
在所述读取操作的所述第二部分之后的第三部分期间，重新耦合所述铁电存储器单元与所述数字线，其中偏压所述第一电容器的所述第二节点是至少部分基于重新耦合所述铁电存储器单元。
6.根据权利要求1所述的方法，其进一步包括：
在所述第二部分期间，激活耦合所述第一电容器的所述第二节点与所述数字线的开关组件。
7.根据权利要求1所述的方法，其中隔离所述铁电存储器单元与所述数字线包括：
在所述第二部分期间，偏压所述铁电存储器单元的字线以取消激活耦合所述铁电存储器单元与所述数字线的开关组件，其中所述第二部分在所述第一部分之后。
8.根据权利要求1所述的方法，其进一步包括：
在所述第二部分期间，取消激活耦合所述数字线与所述第一电容器的所述第一节点的开关组件。
9.根据权利要求1所述的方法，其进一步包括：
在所述读取操作的所述第二部分之后的第三部分期间，偏压所述铁电存储器单元的字线以耦合所述铁电存储器单元与所述数字线。
10.根据权利要求1所述的方法，其进一步包括：
在所述第一部分期间使所述第一电容器的所述第二节点接地。
11.根据权利要求10所述的方法，其进一步包括：
在所述第一部分期间，激活耦合所述第一电容器的所述第二节点与接地的开关组件，其中使所述第一电容器的所述第二节点接地是至少部分基于激活所述开关组件。
12.根据权利要求1所述的方法，其进一步包括：
在所述读取操作的所述第二部分之后的第三部分期间，隔离所述第一电容器的所述第二节点与所述第一电容器的接地。
13.根据权利要求1所述的方法，其进一步包括：
在所述读取操作的第三部分期间，偏压第二电容器的第一节点，其中所述第二电容器的第二节点与所述第一电容器的所述第二节点耦合。
14.根据权利要求1所述的方法，其进一步包括：
在所述读取操作的所述第二部分之后，使用所述第一电容器上存储的电荷至少部分基于耦合所述第一电容器的所述第二节点与所述数字线确定逻辑状态。
15.一种装置，其包括：
数字线；
铁电存储器单元，其与所述数字线耦合；
第一电容器，其包含第一节点及第二节点，所述第一节点使用第一路径与所述数字线耦合且所述第二节点使用与所述第一路径不同的第二路径与所述数字线耦合；
及
开关组件，其定位于所述第二路径中且与所述第一电容器的所述第二节点及所述数字线耦合，所述开关组件经配置以选择性地耦合所述第一电容器的所述第二节点与所述数字线。
16.根据权利要求15所述的装置，其进一步包括：
第二电容器，其与所述数字线及所述第一电容器的所述第二节点耦合。
17.根据权利要求16所述的装置，其中所述第二电容器的第一节点与所述第一电容器的所述第二节点耦合，且所述第二电容器的第二节点与电压供应器耦合。
18.根据权利要求15所述的装置，其进一步包括：
与所述第一电容器的所述第二节点及接地节点耦合的所述开关组件，所述开关组件经配置以选择性地将所述第一电容器耦合到所述接地节点。
19.根据权利要求18所述的装置，其中所述开关组件进一步与第二电容器的第一节点耦合，其中所述第二电容器与所述数字线及所述第一电容器的所述第二节点耦合。
20.根据权利要求15所述的装置，其中所述铁电存储器单元是包括多个铁电存储器单元的三维存储器阵列的部分。
21.根据权利要求15所述的装置，其进一步包括：
感测组件，其与所述第一电容器的所述第一节点耦合，所述感测组件经配置以在耦合所述第一电容器的所述第二节点与所述数字线之后使用所述第一电容器确定所述铁电存储器单元上存储的值。
22.一种装置，其包括：
数字线；
铁电存储器单元，其与所述数字线耦合；
第一电容器，其与所述数字线耦合且经配置以在所述铁电存储器单元的读取操作期间放大所述铁电存储器单元上存储的电荷；
控制器，其可操作以：
在所述读取操作的第一部分期间，将电压施加于所述铁电存储器单元；
在所述读取操作的所述第一部分期间，经由与所述铁电存储器单元耦合的所述第一电容器的第一节点将所述铁电存储器单元的所述电荷传送到所述第一电容器；
在所述读取操作的第二部分期间，至少部分基于传送所述电荷隔离所述铁电存储器单元与相关联于所述铁电存储器单元的所述数字线；及
至少部分基于隔离所述铁电存储器单元与所述数字线耦合所述第一电容器的第二节点与所述数字线。
23.根据权利要求22所述的装置，其中所述控制器进一步可操作以：
在与用于将所述铁电存储器单元的所述电荷传送到所述第一电容器的周期至少部分重叠的周期期间，至少部分基于耦合所述第一电容器的所述第二节点与所述数字线，将所述第一电容器的所述第二节点偏压到所述电压。
24.根据权利要求23所述的装置，其中所述控制器进一步可操作以：
偏压所述第一电容器的所述第二节点，偏压所述第一电容器的所述第二节点经配置以补偿由所述铁电存储器单元引起的传送到所述第一电容器的所述电荷中的变化。
25.根据权利要求23所述的装置，其中所述控制器进一步可操作以：
对具有与所述第一电容器的所述第二节点耦合的第一节点的第二电容器充电，其中偏压所述第一电容器的所述第二节点是至少部分基于对所述第二电容器充电。
CN201910192313.4A 2018-03-16 2019-03-14 用于消除存储器单元变化的技术及装置 Pending CN110277118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/923,700 US10388353B1 (en) 2018-03-16 2018-03-16 Canceling memory cell variations by isolating digit lines
US15/923,700 2018-03-16

Publications (1)

Publication Number Publication Date
CN110277118A true CN110277118A (zh) 2019-09-24

Family

ID=67620889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910192313.4A Pending CN110277118A (zh) 2018-03-16 2019-03-14 用于消除存储器单元变化的技术及装置

Country Status (2)

Country Link
US (3) US10388353B1 (zh)
CN (1) CN110277118A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111833934A (zh) * 2020-07-30 2020-10-27 无锡拍字节科技有限公司 一种存算一体铁电存储器及其运行方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10667621B2 (en) 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10446214B1 (en) * 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors
US11798608B2 (en) * 2021-12-28 2023-10-24 Micron Technology, Inc. Techniques to perform a sense operation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092704A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 強誘電体メモリ装置
US20070147103A1 (en) * 2005-12-28 2007-06-28 Seiko Epson Corporation Ferroelectric memory device
CN103026415A (zh) * 2010-06-09 2013-04-03 拉迪安特技术公司 基于自主存储器位阵列的铁电存储器
CN103310840A (zh) * 2012-03-05 2013-09-18 富士通半导体股份有限公司 非易失性锁存电路和存储设备
US20150016175A1 (en) * 2010-11-30 2015-01-15 Radiant Technologies, Inc. CMOS Analog Memories Utilizing Ferroelectric Capacitors
US20170287541A1 (en) * 2016-04-05 2017-10-05 Micron Technology, Inc. Charge extraction from ferroelectric memory cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031904B2 (ja) * 2000-10-31 2008-01-09 富士通株式会社 データ読み出し回路とデータ読み出し方法及びデータ記憶装置
US7848131B2 (en) * 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
US9460799B1 (en) * 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory
US10049713B2 (en) * 2016-08-24 2018-08-14 Micron Technology, Inc. Full bias sensing in a memory array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092704A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 強誘電体メモリ装置
US20070147103A1 (en) * 2005-12-28 2007-06-28 Seiko Epson Corporation Ferroelectric memory device
CN103026415A (zh) * 2010-06-09 2013-04-03 拉迪安特技术公司 基于自主存储器位阵列的铁电存储器
US20150016175A1 (en) * 2010-11-30 2015-01-15 Radiant Technologies, Inc. CMOS Analog Memories Utilizing Ferroelectric Capacitors
CN103310840A (zh) * 2012-03-05 2013-09-18 富士通半导体股份有限公司 非易失性锁存电路和存储设备
US20170287541A1 (en) * 2016-04-05 2017-10-05 Micron Technology, Inc. Charge extraction from ferroelectric memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111833934A (zh) * 2020-07-30 2020-10-27 无锡拍字节科技有限公司 一种存算一体铁电存储器及其运行方法

Also Published As

Publication number Publication date
US10388353B1 (en) 2019-08-20
US20190341094A1 (en) 2019-11-07
US20210151090A1 (en) 2021-05-20
US10878874B2 (en) 2020-12-29
US11380381B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
CN110277118A (zh) 用于消除存储器单元变化的技术及装置
US11200937B2 (en) Reprogrammable non-volatile ferroelectric latch for use with a memory controller
CN109390009A (zh) 存储器阵列中的单元底部节点复位
US11232823B2 (en) Full bias sensing in a memory array
US20190172515A1 (en) Periphery fill and localized capacitance
CN108885891A (zh) 用于铁电存储器单元感测的偏移补偿
US11056165B2 (en) Cell-specific reference generation and sensing
CN109074840A (zh) 铁电存储器单元感测
CN109416922A (zh) 铁电存储器中的多层存储
CN109313919A (zh) 用于铁电存储器的基于电荷镜的感测
CN109416921A (zh) 阵列数据位反转
CN109690678A (zh) 用于存储器的冗余阵列列解码器
CN109791783A (zh) 在非易失性子阵列中存储存储器阵列操作信息
CN110473575A (zh) 单元电压累积放电
CN109407816A (zh) 电子存储器设备及用于存取存储器单元的方法
CN109791782A (zh) 存储器单元组件的阈值电压变差的补偿
CN109844862A (zh) 存储器装置的温度更新
CN109390007A (zh) 用于缓解存储器单元的干扰的方法和设备
CN110301007A (zh) 预写入阵列的存储器单元
CN110400585A (zh) 感测存储器单元
CN109074837A (zh) 用于存储器单元的接地参考方案
US10896710B2 (en) Self-boost, source following, and sense-and-hold for accessing memory cells
CN109074838A (zh) 具有存储组件隔离的存储器单元感测
CN109074839A (zh) 存储器区段内经由区段独立的并行存取技术
CN109961809A (zh) 用于存取存储器单元阵列的技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190924