CN109074837A - 用于存储器单元的接地参考方案 - Google Patents
用于存储器单元的接地参考方案 Download PDFInfo
- Publication number
- CN109074837A CN109074837A CN201780024670.9A CN201780024670A CN109074837A CN 109074837 A CN109074837 A CN 109074837A CN 201780024670 A CN201780024670 A CN 201780024670A CN 109074837 A CN109074837 A CN 109074837A
- Authority
- CN
- China
- Prior art keywords
- voltage
- digital line
- line
- ferroelectric
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Medicinal Preparation (AREA)
Abstract
本发明描述用于操作一或若干铁电存储器单元的方法、系统及装置。在数字线电压感测操作中可采用接地参考方案。可将正电压施加到存储器单元;且在所述单元的数字线的电压已达到阈值之后,可施加负电压以致使所述数字线电压在读取操作之前以接地为中心。在另一实例中,可将第一电压施加到存储器单元且然后可将等于所述第一电压的反相的第二电压施加到与所述存储器单元的数字线进行电子通信的参考电容器以致使所述数字线电压在读取操作之前以接地为中心。
Description
交叉参考
本专利申请案主张维梅尔卡蒂(Vimercati)等人的第15/057,914号美国专利申请案的优先权,所述美国专利申请案标题为“用于存储器单元的接地参考方案(GroundReference Scheme for a Memory Cell)”、于2016年3月1日提出申请、受让于其受让人。
背景技术
以下内容一般来说涉及存储器装置,且更具体来说涉及用于铁电存储器单元的接地参考方案。
存储器装置广泛地用于将信息存储于各种电子装置中,例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过将存储器装置的不同状态编程而被存储。举例来说,二进制装置具有两种状态,通常由逻辑“1”或逻辑“0”表示。在其它系统中,可存储多于两种状态。为存取所存储信息,电子装置可读取或感测存储器装置中的所存储状态。为存储信息,电子装置可写入存储器装置中的状态或将所述状态编程。
存在各种类型的存储器装置,所述存储器装置包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其它存储器装置。存储器装置可是易失性或非易失性的。非易失性存储器(例如,快闪存储器)甚至在缺少外部电源的情况下也可存储数据达延长的时间周期。易失性存储器装置(例如,DRAM)可随时间失去其所存储状态,除非所述易失性存储器装置通过外部电源而周期性地刷新。二进制存储器装置可是易失性存储器装置的实例且可通过对电容器进行充电或放电而存储逻辑状态。然而,经充电电容器可随时间通过泄漏电流而放电,从而导致所存储信息的损失。易失性存储器的某些特征可提供性能优点,例如较快读取或写入速度,而非易失性存储器的特征(例如,在不需要周期性刷新的情况下存储数据的能力)可是有利的。
FeRAM可使用与易失性存储器类似的装置架构,但可具有非易失性性质,这归因于使用铁电电容器作为存储装置。因此,与其它非易失性及易失性存储器装置相比,FeRAM装置可具有经改善性能。FeRAM感测方案可依赖于非零参考电压以与数字线电压相比较以便确定存储器单元中所存储的状态。然而,使用非零参考电压可无法适应数字线电压中的变化且在读取操作中可进一步引入错误。
附图说明
本文中的揭示内容是指且包含以下各图:
图1图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性存储器阵列;
图2图解说明根据本发明的各种实施例的支持接地参考方案的存储器单元的实例性电路;
图3图解说明根据本发明的各种实施例的操作支持接地参考方案的铁电存储器单元的实例性滞后曲线;
图4图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性电路;
图5图解说明根据本发明的各种实施例操作的存储器单元的接地参考方案的时序图;
图6图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性电路;
图7图解说明根据本发明的各种实施例操作的存储器单元的接地参考方案的时序图;
图8图解说明根据本发明的各种实施例的支持接地参考方案的实例性铁电存储器阵列;
图9图解说明根据本发明的各种实施例的支持接地参考方案的包含存储器阵列的装置;及
图10到11是图解说明根据本发明的各种实施例的用于存储器单元的接地参考方案的一或若干种方法的流程图。
具体实施方式
存储器装置可使用接地参考方案来增加数字线电压感测操作的可靠性。本文中所描述的接地参考方案可采用致使数字线的可能读取电压(即,表示存储器单元的逻辑“1”及逻辑“0”的电压)以接地为中心的技法。因此,在读取操作期间所感测的数字线电压可被输入到感测放大器且与接地参考相比较。在缺少接地参考方案的情况下,可需要将数字线在读取操作期间的电压与某一非零值进行比较,所述非零值对于不同单元或阵列或者两者可是不同的。因此,与非零值的比较可产生对数字线变化较敏感且因此较易于出现更多错误的读取操作。
以实例方式,可将正电压施加到存储器单元的铁电电容器的极板,且所述单元可经选择以将铁电电容器放电到数字线。一旦已过去特定时间或一旦数字线电压已达到特定阈值,便可将负电压施加到铁电电容器的极板。负电压的施加可致使数字线电压降低,使得表示存储器单元的逻辑状态(即,逻辑“1”或“0”)的数字线的两个可能值以零伏为中心。数字线的电压然后可被读取且与等于零伏的参考电压相比较。举例来说,正数字线电压可表示逻辑“1”,而负数字线电压可表示逻辑“0”。
接地参考方案的益处也可在不需要负电压源的情况下实现。举例来说,包含参考电容器的参考电路可与存储器单元一起使用。可选择存储器单元且将电压施加到存储器单元的电容器的极板,同时(或几乎同时),可将所述电压的反相施加到参考电容器。单元中所存储的电荷可转移到数字线,而参考电容器可从数字线汲取所存储电荷。因此,如下文所描述,参考电容器可从数字线移除电荷且致使表示存储器单元的逻辑状态(即,逻辑“1”或“0”)的数字线的两个可能值以零伏为中心。因此可实现上文所论述的接地参考方案的益处。
以下在存储器阵列的上下文中进一步描述以上所介绍的本发明的特征。然后参考可用于接地参考方案的电路而描述特定实例。参考与用于存储器单元的一或若干接地参考方案相关的设备图、系统图及流程图进一步图解说明及描述本发明的这些及其它特征。
图1图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性存储器阵列100。存储器阵列100也可称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可是可编程的以存储表示为逻辑“0”及逻辑“1”的两种状态。在一些情形中,存储器单元105经配置以存储多于两种逻辑状态。存储器单元105可包含电容器以存储表示可编程状态的电荷;举例来说,经充电电容器及未充电电容器可分别表示两种逻辑状态。DRAM架构通常可使用此设计,且所采用的电容器可包含具有线性电极化性质的电介质材料。相比来说,铁电存储器单元可包含具有铁电作为电介质材料的电容器。铁电电容器的电荷的不同电平可表示不同逻辑状态。铁电材料具有非线性极化性质;以下论述铁电存储器单元105的一些细节及优点。
可通过激活或选择适当字线110或数字线115(其也可称为存取线)而对存储器单元105执行例如读取及写入等操作。激活或选择字线110或数字线115可包含将电压施加到相应线。在一些情形中,数字线115可称为位线。字线110及数字线115由导电材料制成。举例来说,字线110及数字线115可由例如铜、铝、金、钨或类似物等金属制成。根据图1的实例,存储器单元105的每一行连接到单个字线110,且存储器单元105的每一列连接到单个数字线115。通过激活(即,将电压施加到)字线110中的一者及数字线115中的一者,可在其交叉点处存取单个存储器单元105。字线110与数字线115的交叉点可称为存储器单元的地址。
在一些架构中,单元的逻辑存储装置(例如,电容器)可通过选择组件而与数字线电隔离。字线110可连接到且可控制选择组件。举例来说,选择组件可是晶体管,且字线110可连接到晶体管的栅极。激活字线110会产生存储器单元105的电容器与其对应数字线115之间的电连接。然后可存取数字线以读取或写入存储器单元105。
存取存储器单元105可通过行解码器120及列解码器130而控制。在一些实例中,行解码器120从存储器控制器140接收行地址且基于所接收行地址而激活适当字线110。类似地,列解码器130从存储器控制器140接收列地址且激活适当数字线115。因此,通过激活字线110及数字线115,可存取存储器单元105。举例来说,存储器阵列100可通过激活DL_1及WL_3而存取存储器单元105。
在进行存取后,存储器单元105即刻可被感测组件125读取或感测以确定存储器单元105的所存储状态。举例来说,在存取存储器单元105之后,存储器单元105的铁电电容器可放电到对应数字线115上,从而在数字线115上感应出电压。数字线115的电压可输入到感测组件125,其中可将数字线115的电压与参考电压进行比较。相对于包含铁电电容器的存储器单元105,读取存储器单元可包含偏置(例如,将电压施加到)铁电电容器的极板。
感测组件125可包含各种晶体管或放大器以检测及放大信号中的差异,此可称为锁存。感测组件125可包含接收数字线115的电压并将其与参考电压进行比较的感测放大器。感测放大器的输出可至少部分地基于所述比较而被驱动为较高(例如,正)或较低(例如,负或接地)供应电压。举例来说,如果数字线115具有比参考电压高的电压,那么感测放大器输出可被驱动为正供应电压。在一些情形中,感测放大器另外可将数字线115的输出驱动为供应电压。感测组件125然后可锁存感测放大器的输出及/或数字线115的电压,此可用于确定存储器单元105中的所存储状态为逻辑“1”。替代地,如果数字线115具有比参考电压低的电压,那么感测放大器输出可被驱动为负或接地电压。感测组件125然后可锁存感测放大器的输出,此可用于确定存储器单元105中的所存储状态为逻辑“0”。存储器单元105的所检测逻辑状态然后可作为输出135通过列解码器130而输出。
存储器阵列100可使用任何或几乎任何电压作为参考电压,且感测组件125可将数字线115的电压与参考电压进行比较以确定存储器单元105的逻辑状态。但通过选择存储器单元105而导致的数字线115上的电压的量值可基于多种因素而变化,所述因素包含所存储状态(即,逻辑“1”或逻辑“0”)、铁电电容器的特性、所施加读取电压及类似物。由于这些变化,因此所感测电压在量值上可相对接近参考电压,此可降低感测裕量(即,表示逻辑“1”或“0”的数字线电压与参考电压之间的“裕量”)。此可致使读取电路变得较感测且因此较复杂以便准确地读取存储器单元105的状态;或小感测裕量可增加读取错误。此外,电压参考自身中可存在错误。举例来说,供应电压、温度、用作参考线的数字线115的特性(例如,长度、迹线宽度等)、存储器单元105(例如,寄生元件)的特性等的变化可影响(例如,增加或降低)参考线上的电压的量值。如果参考电压通过使用其它存储器单元105而产生,那么存储器单元105的铁电电容器的特性可进一步影响参考线上所产生的所得电压。
与使用非零参考相关联的额外问题可包含参考数字线115自身的充电(例如,寄生电路元件可影响所得参考电压)及施加到存储器单元105的极板的读取电压中的错误(例如,较高极板电压可与因不同逻辑状态而产生的增大的电压相关联)。即,在一些情形中,较高极板电压可施加到存储器单元105以增加从铁电电容器提取的电荷量且增加感测窗,例如,因逻辑“1”及逻辑“0”而产生的电压之间的差异。然而,施加较高极板电压也可相对于参考电压而增加针对两种逻辑状态的所得电压。因此,所得电压可不以所产生参考电压为中心,且可降低感测裕量。
使用零伏(0V)作为参考(例如,其中参考电压处于接地或虚拟接地的感测方案)可简化感测操作。如本文中所描述,使用0V作为参考的感测方案称为接地参考方案。在具有类似感测窗(例如,因逻辑状态“0”及逻辑状态“1”而产生的电压之间的电压差)及/或感测裕量的情况下,与使用非零电压参考相比,接地参考可产生更准确结果。举例来说,在接地参考方案中,正数字线电压可对应于一种逻辑状态,且负数字电压可对应于不同逻辑状态;且与数字线电压是高于还是低于某一非零电压相比,数字线电压是正还是负可更易于确定。接地参考方案也可减小与产生非零参考电压相关联的错误且可不使用额外电路来产生参考电压。此外,使用接地参考可减少与最初选择优选参考电压相关联的测试,所述测试可针对不同存储器阵列而变化。
为采用接地参考方案,可调整因不同逻辑状态而产生的数字线115的可能读取电压,使得与逻辑“1”及逻辑“0”相关联的电压以接地为中心。下文进一步详细描述可经实施以调整数字线115的电压的电路及伴随方法。如参考图4及5所描述,在一些实例中,可将负电压施加到铁电单元的极板以调整数字线115的电压。在其它实例(包含参考图6及7所描述的实例)中,可使用参考电路来调整数字线115的电压;举例来说,可将反相或互补电压施加到铁电单元的极板及参考电容器的极板。
通过激活相关字线110及数字线115可设定或写入存储器单元105。如上文所论述,激活字线110会将存储器单元105的对应行电连接到其相应数字线115。在激活字线110的同时通过控制相关数字线115,可写入存储器单元105—即,逻辑值可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据(举例来说,输入135)。在铁电电容器的情形中,通过跨越铁电电容器施加电压而写入存储器单元105。下文更详细地论述此过程。
在一些存储器架构中,存取存储器单元105可使所存储逻辑状态降级或毁坏,且可执行重新写入或刷新操作以使存储器单元105返回原始逻辑状态。在DRAM中,举例来说,电容器在感测操作期间可部分地或完全地放电,从而损坏所存储逻辑状态。因此,在感测操作之后可重新写入逻辑状态。另外,激活单个字线110可导致行中的所有存储器单元放电;因此,可需要重新写入行中的数个或全部存储器单元105。
包含DRAM的一些存储器架构可随时间失去其所存储状态,除非所述存储器架构通过外部电源而周期性地刷新。举例来说,经充电电容器可随时间通过泄漏电流而放电,从而导致所存储信息的损失。这些所谓的易失性存储器装置的刷新速率可是相对高的,例如针对DRAM为每秒数十次刷新操作,此可导致显著电力消耗。随着存储器阵列越来越大,增加的电力消耗可抑制存储器阵列的部署或操作(例如,电力供应、热量产生、材料限制等),尤其是对于依赖于有限电源(例如电池)的移动装置更是如此。然而,铁电存储器单元可具有相对于其它存储器架构可产生经改善性能的有益性质。举例来说,由于铁电存储器单元通常不太易受所存储电荷的降级影响,因此采用铁电存储器单元105的存储器阵列100可需要较少或不需要刷新操作且因此可需要较少电力来操作。
存储器控制器140可通过各种组件(举例来说,行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如,读取、写入、重新写入、刷新等)。存储器控制器140可产生行地址信号及列地址信号以便激活所要字线110及数字线115。存储器控制器140也可产生及控制在存储器阵列100的操作期间所使用的各种电压电位。一般来说,本文中所论述的所施加电压的振幅、形状或持续时间可被调整或变化且针对用于操作存储器阵列100的各种操作可是不同的。此外,可同时存取存储器阵列100内的一个、多个或全部存储器单元105;举例来说,在其中所有存储器单元105或存储器单元105的群组设定为单个逻辑状态的重设操作期间,可同时存取存储器阵列100的多个或全部单元。
在一些情形中,存储器控制器140可用于实施接地参考方案的特征。举例来说,存储器控制器140可向放大装置提供输入,所述放大装置用于将读取电压施加到存储器单元105中的铁电电容器的极板。在一些实例中,存储器控制器140可向放大装置提供负电压,所述放大装置又可将负电压施加到铁电电容器的极板。在其它实例中,存储器控制器140可向一或多个放大装置提供选择电压以选择存储器单元及参考电容器,且随后可将互补电压施加到相关联铁电单元的极板及参考电容器的极板。
图2图解说明根据本发明的各种实施例的支持接地参考方案的存储器单元的实例性电路200。电路200包含铁电存储器单元105-a、字线110-a(其也可称为存取线110-a)、数字线115-a及感测组件125-a,其等可分别是如参考图1所描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件(例如电容器205),所述逻辑存储组件具有电容耦合的第一极板及第二极板,所述第一极板可称为单元极板230且所述第二极板可称为单元底部215。在一些实例中,在不改变存储器单元105-a的操作的情况下可使电容器的定向翻转,即,第一极板可对应于单元底部215且第二极板可对应于单元极板230。在图2的实例中,单元极板230可经由极板线210而存取,且单元底部215可经由数字线115-a而存取。此外,在图2的实例中,电容器205的端子被绝缘铁电材料分开。如上文所描述,各种状态可通过对电容器205进行充电或放电(即,将电容器205的铁电材料极化)而存储。将电容器205极化所需的总电荷可称为剩余极化(PR)值,且在达到电容器205的总电荷的一半时电容器205的电压可称为矫顽电压(VC)。
可通过操作电路200中所表示的各种元件而读取或感测电容器205的所存储状态。电容器205可与数字线115-a进行电子通信。举例来说,电容器205可在选择组件220被去激活时与数字线115-a隔离且在选择组件220经激活以选择铁电存储器单元105-a时连接到数字线115-a。换句话说,铁电存储器单元105-a可使用与铁电电容器205进行电子通信的选择组件220而选择,其中铁电存储器单元105-a包含选择组件220及铁电电容器205。在一些情形中,选择组件220是晶体管且其操作通过将电压施加到晶体管栅极而控制,其中电压量值大于晶体管的阈值量值。字线110-a可激活选择组件220;举例来说,施加到字线110-a的电压被施加到晶体管栅极,从而连接电容器205与数字线115-a。在替代实施例中,选择组件220与电容器205的位置可交换,使得选择组件220介于极板线210与单元极板230之间且使得电容器205介于数字线115-a与选择组件220的其它端子之间。在此实施例中,选择组件220可通过电容器205与数字线115-a保持电子通信。此配置可与读取及写入操作的替代计时及偏置相关联。
由于铁电材料介于电容器205的极板之间且如下文较详细论述,电容器205在连接到数字线115-a后可不即刻放电。在一个方案中,为感测铁电电容器205在读取期间所存储的状态,极板线210及字线110-a可通过外部电压而偏置。在一些情形中,数字线115-a在将外部电压施加到极板线210及字线110-a之前与虚拟接地隔离。选择铁电存储器单元105-a可跨越电容器205产生电压差(例如,极板线210电压减去数字线115-a电压)。所施加电压差可产生电容器205上的所存储电荷的改变,此可取决于电容器205的初始状态(例如,初始状态是存储为逻辑“1”还是逻辑“0”),且可基于电容器205上所存储的所得电荷而在数字线115-a上感应出电压。然后可通过感测组件125-a而将数字线115-a上的所感应电压与参考(例如,参考线225的电压)进行比较以便确定存储器单元105-a中的所存储逻辑状态。
特定感测方案或过程可采取许多形式。在一个实例中,数字线115-a可具有固有电容且在电容器205响应于施加到极板线210的电压而充电或放电时生成非零电压。固有电容可取决于数字线115-a的物理特性(包含尺寸)。数字线115-a可连接许多存储器单元105,因此数字线115-a可具有产生不可忽略电容(例如,大约数微微法拉(pF))的长度。数字线115-a的后续电压可取决于电容器205的初始逻辑状态,且感测组件125-a可将此电压与由参考组件提供的参考线225上的电压进行比较。可操作电路200,使得在读取操作期间的可能数字线115电压以0V为中心。即,可将负电压施加到极板线210或可采用参考电路(未展示)以有效地降低数字线115的电压,使得其可在读取操作期间与接地相比较。
在一些实例中,参考线225是未使用数字线,其可为接地的。举例来说,可将电压施加到极板线210,且电容器底部215处的电压可与所存储电荷相关地改变。可将电容器底部215处的电压与感测组件125-a处的参考电压进行比较,且与参考电压的比较可指示电容器205的电荷因所施加电压而产生的改变且因此指示存储器单元105-a中所存储的逻辑状态。参考电压可为0V(即,接地或虚拟接地)。参考图3进一步详细描述电容器205中的电荷与电压之间的关系。
为写入存储器单元105-a,可跨越电容器205施加电压。可使用各种方法。在一个实例中,选择组件220可通过字线110-a而激活以便将电容器205电连接到数字线115-a。通过使用极板线210来控制单元极板230的电压及使用数字线115-a来控制单元底部215的电压,可跨越电容器205施加电压。为写入逻辑“0”,单元极板230可被处置为高,即,可将正电压施加到极板线210,且单元底部215可被处置为低,例如,使用数字线115-a而虚拟接地。为写入逻辑“1”,执行相反过程,即,单元极板230可被处置为低且单元底部215可被处置为高。电容器205的读取及写入操作可考虑与铁电装置相关联的非线性性质。
图3图解说明根据本发明的各种实施例的具有针对支持接地参考方案的存储器单元的滞后曲线300-a及300-b的此类非线性性质的实例。滞后曲线300-a及300-b分别图解说明实例性铁电存储器单元的写入及读取过程。滞后曲线300描绘随电压V而变的铁电电容器(例如,图2的电容器205)上所存储的电荷Q。
铁电材料由自发电极化表征,即,铁电材料在缺少电场的情况下维持非零电极化。实例性铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铅锆(PZT)及钽酸锶铋(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子而吸引相反电荷。因此,电荷被存储于铁电材料与电容器端子的界面处。由于在缺少外部所施加电场的情况下可维持电极化达相对长的时间、甚至可无限期地维持电极化,因此与(举例来说)DRAM阵列中所采用的电容器相比,电荷泄漏可被显著降低。此可降低对执行如上文针对一些DRAM架构所描述的刷新操作的需要。
从电容器的单个端子的角度可理解滞后曲线300。以实例方式,如果铁电材料具有负极化,那么正电荷将累积在所述端子处。同样地,如果铁电材料具有正极化,那么负电荷将累积在所述端子处。另外,应理解,滞后曲线300中的电压表示跨越电容器的电压差且是定向的。举例来说,正电压可通过以下方式而施加:将正电压施加到讨论中的端子,且使第二端子维持处于接地。负电压可通过以下方式而施加:使讨论中的端子维持处于接地,且将正电压施加到第二端子—即,可施加正电压以使讨论中的端子负极化。类似地,可将两个正电压、两个负电压或正电压与负电压的任何组合施加到适当电容器端子以产生滞后曲线300中所展示的电压差。
如滞后曲线300-a中所描绘,铁电材料可维持具有零电压差的正或负极化,从而产生两种可能经充电状态:电荷状态305及电荷状态310。根据图3的实例,电荷状态305表示逻辑“0”且电荷状态310表示逻辑“1”。在一些实例中,相应电荷状态的逻辑值可被颠倒以适应用于操作存储器单元的其它方案。
逻辑“0”或“1”可通过以下方式而写入到存储器单元:通过施加电压而控制铁电材料的电极化及因此控制电容器端子上的电荷。举例来说,跨越电容器施加净正电压315产生电荷累积,直到达到电荷状态305-a为止。在移除电压315后,电荷状态305-a即刻遵循路径320,直到其达到处于零电压电位的电荷状态305为止。类似地,电荷状态310通过施加净负电压325(此产生电荷状态310-a)而写入。在移除负电压325之后,电荷状态310-a遵循路径330,直到其达到处于零电压的电荷状态310为止。
为读取或感测铁电电容器的所存储状态,可跨越电容器施加电压。作为响应,所存储电荷改变,且改变的程度取决于初始电荷状态—即,电容器的所存储电荷改变的程度取决于最初是存储电荷状态305-b还是310-b而变化。举例来说,滞后曲线300-b图解说明两种可能所存储电荷状态305-b及310-b。净电压335可施加到电容器的单元极板(例如,参考图2,单元极板230)。尽管描绘为正电压,但电压335可为负。响应于电压335,电荷状态305-b可遵循路径340。同样地,如果最初存储电荷状态310-b,那么电荷状态310-b遵循路径345。电荷状态305-c及电荷状态310-c的最终位置取决于若干因素,所述因素包含特定感测操作及电路。
在一些情形中,最终电荷可取决于存储器单元的数字线的固有电容。举例来说,如果电容器电连接到数字线且施加电压335,那么数字线的电压可因其固有电容而升高,且在感测组件处所测量的电压可取决于数字线的所得电压。因此,滞后曲线300-b上的最终电荷状态305-c及310-c的位置可取决于数字线的电容且可通过负载线分析而确定—即,电荷状态305-c及310-c可相对于数字线电容而定义。因此,电容器的电压、电压350或电压355可不同且可取决于电容器的初始状态。
通过将施加到单元极板的电压(例如,电压335)和跨越电容器的电压(例如,电压350或电压355)的差与参考电压进行比较,可确定电容器的初始状态。如参考图2可理解,数字线的电压可表示为施加到极板线210的电压与跨越电容器205的所得电压的差。如上文所论述,数字线的电压至少部分地基于电容器处所存储的电荷的改变,且电荷的改变与跨越电容器而施加的电压的量值相关联。在一些实例中,参考电压可是因电压350及355而产生的数字线电压的平均值,且在比较后,可确定所感测数字线电压是高于还是低于参考电压。然后,可基于所述比较而确定铁电单元的值(即,逻辑“0”或“1”)。
然而,如上文所论述,数字线及参考电压可至少部分地基于单元特性(例如,寿命)、环境因素(例如,温度)、所施加极板电压等而变化。在特定情景中,使用数字线电压的平均值作为参考电压可降低感测裕量。举例来说,因两种逻辑状态而产生的数字线电压的变化可增加数字线电压的平均值,且参考电压可朝向数字线电压中的一者而偏置。代替非零电压参考(例如,数字线电压的平均值)而使用接地参考可减小与参考电压相关联的错误、简化参考电压的产生且减小与感测操作相关联的复杂性。
如上文所论述,读取不使用铁电电容器的存储器单元可使所存储逻辑状态降级或毁坏。然而,铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说,如果存储电荷状态305-b且执行读取操作,那么电荷状态可遵循路径340而达到电荷状态305-c,且在移除电压335之后,电荷状态可(举例来说)通过沿反相方向遵循路径340而返回到初始电荷状态305-b。
图4图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性电路400。电路400包含存储器单元105-b、字线110-b(其也可称为存取线110-b)、数字线115-b及感测组件125-b,其等可分别是参考图1及2所描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路400也包含极板线210-a及参考线225-a,其等分别可是参考图2所描述的极板线210及参考线225的实例。电路400也包含电压源405、电压源410及开关组件420。
数字线115-b及参考线225-a可分别具有相应固有电容415-a及415-b。固有电容415-a及415-b可不是电装置—即,可不是两端子电容器。而是,固有电容415-a及415-b可取决于数字线115-b及参考线225-a的物理特性(包含尺寸)。在一些情形中,参考线225-a是未使用或非现用数字线。在一些实例中,尽管未描绘,但数字线115-b经由开关组件而连接到虚拟接地。虚拟接地可用作电路400的共同参考且也可称为接地或0V,但在与地面接地相比时,虚拟接地可浮动到不同于(例如,大于或小于)零伏的电压。
参考线225-a的电压可被感测组件125-b用作参考以用于与数字线115-b的电压相比较。在一些实例中,参考线225-a连接到虚拟接地以提供接地参考以用于与数字线115-b的电压相比较。参考线225-a可通过开关组件420与虚拟接地分离,所述开关组件可实施为晶体管(例如,p型场效应晶体管(FET))。在其它情形中,参考线225-a可直接连接到虚拟接地。
如所描绘,存储器单元105-b与数字线115-b进行电子通信。存储器单元105-b可使用选择组件而选择,所述选择组件经由字线110-b与铁电电容器进行电子通信,如参考图2所描述。激活选择组件可将铁电电容器连接到数字线115-b。
极板线210-a可与铁电电容器(例如,铁电电容器的极板)进行电子通信。为读取存储器单元105-b,可将电压施加到存储器单元105-b的铁电电容器的极板线210-a。将正电压施加到极板线210-a连同将电压施加到字线110-b一起可致使铁电电容器对数字线115-b进行充电。在施加正电压之后,可将负电压施加到极板线210-a以调整数字线115-b的电压。在一些情形中,在响应于所施加正电压而确定数字线115-b的电压已达到阈值之后,施加负电压。所述负电压可经选择以将因铁电电容器中所存储的逻辑状态“0”而产生的电压及因所存储逻辑状态“1”而产生的电压调整为以虚拟接地为中心。以实例方式,可(例如)通过施加变化的极板电压、温度等而测试铁电存储器阵列的铁电存储器单元以确定平均逻辑“1”电压及平均逻辑“0”电压,且可相应地选择负电压。在其它情形中,负电压可基于针对铁电存储器阵列已开发的数学模型或基于所确立测试结果而选择。在一些情形中,可经由外部电压源、放大器、线驱动器或类似物而将电压施加到极板线210-a及字线110-a。
感测组件125-b可用于确定存储器单元105-b的所存储状态。在一些情形中,感测组件125-b可是或可包含感测放大器。感测组件125-b可通过电压源405及电压源410而操作。在一些实例中,电压源405是正供应电压,而电压源410是负供应电压或虚拟接地。感测组件125-b可用于至少部分地基于数字线115-b的电压及参考线225-a的电压而确定铁电存储器单元105-b的逻辑值。感测组件125-b可由控制器激活或去激活。在一些情形中,感测组件125-b被激活或被“激发”以触发数字线115-b的电压与参考线225-a的电压之间的比较。感测组件125-b可将感测放大器的输出锁存为由电压源405或电压源410提供的电压。举例来说,如果数字线115-b的电压大于参考线225-a的电压,那么感测组件125-b可将感测放大器的输出锁存于从电压源405供应的正电压处。
图5图解说明根据本发明的各种实施例的用于存储器单元的接地参考方案的时序图500。时序图500在轴505上描绘电压且在轴510上描绘时间。因此时序图500上可表示各种组件随时间而变的电压。举例来说,时序图500包含字线电压515、极板电压520以及数字线电压530-a及530-b。时序图500也包含读取电压535、电压阈值540、参考电压545及计时阈值550。时序图500描绘参考图4所描述的电路400的实例性操作。下文参考前述各图的组件而描述图5。为便于表示可使接近零的电压与轴510偏移;在一些情形中,这些电压可等于或基本上等于零。
如图4中所论述,可将电压施加到极板线210-a。在一些实例中,可将读取电压(即,用于读取铁电电容器的状态的电压)施加到极板线210-a,从而偏置铁电电容器。可在铁电电容器的极板处测量的极板电压520可随所施加读取电压而升高。在施加读取电压之后,存储器单元105-b可通过将另一电压施加到字线110-b而存取。可在存储器单元105-a的选择组件的栅极处测量的字线电压515可随施加到字线110-b的电压而升高。当字线电压515升高时,选择组件可在存储器单元105-b的经偏置铁电电容器与数字线115-b之间提供导电路径。相应地,数字线电压530可随着铁电电容器放电到数字线115-b上而升高。在执行读取操作之前,可使数字线电压530虚拟接地。在一个实例中,开关组件(例如晶体管)可用于将数字线115-c连接到接地。
在选择字线110-b后,存储器单元105-b的铁电电容器与固有电容415-a共享电荷,直到存储器单元105-b的铁电电容器的单元底部(例如,单元底部215,如参考图2所描述)的电压与跨越固有电容415-a的电压相等为止。数字线电压530可升高到基于所存储状态的两个电压中的一者。但如上文所论述,这两个电压可随存储器单元105-b的特性、温度等而变化。如果铁电电容器存储逻辑“1”,那么可产生数字线电压530-a,而如果存储逻辑“0”,那么可产生数字线电压530-b。当与数字线电压530-b相比时,数字线电压530-a可与铁电单元内的较小电压降及因此较高数字线电压相关联,如参考图3所描述。
根据图5中所描绘的实例,在数字线电压530达到电压阈值或计时阈值550或者两者之后,将负电压施加到极板线210-a,从而将极板电压520驱动为负。在一些情形中,在确定已施加正电压达预定持续时间(例如,达超过计时阈值550的持续时间)之后,可施加负电压。所述预定持续时间可至少部分地基于铁电电容器的特性、数字线的特性、与对铁电存储器单元的读取或写入相关联的时序或者其任何组合而确定。在其它情形中,可基于确定数字线已达到阈值而施加负电压。或在一些情形中,基于确定数字线电压530已稳定(例如,数字线的电压的改变速率已达到阈值)而施加负电压。举例来说,可确定改变速率低于阈值(例如,小于10mV/ns)。在其它实例中,可基于确定数字线电压530处于数字线电压530-a或530-b的预期稳定电压的百分比范围内(例如,在5%内)而施加负电压。在一些情形中,预期稳定电压可使用实验数据、预测模型或类似物而确定。
当极板电压520转变为负电压时,数字线电压530可使电荷返回到铁电电容器,且数字线电压530也可降低。数字线电压530的降低可取决于所施加负电压的量值。在一些情形中,负电压的量值是至少部分地基于数字线电压530-a及530-b的所得降低而选择。在一些实例中,负电压经选择而使数字线电压530-a及530-b(即,因选择存储器单元而产生的可能数字线电压)以参考电压545为中心,所述参考电压可是处于虚拟接地(例如,0V,如时序图500中所展示)。在一些情形中,参考电压545可通过经由开关组件420将参考线225-a连接到虚拟接地而产生。在因所施加负电压而产生的数字线电压530已稳定之后,在时间555处激发感测组件125-b。
感测组件125-b可将数字线电压530与参考电压545进行比较,且可相应地锁存感测组件125-b的输出。举例来说,如果铁电电容器存储逻辑值“1”,那么感测组件125-b可将数字线电压530-a与参考电压545进行比较且可确定数字线电压530-a高于参考电压545。因此,感测组件125-b的输出可被驱动为正供应电压且被锁存。在此实例中,当感测组件125-b输出正供应电压时,数字线115-b也被驱动为供应电压。
图6图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的实例性电路600。电路600包含存储器单元105-c、字线110-c(其也可称为存取线110-c)、数字线115-c及感测组件125-c,其等可分别是参考图1、2、4及5所描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路600也可包含极板线210-b及参考线225-b,其等可分别是参考图2及4所描述的极板线210及参考线225的实例。另外,电路600包含电压源405-a、电压源410-a、固有电容415-c及415-d以及开关组件420-a及420-b,其等可是参考图4所描述的电压源405、电压源410及固有电容415以及开关组件420的实例。电路600也可包含参考电路605,所述参考电路可与数字线115-c进行电子通信且可包含参考电容器615、选择组件610、选择线620及参考极板线625。
选择组件610可用于连接数字线115-c与参考电容器615。参考电容器615可实施为电介质电容器、陶瓷电容器、电解电容器或铁电电容器。在一些情形中,选择组件610可是晶体管,例如p型FET。选择线620可与选择组件610进行电子通信且用于激活选择组件610。举例来说,参考电容器615可通过将电压施加到选择线620而存取,所述选择线在铁电电容器的情形中可实施为字线。参考电容器615的大小可经选择使得因逻辑“0”及逻辑“1”而产生的数字线115-c的电压以接地参考为中心。在一个实例中,电容器的大小选定为约80毫微微法拉(fF)。在一些情形中,参考电容器615的大小可选定为与存储逻辑“0”的铁电电容器相关联的电容及与存储逻辑“1”的铁电电容器相关联的电容的平均值。在另一实例中,如果使用铁电电容器,那么铁电电容器的大小可选定为大于存储器单元105-c的铁电电容器的大小。在一些实例中,参考电容器可通过使用存储逻辑“0”的第一铁电电容器及存储逻辑“0”的第二铁电电容器而实施。
参考极板线625可与参考电容器615及数字线115-c进行电子通信。最初,可将正电压施加到参考极板线625且可将零电压施加到极板线210-b以偏置存储器单元105-c的铁电电容器且偏置参考电容器615。在一些情形中,参考电容器615的另一侧可经由开关组件420-b维持处于接地参考以使得能够对参考电容器615进行充电。随后,可将选择电压施加到字线110-c及选择线620以存取存储器单元105-c及参考电路605。将选择电压施加到字线110-c及选择线620可分别将存储器单元105-c的铁电电容器及参考电容器615连接到数字线115-c。在一些情形中,数字线115-c可在已施加选择电压之后维持到虚拟接地的连接达持续时间且随后可与接地隔离。在稍后时间点,可将零电压施加到参考极板线625且可将正电压施加到极板线210-b。在一些情形中,施加到极板线210-b的正电压的量值可不同于先前施加到参考电容器615的正电压的量值。
施加反相或互补电压(即,将零电压施加到参考极板线625且将正电压施加到极板线210-b)可致使铁电电容器放电到数字线115-c上,同时参考电容器615从数字线115-c汲取电荷。当电荷堆积于数字线115-c上时,数字线115-c的电压可增加;且当从数字线115-c汲取电荷时,数字线115-c的电压可降低。这些互补功能可用于使所得逻辑“1”及逻辑“0”电压(即,因选择存储器单元105-c而产生的数字线115-c的可能电压)以零伏为中心。可将数字线115-c的电压与参考线225-b的电压进行比较以确定存储器单元105-c所存储的逻辑值。在一些情形中,参考线225-b的电压可处于虚拟接地,如上文所论述。在一些情形中,可经由外部电压源、放大器、线驱动器或类似物将电压施加到极板线210-b、字线110-b、选择线620及参考极板线625。
图7图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的时序图700。时序图700在轴505-a上描绘电压且在轴510-a上描绘时间。时序图700上表示各种组件随时间而变的电压。举例来说,时序图700包含字线电压515-a、极板电压520-a以及数字线电压530-c及530-d,其等可是参考图5所描述的字线电压515、极板电压520及数字线电压530的实例。时序图700也可包含读取电压535-a及参考电压545-a,其等可是参考图5所描述的读取电压535及参考电压545的实例。时序图700可因操作参考图6所描述的电路600而产生。下文参考前述各图的组件描述图7。为便于表示可使接近零的电压与轴510-a偏移,在一些情形中,这些电压可等于或基本上等于零。
如参考图6所论述,可将参考极板电压710施加到参考极板线625以给参考电容器615充电,同时可使施加到极板线210-b的极板电压520-a及参考电容器的另一侧维持处于虚拟接地。在一些情形中,所施加电压的量值可是与读取操作相关联的电压。随后,可将选择电压705施加到选择线620以经由选择组件610在参考电容器615与数字线115-c之间形成导电路径。基本上与施加选择电压705同时地,可将字线电压515-a施加到字线110-c以在存储器单元105-c的铁电电容器与数字线115-c之间形成导电路径。在一些情形中,使用相同电压来存取存储器单元105-c的铁电电容器及参考电路605的参考电容器两者,而在其它情形中,使用不同电压。在一些情形中,在已施加选择电压705及字线电压515-a之前及在此之后,数字线电压530可经由开关组件415-c维持处于接地参考。
然后可将参考极板电压710及极板电压520-a反相地施加(例如,可将所述电压沿互补方向移动)到参考极板线625及极板线210-b。相应地,参考极板电压710可降低且极板电压520-a可增加。即,可移除施加到参考极板线625的电压以变为零伏,且基本上同时地,可将电压(例如,读取电压)施加到极板线210-b。基本上同时地施加电压意指同时或大约同时地施加电压。基本上同时地施加电压也可意指:在施加一个电压的特定时间周期内,施加第二电压—例如,在施加第一电压的0.5纳秒(ns)内,施加第二电压。举例来说,参考极板电压710的降低可与极板电压520-a的增加同时发生。在一些情形中,在字线110-c及参考极板线625处所施加的电压之间的时间周期因存储器阵列的特性(例如,传播延迟)而增加。在这些情形中,参考极板电压710及极板电压520-a的增加及降低可并非是同时发生的,且施加电压之间的时间周期可与3ns一样大。如所描绘,增加极板电压520-a可致使存储器单元105-c的铁电电容器放电到数字线115-c上,而降低参考极板电压710可从数字线115-c抽取电荷。
将电荷提供到数字线115-c可提高数字线电压530,且移除电荷可降低数字线电压530。从数字线115-c移除的电荷量可与参考极板电压710的改变速率、参考电容器615的大小、电容器615当前所存储的电荷、参考极板电压710的量值或其任何组合相关联。在一些情形中,参考极板电压710及参考电容器615的大小经选择以使所得数字线电压530-c及530-d以虚拟接地为中心。在时间555-a处可激发感测组件125-c以将数字线电压530与参考电压545-a进行比较。如果所感测数字线电压530为高(例如,数字线电压530-c)且与参考545-a相比较,那么感测组件125-c的输出及数字线电压530-c可升高到电压源405-a所供应的电压。否则,如果所感测数字线电压530为低(例如,数字线电压530-d)且与参考相比较,那么感测组件125-c的输出及数字线电压可升高到电压源410-a所供应的电压。感测组件125-c的输出可被锁存且用于确定与存储器单元105-c相关联的所存储状态。
图8展示根据本发明的各种实施例的支持用于存储器单元的接地参考方案的存储器阵列100-a的框图800。存储器阵列100-a可含有存储器控制器140-a及存储器单元105-d,其等可是参考图1及2所描述的存储器控制器140及存储器单元105的实例。存储器控制器140-a可包含偏置组件810、计时组件815及数字线(DL)电压调整组件830,且可如图1到7中所描述而操作存储器阵列100-a。
存储器控制器140-a可与字线110-d(其也可称为存取线110-d)、数字线115-d、感测组件125-d、极板线210-c及参考电路605-a以及存储器单元105-d进行电子通信,其等可是如参考图1、2、4或6所描述的字线110、数字线115、感测组件125、极板线210、参考电路605及存储器单元的实例。存储器阵列100-a也可包含参考组件820、锁存器825及控制线835。存储器阵列100-a的组件可彼此进行电子通信且可执行参考图1到7所描述的功能。在一些情形中,参考组件820、感测组件125-a及锁存器825均可是存储器控制器140-a的组件。
存储器控制器140-a可经配置以通过将电压施加到那些各个节点而激活字线110-d、极板线210-a或数字线115-d。在一些情形中,存储器控制器140-a可使用偏置组件810来执行其操作。举例来说,偏置组件810可经配置以施加用以操作存储器单元105-d的电压以读取或写入存储器单元105-d,如上文所描述。在一些情形中,存储器控制器140-a可包含行解码器、列解码器或两者,如参考图1所描述。此可使得存储器控制器140-a能够存取一或多个存储器单元105。偏置组件810也可给参考组件820提供电压以便产生用于感测组件125-a的参考信号。另外,偏置组件810可提供用于感测组件125-a的操作的电压。
在一些情形中,存储器控制器140-a可使用计时组件815来执行其操作。举例来说,计时组件815可控制各种字线选择或极板偏置的时序,所述时序包含用于进行切换及电压施加以执行例如本文中所论述的读取及写入等存储器功能的时序。在一些情形中,计时组件815可控制偏置组件810的操作。在一些情形中,计时组件815可用于选择用于读取操作的存储器单元105-d及触发参考电路605-a。
参考组件820可包含用以产生用于感测组件125-a的参考信号的各种组件。参考组件820可包含具体来说经配置以产生参考信号的电路。在一些情形中,参考组件820可是其它铁电存储器单元105。在一些实例中,参考组件820可经配置以输出具有两个感测电压之间的值的电压,如参考图3所描述。或参考组件820可经设计以输出虚拟接地。感测组件125-a可将来自存储器单元105-d(通过数字线115-d)的信号与来自参考组件820的参考信号进行比较。在确定逻辑状态后,感测组件然后可即刻将输出存储于锁存器825中,其中锁存器可根据电子装置使用存储器装置进行的操作而使用,存储器阵列100-a为所述存储器装置的一部分。
在一些情形中,存储器控制器140-a可经由控制线835而调整数字线115-d的电压。举例来说,DL电压调整组件830可用于调整数字线115-d的电压,使得可利用接地参考。在一些情形中,DL电压调整组件830可用于确定因初始逻辑状态“1”或“0”而产生的数字线电压的中心。举例来说,DL电压调整组件830连同偏置组件810及计时组件815一起可用于将正电压施加到极板线210-c、确定数字线115-d的电压已达到阈值,及在数字线115-d的电压已达到阈值之后将负电压施加到极板线210-c。在某些实例中,存储器控制器140-a可使用控制线835来偏置极板线210-c。
举例来说,偏置组件810可将存储器单元105-d的铁电电容器连接到第一电压源(例如,正电压源)或第二电压源(例如,负电压源)或者两者。计时组件815及/或DL电压调整组件830可用于响应于所施加正电压而确定数字线115-d的电压已达到阈值。在一些情形中,确定数字线115-d的电压已达到阈值可至少部分地基于确定已施加正电压达预定持续时间、确定数字线的电压已达到阈值电压、确定数字线的电压的改变速率已达到阈值,或其任何组合。存储器控制器140-a可用于触发感测组件125-a以在施加负电压之后将数字线115-d的电压与接地参考进行比较。在一些情形中,存储器控制器140-a可使用感测组件125-a的输出至少部分地基于数字线的电压与接地参考的比较而确定铁电存储器单元的逻辑值。
在另一实例中,DL电压调整组件830可结合偏置组件810、计时组件815及参考电路605-a一起用于将第一电压施加到极板线210-c且将第二电压施加到参考电路605-a,其中第二电压是第一电压的反相。在某些实例中,存储器控制器140-a利用偏置组件810及控制线835来触发参考电路605-a及偏置极板线210-c。
举例来说,偏置组件810可用于将第一电压源连接到铁电存储器单元105-d的铁电电容器,其中铁电电容器经由第一选择组件与数字线115-d进行电子通信。偏置组件810也可用于将第二电压源连接到参考电路605-a的参考电容器,其中参考电容器经由第二选择组件与数字线进行电子通信,其中第二电压是第一电压的反相且至少部分地基于施加第一电压而被施加。在一些情形中,计时组件815可触发偏置组件810以基本上同时地施加第一电压及第二电压。偏置组件810也可用于激活第一选择组件以执行对铁电存储器单元的读取操作且激活第二选择组件以在所述读取操作期间将参考电容器的电荷转移到数字线115-d。在将所述第一电压源连接到所述铁电电容器或将所述第二电压源连接到所述参考电容器之前可使用偏置组件810使所述数字线虚拟接地。如上,感测组件125-a可将来自存储器单元105-d(通过数字线115-d)的信号与来自参考组件820的参考信号进行比较。在一些情形中,存储器控制器140-a可使用感测组件125-a的输出至少部分地基于数字线的电压与接地参考的比较而确定铁电存储器单元的逻辑值。
图9图解说明根据本发明的各种实施例的支持用于存储器单元的接地参考方案的系统900。系统900包含装置905,所述装置可是或包含印刷电路板以连接或物理支撑各种组件。装置905包含存储器阵列100-b,所述存储器阵列可是参考图1及图6所描述的存储器阵列100的实例。存储器阵列100-b可含有存储器控制器140-b及存储器单元105-e,其等可是参考图1及6所描述的存储器控制器140以及参考图1、2、4、6及8所描述的存储器单元105的实例。装置905也可包含处理器910、BIOS组件915、外围组件920、输入/输出控制组件925及DL电压调整组件940。DL电压调整组件940可是如参考图8所描述的DL电压调整组件830的实例。装置905的组件可通过总线930彼此进行电子通信。
处理器910可经配置以通过存储器控制器140-b进行操作。在一些情形中,处理器910可执行参考图1及6所描述的存储器控制器140的功能。在其它情形中,存储器控制器140-b可集成到处理器910中。处理器910可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或者处理器910可是这些类型的组件的组合,且处理器910可执行本文中所描述的各种功能,所述功能包含支持用于存储器单元的接地参考方案。举例来说,处理器910可经配置以执行所存储的计算机可读指令以致使装置905执行各种功能或任务。
BIOS组件915可是包含操作为固件的基本输入/输出系统(BIOS)的软件组件,所述组件可使系统900的各种硬件组件初始化且运行。BIOS组件915也可管理处理器910与各种组件(例如,外围组件920、输入/输出控制组件925等)之间的数据流。BIOS组件915可包含只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中所存储的程序或软件。
外围组件920可是任何输入或输出装置或集成到装置905中的用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、USB控制器、串行或并行端口或者外围卡插槽,例如外围组件互连件(PCI)或加速图形端口(AGP)插槽。
输入/输出控制组件925可管理处理器910与外围组件920、输入装置或输出装置之间的数据通信,所述输入装置或输出装置经由输入935或输出945而接纳。输入/输出控制组件925也可管理未集成到装置905中的外围设备。在一些情形中,输入/输出控制组件925可表示到外部外围设备的物理连接或端口。
输入935可表示在装置905外部为装置905或其组件提供输入的装置或信号。此输入可包含用户接口或者与其它装置的接口或其它装置之间的接口。在一些情形中,输入935可是经由外围组件920与装置905介接的外围设备或可受输入/输出控制组件925管理。
输出945可实施为在装置905外部的经配置以接收来自装置905或其组件中的任一者的输出的装置或信号。输出装置的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等。在一些情形中,输出945可是经由外围组件920与装置905介接的外围设备或可受输入/输出控制组件925管理。
存储器控制器140-b、装置905及存储器阵列100-b的组件可由经设计以实施其功能的电路构成。此可包含经配置以实施本文中所描述的功能的各种电路元件,举例来说,导电线、晶体管、电容器、电感器、电阻器、放大器或者其它有源或无源元件。
图10展示图解说明根据本发明的各种实施例的利用用于存储器单元的接地参考方案的方法1000的流程图。方法1000的操作可通过存储器阵列100而实施,如参考图1到9所描述。举例来说,方法1000的操作可通过存储器控制器140而执行,如参考图1、8及9所描述。在一些实例中,存储器控制器140可执行用以控制存储器阵列100的功能元件的一组代码以执行下文所描述的功能。另外或替代地,存储器控制器140可执行下文所描述的使用专用硬件的功能的特征。
在方框1005处,方法可包含将正电压施加到铁电存储器单元的铁电电容器,其中铁电电容器与数字线进行电子通信。在某些实例中,方框1005的操作可通过偏置组件810而执行或促进,如参考图8所描述。
在方框1010处,方法可包含响应于施加正电压而确定数字线的电压已达到阈值。在某些实例中,方框1010的操作可通过计时组件815而执行或促进,如参考图8所描述。在一些情形中,确定数字线的电压已达到阈值包含确定数字线的电压已达到阈值电压。另外或替代地,确定数字线的电压已达到阈值可包含确定数字线的电压的改变速率已达到阈值。
在方框1015处,方法可包含在数字线的电压达到阈值之后将负电压施加到铁电电容器。在某些实例中,方框1015的操作可通过偏置组件810而执行或促进,如参考图8所描述。在一些情形中,施加到铁电电容器的负电压的量值至少部分地基于所述阈值。确定数字线的电压已达到阈值可包含确定已施加正电压达预定持续时间。预定持续时间可至少部分地基于以下各项中的至少一者:铁电电容器的特性、数字线的特性、与对铁电存储器单元的读取或写入相关联的时序或者其任何组合。在一些情形中,方法包含在施加负电压之后将数字线的电压与接地参考进行比较。在一些情形中,铁电存储器单元的逻辑值是至少部分地基于数字线的电压与接地参考的比较而确定。
图11展示图解说明根据本发明的各种实施例的利用用于存储器单元的接地参考方案的方法1100的流程图。方法1100的操作可通过存储器阵列100而实施,如参考图1到9所描述。举例来说,方法1100的操作可通过存储器控制器140而执行,如参考图1、8及9所描述。在一些实例中,存储器控制器140可执行用以控制存储器阵列100的功能元件的一组代码以执行下文所描述的功能。另外或替代地,存储器控制器140可执行下文所描述的使用专用硬件的功能的特征。
在方框1105处,方法可包含将第一电压施加到铁电存储器单元的铁电电容器,其中铁电电容器与数字线进行电子通信。在某些实例中,方框1105的操作可通过偏置组件810而执行或促进,如参考图8所描述。在一些实例中,方法可包含通过激活与铁电电容器及数字线进行电子通信的第一选择组件及激活与参考电容器及数字线进行电子通信的第二选择组件而选择用于读取操作的铁电存储器单元。在一些情形中,在施加第一电压之前激活第一选择组件及第二选择组件。
在方框1110处,方法可包含将第二电压施加到与数字线进行电子通信的参考电容器,其中第二电压是第一电压的反相且至少部分地基于施加第一电压而被施加。在某些实例中,方框1110的操作可通过偏置组件810而执行或促进,如参考图8所描述。在一些实例中,基本上同时施加第一电压及第二电压。在一些情形中,在施加第一电压及/或第二电压之前激活第一选择组件及第二选择组件。在一些实例中,方法可包含在施加第一电压或第二电压之前使数字线虚拟接地。在一些实例中,方法包含在将第二电压施加到参考电容器之后将数字线的电压与接地参考进行比较。确定铁电存储器单元的逻辑值可至少部分地基于数字线的电压与接地参考的比较。
因此,可提供用于利用接地参考方案的方法1000及1100。应注意,方法1000及1100描述可能实施方案,且可重新布置或以其它方式修改操作及步骤,使得其它实施方案是可能的。在一些实例中,可组合方法1000及1100中的两者或多于两者的特征。
本文中的描述提供若干实例且不限制权利要求书中所陈述的范围、适用性或实例。可对所论述的元件的功能及布置做出改变,此并不背离本发明的范围。视需要,各种实例可省略、替代或添加各种程序步骤或组件。此外,关于一些实例所描述的特征可组合于其它实例中。
本文中所陈述的描述连同附图一起描述实例性配置且不表示可实施的或处于权利要求书的范围内的所有实例。如本文中所使用,术语“实例”及“示范性”意指“用作实例、例子、实施例或图解”且并非是“优选的”或“比其它实例有利的”。出于提供对所描述技法的理解的目的,详细描述包含特定细节。然而,这些技法可在不具有这些特定细节的情况下实践。在一些例子中,以框图形式展示众所周知的结构及装置以便避免使所描述实例的概念模糊。
在所附各图中,类似组件或特征可具有相同参考标记。此外,相同类型的各组件可通过以下方式进行区分:在参考标记后面加上短划线及在类似组件当中进行区分的第二标记。当说明书中使用第一参考标记时,不管第二参考标记为何,所述描述适用于具有相同第一参考标记的类似组件中的任一者。
本文中所描述的信息及信号可使用多种不同技术及技法中的任一者而表示。举例来说,在以上描述通篇中可提及的数据、指令、命令、信息、信号、位、符号及芯片由电压、电流、电磁波、磁场或粒子、光学场或粒子或者其任何组合表示。一些图式可将信号图解说明为单个信号;然而,所属领域的技术人员将理解,所述信号可表示信号的总线,其中总线可具有多种位宽度。
如本文中所使用,术语“虚拟接地”是指保持处于约零伏(0V)的电压但并不与接地直接连接的电路的节点。相应地,虚拟接地的电压可临时波动并返回到处于稳定状态的约0V。虚拟接地可使用各种电子电路元件(例如,由运算放大器及电阻器组成的分压器)而实施。其它实施方案也是可能的。“虚拟接地”或“经虚拟接地”意指连接到约0V。
术语“电子通信”是指组件之间的支持组件之间的电子流的关系。此可包含组件之间的直接连接或可包含中间组件。电子通信的组件可主动地交换电子或信号(例如,在激励电路中)或可不主动地交换电子或信号(例如,在去激励电路中),但可在电路被激励后即刻经配置且可操作以交换电子或信号。以实例方式,经由开关(例如,晶体管)物理连接的两个组件是电子通信的,而不管开关的状态(即,断开或闭合)如何。术语“经隔离”是指组件之间的其中电子目前不在组件之间流动的关系。举例来说,通过开关物理连接的两个组件在开关断开时可彼此隔离。
本文中所论述的装置(包含存储器阵列100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情形中,衬底是半导体晶片。在其它情形中,衬底可是绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可使用各种化学物种(包含但不限于磷、硼或砷)通过掺杂进行控制。掺杂可通过离子植入或通过任何其它掺杂手段在衬底的初始形成或生长期间执行。
本文中所论述的一或若干晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。所述端子可通过导电材料(例如,金属)连接到其它电子元件。源极及漏极可是导电的且可包括重掺杂(例如,退化)半导体区域。源极及漏极可被轻掺杂半导体区域或沟道分离。如果沟道为n型(即,多数载流子为电子),那么FET可称为n型FET。如果沟道为p型(即,多数载流子为空穴),那么FET可称为p型FET。沟道可被绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极而控制。举例来说,分别将正电压或负电压施加到n型FET或p型FET可致使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可被“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可被“关断”或“去激活”。
连同本文中的揭示内容一起所描述的各种说明性块、组件及模块可利用经设计以执行本文中所描述的功能的以下各项而实施或执行:通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或者其任何组合。通用处理器可是微处理器,但在替代方案中,处理器可是任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的组合、或任何其它此类配置)。
本文中所描述的功能可以硬件、处理器所执行的软件、固件或其任何组合而实施。如果以处理器所执行的软件实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案也在本发明及所附权利要求书的范围内。举例来说,由于软件的本质,因此上文所描述的功能可使用处理器所执行的软件、硬件、固件、硬连线或这些中的任何者的组合而实施。实施若干功能的特征也可物理上位于各种位置处,包含经分布使得功能的若干部分在不同物理位置处实施。此外,如本文中(包含权利要求书中)所使用,如物项列表(举例来说,以例如“…中的至少一者”或“…中的一或多者”的短语开头的物项列表)中所使用的“或”指示包含性列表,使得(举例来说)A、B或C中的至少一者的列表意指A或B或C或者AB或AC或BC或者ABC(即,A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,所述通信媒体包含促进将计算机程序从一个地点传送到另一地点的任何媒体。非暂时性存储媒体可是可由通用或专用计算机存取的任何可用媒体。以实例方式而非以限制方式,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或者其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或者可用于以指令或数据结构形式载运或存储所要程序码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。
此外,可将任何连接适当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件,那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外、无线电及微波)均包含于媒体的定义中。如本文中所使用,磁盘及光盘包含:CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘,其中磁盘通常磁性地复制数据而光盘则借助激光光学地复制数据。以上各项的组合也包含于计算机可读媒体的范围内。
本文中的描述经提供以使得所属领域的技术人员能够做出或使用本发明。所属领域的技术人员将易于明了对本发明的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不背离本发明的范围。因此,本发明不限于本文中所描述的实例及设计,而是被赋予与本文中所揭示的原理及新颖特征一致的最宽广范围。
Claims (25)
1.一种操作铁电存储器单元的方法,其包括:
将正电压施加到所述铁电存储器单元的铁电电容器,其中所述铁电电容器与数字线进行电子通信;
响应于施加所述正电压而确定所述数字线的电压已达到阈值;及
在所述数字线的所述电压达到所述阈值之后,将负电压施加到所述铁电电容器。
2.根据权利要求1所述的方法,其进一步包括:
在施加所述负电压之后,将所述数字线的所述电压与接地参考进行比较。
3.根据权利要求2所述的方法,其进一步包括:
至少部分地基于所述数字线的所述电压与所述接地参考的所述比较而确定所述铁电存储器单元的逻辑值。
4.根据权利要求1所述的方法,其中施加到所述铁电电容器的所述负电压的量值至少部分地基于所述阈值。
5.根据权利要求1所述的方法,其中确定所述数字线的所述电压已达到所述阈值包括:
确定已施加所述正电压达预定持续时间。
6.根据权利要求5所述的方法,其中所述预定持续时间至少部分地基于以下各项中的至少一者:
所述铁电电容器的特性、所述数字线的特性、与对所述铁电存储器单元的读取或写入相关联的时序或者其任何组合。
7.根据权利要求1所述的方法,其中确定所述数字线的所述电压已达到所述阈值包括:
确定所述数字线的所述电压已达到阈值电压。
8.根据权利要求1所述的方法,其中确定所述数字线的所述电压已达到所述阈值包括:
确定所述数字线的所述电压的改变速率已达到所述阈值。
9.一种操作铁电存储器单元的方法,其包括:
将第一电压施加到所述铁电存储器单元的铁电电容器,其中所述铁电电容器与数字线进行电子通信;及
将第二电压施加到与所述数字线进行电子通信的参考电容器,其中所述第二电压是所述第一电压的反相且至少部分地基于施加所述第一电压而被施加。
10.根据权利要求9所述的方法,其进一步包括:
选择所述铁电存储器单元以用于读取操作,其中所述选择包括:
激活与所述铁电电容器及所述数字线进行电子通信的第一选择组件;及
激活与所述参考电容器及所述数字线进行电子通信的第二选择组件。
11.根据权利要求9所述的方法,其进一步包括:
在将所述第二电压施加到所述参考电容器之后将所述数字线的电压与接地参考进行比较。
12.根据权利要求11所述的方法,其进一步包括:
至少部分地基于所述数字线的所述电压与所述接地参考的所述比较而确定所述铁电存储器单元的逻辑值。
13.根据权利要求9所述的方法,其中基本上同时施加所述第一电压及第二电压。
14.根据权利要求9所述的方法,其进一步包括:
在施加所述第一电压或所述第二电压之前使所述数字线虚拟接地。
15.一种电子存储器设备,其包括:
铁电存储器单元,其包括与数字线进行电子通信的铁电电容器;及
控制器,其与所述铁电存储器单元进行电子通信且可操作以:
将正电压源连接到所述铁电电容器;及
在所述数字线的电压达到阈值之后将负电压源连接到所述铁电电容器。
16.根据权利要求15所述的电子存储器设备,其中所述控制器可操作以:
在将负电压施加到所述铁电电容器之后将所述数字线的所述电压与接地参考进行比较。
17.根据权利要求16所述的电子存储器设备,其中所述控制器可操作以:
至少部分地基于所述数字线的所述电压与所述接地参考的比较而确定所述铁电存储器单元的逻辑值。
18.根据权利要求15所述的电子存储器设备,其中所述控制器可操作以:
响应于将正电压施加到所述铁电电容器而确定所述数字线的电压已达到所述阈值。
19.根据权利要求18所述的电子存储器设备,其中所述控制器可操作以:
确定已将所述正电压源的电压施加到所述铁电电容器达预定持续时间;及
至少部分地基于确定已施加所述正电压源的所述电压达所述预定持续时间而确定所述数字线的所述电压已达到所述阈值。
20.根据权利要求18所述的电子存储器设备,其中所述控制器可操作以:
确定所述数字线的所述电压的改变速率已达到所述阈值。
21.一种电子存储器设备,其包括:
铁电存储器单元,其包括与数字线及第一选择组件进行电子通信的铁电电容器;
参考电容器,其经由第二选择组件与所述数字线进行电子通信;及
控制器,其与所述第一选择组件及所述第二选择组件进行电子通信,其中所述控制器可操作以:
将第一电压源连接到所述铁电电容器;及
将第二电压源连接到所述参考电容器,其中所述第二电压源的输出是所述第一电压源的输出的反相。
22.根据权利要求21所述的电子存储器设备,其中所述控制器可操作以:
激活所述第一选择组件以执行对所述铁电存储器单元的读取操作;及
激活所述第二选择组件以在所述读取操作期间将所述参考电容器的电荷转移到所述数字线。
23.根据权利要求21所述的电子存储器设备,其中所述控制器可操作以:
在将所述第二电压源的电压施加到所述参考电容器之后将所述数字线的电压与接地参考进行比较。
24.根据权利要求23所述的电子存储器设备,其中所述控制器可操作以:
至少部分地基于所述数字线的所述电压与所述接地参考的比较而确定所述铁电存储器单元的逻辑值。
25.根据权利要求21所述的电子存储器设备,其中所述控制器可操作以:
在将所述第一电压源连接到所述铁电电容器或将所述第二电压源连接到所述参考电容器之前使所述数字线虚拟接地。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/057,914 | 2016-03-01 | ||
US15/057,914 US9934837B2 (en) | 2016-03-01 | 2016-03-01 | Ground reference scheme for a memory cell |
PCT/US2017/020251 WO2017151803A1 (en) | 2016-03-01 | 2017-03-01 | Ground reference scheme for a memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109074837A true CN109074837A (zh) | 2018-12-21 |
CN109074837B CN109074837B (zh) | 2021-02-09 |
Family
ID=59724273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780024670.9A Active CN109074837B (zh) | 2016-03-01 | 2017-03-01 | 用于存储器单元的接地参考方案 |
Country Status (8)
Country | Link |
---|---|
US (3) | US9934837B2 (zh) |
EP (1) | EP3424052B1 (zh) |
JP (1) | JP7022071B2 (zh) |
KR (1) | KR102248175B1 (zh) |
CN (1) | CN109074837B (zh) |
SG (1) | SG11201807493WA (zh) |
TW (2) | TWI673713B (zh) |
WO (1) | WO2017151803A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827877A (zh) * | 2018-08-13 | 2020-02-21 | 美光科技公司 | 针对存储器装置中的存取线故障的存取方案 |
CN113748464A (zh) * | 2019-04-11 | 2021-12-03 | 美光科技公司 | 参考电压管理 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10325641B2 (en) | 2017-08-10 | 2019-06-18 | Ivani, LLC | Detecting location within a network |
US9934837B2 (en) * | 2016-03-01 | 2018-04-03 | Micron Technology, Inc. | Ground reference scheme for a memory cell |
US10725913B2 (en) | 2017-10-02 | 2020-07-28 | Micron Technology, Inc. | Variable modulation scheme for memory device access or operation |
US11403241B2 (en) | 2017-10-02 | 2022-08-02 | Micron Technology, Inc. | Communicating data with stacked memory dies |
US10446198B2 (en) | 2017-10-02 | 2019-10-15 | Micron Technology, Inc. | Multiple concurrent modulation schemes in a memory system |
US10410721B2 (en) * | 2017-11-22 | 2019-09-10 | Micron Technology, Inc. | Pulsed integrator and memory techniques |
US10446214B1 (en) * | 2018-08-13 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with split capacitors |
US11360704B2 (en) | 2018-12-21 | 2022-06-14 | Micron Technology, Inc. | Multiplexed signal development in a memory device |
US11056178B1 (en) * | 2020-07-20 | 2021-07-06 | Micron Technology, Inc. | Read operations based on a dynamic reference |
US11749329B1 (en) * | 2022-05-20 | 2023-09-05 | Micron Technology, Inc. | Off-state word line voltage control for fixed plate voltage operation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
CN1770317A (zh) * | 2004-09-24 | 2006-05-10 | 三洋电机株式会社 | 存储器 |
CN103578534A (zh) * | 2012-07-26 | 2014-02-12 | 德克萨斯仪器股份有限公司 | 具有非破坏性读取的铁电随机存取存储器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100256226B1 (ko) | 1997-06-26 | 2000-05-15 | 김영환 | 레퍼런스 전압 발생 장치 |
US20050094457A1 (en) | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
JP2001319472A (ja) | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
JP4153780B2 (ja) | 2002-11-25 | 2008-09-24 | 富士通株式会社 | システムおよび強誘電体メモリのデータ読み出し方法 |
KR100568861B1 (ko) | 2003-12-15 | 2006-04-10 | 삼성전자주식회사 | 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치 |
US7009864B2 (en) * | 2003-12-29 | 2006-03-07 | Texas Instruments Incorporated | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory |
JP4785180B2 (ja) * | 2004-09-10 | 2011-10-05 | 富士通セミコンダクター株式会社 | 強誘電体メモリ、多値データ記録方法、および多値データ読出し方法 |
US8570812B2 (en) | 2011-08-23 | 2013-10-29 | Texas Instruments Incorporated | Method of reading a ferroelectric memory cell |
US9934837B2 (en) * | 2016-03-01 | 2018-04-03 | Micron Technology, Inc. | Ground reference scheme for a memory cell |
-
2016
- 2016-03-01 US US15/057,914 patent/US9934837B2/en active Active
-
2017
- 2017-03-01 WO PCT/US2017/020251 patent/WO2017151803A1/en active Application Filing
- 2017-03-01 SG SG11201807493WA patent/SG11201807493WA/en unknown
- 2017-03-01 JP JP2018545414A patent/JP7022071B2/ja active Active
- 2017-03-01 TW TW107111426A patent/TWI673713B/zh active
- 2017-03-01 KR KR1020187027375A patent/KR102248175B1/ko active IP Right Grant
- 2017-03-01 TW TW106106624A patent/TWI623935B/zh active
- 2017-03-01 EP EP17760740.5A patent/EP3424052B1/en active Active
- 2017-03-01 CN CN201780024670.9A patent/CN109074837B/zh active Active
- 2017-12-27 US US15/855,326 patent/US10163482B2/en active Active
-
2018
- 2018-11-08 US US16/184,480 patent/US10978126B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
CN1770317A (zh) * | 2004-09-24 | 2006-05-10 | 三洋电机株式会社 | 存储器 |
CN103578534A (zh) * | 2012-07-26 | 2014-02-12 | 德克萨斯仪器股份有限公司 | 具有非破坏性读取的铁电随机存取存储器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827877A (zh) * | 2018-08-13 | 2020-02-21 | 美光科技公司 | 针对存储器装置中的存取线故障的存取方案 |
CN113748464A (zh) * | 2019-04-11 | 2021-12-03 | 美光科技公司 | 参考电压管理 |
CN113748464B (zh) * | 2019-04-11 | 2022-08-19 | 美光科技公司 | 参考电压管理 |
US11810609B2 (en) | 2019-04-11 | 2023-11-07 | Micron Technology, Inc. | Reference voltage management |
Also Published As
Publication number | Publication date |
---|---|
EP3424052A4 (en) | 2019-11-06 |
TW201735038A (zh) | 2017-10-01 |
TW201824280A (zh) | 2018-07-01 |
US20190130955A1 (en) | 2019-05-02 |
EP3424052B1 (en) | 2021-09-15 |
SG11201807493WA (en) | 2018-09-27 |
US20170256300A1 (en) | 2017-09-07 |
JP7022071B2 (ja) | 2022-02-17 |
US10163482B2 (en) | 2018-12-25 |
CN109074837B (zh) | 2021-02-09 |
TWI623935B (zh) | 2018-05-11 |
KR20180110682A (ko) | 2018-10-10 |
EP3424052A1 (en) | 2019-01-09 |
US10978126B2 (en) | 2021-04-13 |
JP2019513278A (ja) | 2019-05-23 |
WO2017151803A1 (en) | 2017-09-08 |
US9934837B2 (en) | 2018-04-03 |
TWI673713B (zh) | 2019-10-01 |
KR102248175B1 (ko) | 2021-05-06 |
US20180190337A1 (en) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109074837A (zh) | 用于存储器单元的接地参考方案 | |
US11004492B2 (en) | Cell bottom node reset in a memory array | |
JP6844823B2 (ja) | 強誘電体メモリセルのセンシングのためのオフセット補償 | |
TWI650750B (zh) | 用於鐵電記憶體之基於電荷鏡之感測 | |
CN109313920A (zh) | 铁电存储器单元恢复 | |
CN109074836A (zh) | 从铁电存储器单元的电荷提取 | |
CN109074840A (zh) | 铁电存储器单元感测 | |
CN109155142A (zh) | 用于存储器单元的感测操作的功率降低 | |
CN109416921A (zh) | 阵列数据位反转 | |
US10311934B2 (en) | Cell-specific reference generation and sensing | |
CN109074838A (zh) | 具有存储组件隔离的存储器单元感测 | |
CN109074839A (zh) | 存储器区段内经由区段独立的并行存取技术 | |
CN109313921A (zh) | 存储器单元的印痕避免 | |
CN109844862A (zh) | 存储器装置的温度更新 | |
CN109791782A (zh) | 存储器单元组件的阈值电压变差的补偿 | |
CN109564544A (zh) | 可变页面大小架构 | |
CN109690678A (zh) | 用于存储器的冗余阵列列解码器 | |
CN109961809A (zh) | 用于存取存储器单元阵列的技术 | |
CN108701479A (zh) | 基于单元的参考电压生成 | |
CN110400585A (zh) | 感测存储器单元 | |
CN110301009A (zh) | 用于铁电存储器的自我参考 | |
CN109215706A (zh) | 用于存储器单元的自参考感测 | |
CN110277118A (zh) | 用于消除存储器单元变化的技术及装置 | |
US11049560B2 (en) | Pulsed integrator and memory techniques for determining a state of a memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |