CN1770317A - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN1770317A
CN1770317A CNA2005101063032A CN200510106303A CN1770317A CN 1770317 A CN1770317 A CN 1770317A CN A2005101063032 A CNA2005101063032 A CN A2005101063032A CN 200510106303 A CN200510106303 A CN 200510106303A CN 1770317 A CN1770317 A CN 1770317A
Authority
CN
China
Prior art keywords
potential
ferro
data
bit line
electric materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101063032A
Other languages
English (en)
Other versions
CN100472649C (zh
Inventor
境直史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1770317A publication Critical patent/CN1770317A/zh
Application granted granted Critical
Publication of CN100472649C publication Critical patent/CN100472649C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种能够容易地设定参考电位，同时能够正确地判断数据的存储器。该存储器具备：保持数据的强电介质电容器，以及与强电介质相连接的驱动线以及数据线。这样，在数据的读出时，通过经驱动线给强电介质电容器施加电压脉冲，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位。

Description

存储器
技术领域
本发明涉及一种存储器，特别是含有强电介质电容器的存储器。
背景技术
以前，作为非易失性存储器之一，强电介质存储器是公知的。这样的强电介质存储器，例如在特开2001-210795号公报中被公开。另外，强电介质存储器，是将强电介质的极化方向所引起的仿真电容变化用作存储器元件的存储器。另外，强电介质存储器在原理上兼具可高速且低电压重写数据这一优点，以及具有非易失性这一优点，作为一种理想的存储器非常引人注目。
图23是表示以往的一例的1T1C型强电介质存储器的构成的电路图。参照图23，以前的一例1T1C型强电介质存储器，具备存储器单元101、基准电压产生电路102、以及读出放大器(sense amplifier)103。存储器单元101，沿着由位线BL100与BL101所构成的位线对BL100/BL101设有多根。另外，在垂直于位线对BL100/BL101的方向延伸设有多根字线WL100～WL103，以及多根板线PL100与PL101。另外，各个存储器单元101，分别由保持数据的1个强电介质电容器CF100～CF103，以及n沟道晶体管所构成的1个存取(access)晶体管Tr100～Tr103构成。强电介质电容器CF100～CF103，分别由1方电极与另一方电极，以及夹在一方电极与另一方电极之间的强电介质膜构成。强电介质电容器CF100(CF102)的一方电极，与板线PL100(PL101)相连接，同时，另一方电极与存取晶体管Tr100(Tr102)的源极/漏极中的一方相连接。另外，存取晶体管Tr100(Tr102)的源极/漏极中的另一方，与位线BL100相连接。另外，存取晶体管Tr100(Tr102)的栅极，与字线WL100(WL102)相连接。另外，强电介质电容器CF101(CF103)的一方电极，与板线PL100(PL101)相连接，同时，另一方电极与存取晶体管Tr101(Tr103)的源极/漏极中的一方相连接。另外，存取晶体管Tr101(Tr103)的源极/漏极中的另一方，与位线BL101相连接。另外，存取晶体管Tr101(Tr103)的栅极，与字线WL101(WL103)相连接。
另外，基准电压产生电路102，对每一个位线对BL100/BL101分别设置。该基准电压产生电路102，用来将作为数据判断时的基准电压的参考电位Vref，经位线BL100或BL101，提供给读出放大器103。另外，基准电压产生电路102，由3个n沟道晶体管104～106，以及1个电容器107构成。n沟道晶体管104的源极/漏极中的一方，与n沟道晶体管105的源极/漏极中的一方相连接。另外，n沟道晶体管104的源极/漏极中的另一方，与位线BL100相连接，同时，n沟道晶体管105的源极/漏极中的另一方与位线BL101相连接。另外，n沟道晶体管104以及105的栅极中，分别被输入用来控制n沟道晶体管104以及105的导通/截止的控制信号DMP0以及DMPE。另外，n沟道晶体管104的源极/漏极中的一方，与n沟道晶体管105的源极/漏极中的一方之间的节点ND101，与n沟道晶体管106的源极/漏极中的一方相连接。该n沟道晶体管106的源极/漏极中的另一方被施加参考电位Vref。该参考电位Vref由未图示的参考电位生成电路生成。另外，n沟道晶体管106的栅极，被输入用来控制n沟道晶体管106的导通/截止的控制信号DMPRS。另外，电容器107的一方电极，与n沟道晶体管104的源极/漏极中的一方和n沟道晶体管105的源极/漏极中的一方之间的节点ND102相连接。另外，电容器107的另一方电极接地。
另外，读出放大器103，对每一个位线对BL100/BL101分别设置。该读出放大器103与位线BL100以及BL101连接。此外，该读出放大器103中，被输入用来激活读出放大器103的读出放大器激活信号SAE。另外，传感器103在读出来自强电介质电容器CF100～CF103的数据时，具有将位线BL100或BL101中所产生的对应于强电介质电容器CF100～CF103的数据的电位，与参考电位Vref比较来进行判断，通过这样来放大位线BL100以及BL101的电位差的功能。具体地说，读出放大器103在读出数据时，在位线BL100以及BL101的一方中所产生的对应于强电介质电容器CF100～CF103的数据的电位，低于从基准电压产生电路102经位线BL100以及BL101中的另一方所供给的参考电位Vref的情况下，让位线BL100以及BL101的一方中所产生的电位为GND电平。另外，读出放大器103在读出数据时，在位线BL100以及BL101的一方中所产生的对应于强电介质电容器CF100～CF103的数据的电位，高于从基准电压产生电路102经位线BL100以及BL101中的另一方所供给的参考电位Vref的情况下，将位线BL100以及BL101的一方中所产生的电位升高到Vcc。
图24为用来说明以往的一例1T1C型强电介质存储器的动作的电压波形图。图25为表示以往的一例1T1C型强电介质存储器的强电介质电容器的极化状态的磁滞图。接下来，对照图23～图25，对以往的一例1T1C型强电介质存储器的动作进行说明。
首先，在读出数据时的初始状态下，如图24所示，将字线WL100、板线PL100以及位线BL100的电位，保持为GND电平。另外，控制信号DMPRS、控制信号DMP0、控制信号DMPE以及读出放大器激活信号SAE的电位也保持GND电平。在该状态下，将字线WL100从GND电平上升到Vcc电位。通过这样，让连接字线WL100的存取晶体管Tr100变为导通状态。另外，控制信号DMPRS从GND电平上升到Vcc电位。通过这样，让基准电压产生电路102的n沟道晶体管106变为导通状态。因此，通过经导通状态的n沟道晶体管106供给参考电位Vref，让节点ND101以及ND102的电位变为参考电位Vref，同时，将电容器107充电到参考电位Vref。
接下来，将板线PL100从GND电平上升到Vcc电位。通过这样，经板线PL100给强电介质电容器CF100施加Vcc的电压。因此，位线BL100中产生对应于强电介质电容器CF100中所保持的数据的读出电位。此时，在强电介质电容器CF100保持有数据“0”的情况下，如图25所示，强电介质电容器CF100的极化状态沿着磁滞曲线，从“0”移动到A点。通过这样，与强电介质电容器CF100相连接的位线BL100的总电荷量，增加图25中的Q0up的电荷量。因此，位线BL100的电位，上升相当于Q0up的电荷程度。另外，在强电介质电容器CF100保持有数据“1”的情况下，强电介质电容器CF100的极化状态沿着磁滞曲线，从“1”移动到A点。通过这样，与强电介质电容器CF100相连接的位线BL100的总电荷量，增加图25中的Q1up的电荷量。因此，位线BL100的电位，上升相当于Q1up的电荷程度。另外，从图25的磁滞图可以得知，在强电介质电容器CF100保持有数据“1”的情况下的位线BL100的总电荷量的增加量Q1up，比在强电介质电容器CF100保持有数据“0”的情况下的位线BL100的总电荷量的增加量Q0up大。通过这样，在强电介质电容器CF100保持有数据“1”的情况下的位线BL100的电位，比强电介质电容器CF100保持有数据“0”的情况下的位线BL100的电位高。
接下来，控制信号DMPE从GND电平上升到Vcc电位。通过这样，基准电压产生电路102的n沟道晶体管105变为导通状态。因此，充电给电容器107的参考电位Vref，经导通状态的n沟道晶体管105供给给位线BL101。通过这样，位线BL101的电位保持参考电位Vref。接下来，控制信号DMPRS从Vcc电位下降到GND电平。通过这样，基准电压产生电路102的n沟道晶体管106变为截止状态。接下来，控制信号DMPE从Vcc电位下降到GND电平。通过这样，基准电压产生电路102的n沟道晶体管105变为截止状态。因此，位线BL101保持参考电位Vref，同时变为浮动(floating)状态(高阻抗状态)。
在该状态下，通过让读出放大器激活信号SAE从GND电平上升到Vcc电位，激活读出放大器103。通过这样，由读出放大器103，将位线BL100的对应于所读出的数据的电位，与位线BL101的参考电位Vref进行比较，来判断出从强电介质电容器CF100所读出的数据并放大。也即，读出放大器103，在位线BL100的电位低于位线BL101的电位(参考电位Vref)的情况下，判断从强电介质电容器CF100所读出的数据为数据“0”，同时将位线BL100的电位降低为GND电平。另外，读出放大器103，在位线BL100的电位高于位线BL101的电位(参考电位Vref)的情况下，判断从强电介质电容器CF100所读出的数据为数据“1”，同时让位线BL100的电位上升到Vcc。之后，通过读出放大器103，将变为GND电平或Vcc电位的位线BL100的电位向外部输出。
图23中所示的以往一例1T1C型强电介质存储器中，有时会因构成强电介质电容器CF100的强电介质膜的成膜条件的偏差等，引起强电介质电容器CF100的磁滞特性偏差。这种情况下，从强电介质电容器CF100读出数据“0”的情况下的位线BL100的电位(“0”电位)，与读出数据“1”的情况下的位线BL100的电位(“1”电位)，显示出如图26所示的分布。另外，根据强电介质电容器CF100的磁滞特性，具有如图27所示，“0”电位的分布范围比“1”电位的分布范围大的情况，以及如图28所示，“1”电位的分布范围比“0”电位的分布范围大的情况。在如图26～图28所示，“0”电位的分布范围以及“1”电位的分布范围有偏差的情况下，存在很难设定用作数据“0”或“1”的判断基准的参考电位Vref这一问题。另外，由于强电介质电容器CF100的磁滞特性，如图29所示，有可能会产生“0”电位的分布范围与“1”电位的分布范围重合的情况。这种情况下，存在不管怎样设定参考电位Vref，都很难准确判断数据这一问题。
发明内容
本发明正是用于解决上述问题的发明，其目的之一在于提供一种能够容易地设定参考电位，同时还能够准确判断数据的存储器。
为了实现上述目的，本发明的第1方面的存储器，具备保持数据的强电介质电容器、以及与强电介质电容器相连接的驱动线以及数据线。这样，在数据的读出时，通过经驱动线给强电介质电容器施加电压脉冲，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位。
该第1方面的存储器，如上所述，在数据的读出时，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位，通过这样，能够将作为第1数据或者第2数据的判断基准的参考电位，设定为GND电平。这样，即使在数据读出时，数据线中所产生的电位产生偏差的情况下，也能够容易地设定参考电位。另外，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位，通过这样，由于数据的读出时，数据线中所产生的电位的分布范围不会重叠，因此，通过将参考电位设定为接地电位(GND电平)，就能够将强电介质电容器中所保持的数据，准确地判断为第1数据或第2数据。另外，由于能够将作为第1数据或第2数据的判断基准的参考电位，设定为接地电位，因此能够将存储器内部一般所使用的接地电位，用作参考电位。通过这样，与将参考电位设定为接地电位以外的电位的情况不同，由于不需要另外设置用来产生参考电位的电路，因此能够简化存储器的电路构成。
作为优选方式，上述第1方面的存储器中，在数据的读出时，通过将数据线的电位与接地电位的参考电位进行比较，来进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，通过将正电位或负电位的数据线电位与接地电位的参考电位进行比较，便能够容易地判断强电介质电容器所保持的数据是第1数据还是第2数据。
作为优选方式，上述第1方面的存储器中，在上述强电介质电容器中所施加的电压脉冲下降之后，进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，由于在通过电压脉冲，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位之后，进行数据的判断，因此能够准确地将强电介质电容器所保持的数据判断为第1数据还是第2数据。
作为优选方式，上述第1方面的存储器中，在数据的读出时，在强电介质电容器保持有第1数据的情况下，通过减少数据线的总电荷量来在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，通过增加数据线的总电荷量来在数据线中产生正电位。如果采用这样的构成，便能够容易地在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位。
这种情况下，最好让在经驱动线给强电介质电容器施加电压脉冲之前的驱动线的电位为接地电位，在经驱动线给强电介质电容器施加电压脉冲之后的驱动线的电位为负电位。如果采用这样的构成，根据强电介质电容器的磁滞曲线的形状，在强电介质电容器保持有第1数据的情况下，能够让电压脉冲从接地电位开始上升时的数据线的总电荷量的增加分量，比电压脉冲下降到负电位时的数据线的总电荷量的减少量小，同时，在强电介质电容器保持有第2数据的情况下，能够让电压脉冲从接地电位开始上升时的数据线的总电荷量的增加量，比电压脉冲下降到负电位时的数据线的总电荷量的减少量大。这样，能够容易地通过给强电介质电容器施加电压脉冲，在强电介质电容器保持有第1数据的情况下，减少数据线的总电荷量，同时，在强电介质电容器中保持有第2数据的情况下，增加数据线的总电荷量。
作为优选方式，上述第1方面的存储器中，在数据的读出时，在经驱动线给强电介质电容器施加电压脉冲之前，数据线的电位为负电位，在强电介质电容器保持有第1数据的情况下，通过在给强电介质电容器施加电压脉冲前后，让数据线的总电荷量不变，来保持数据线的电位为负电位，在强电介质电容器中保持有第2数据的情况下，通过增加数据线的总电荷量，而在数据线中产生正电位。如果采用这样的构成，便能够容易地在数据的读出时，在强电介质电容器保持有第1数据的情况下，在数据线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在数据线中产生正电位。
这种情况下，最好在经驱动线给强电介质电容器施加电压脉冲之前，将数据线的电位保持为接地电位，同时让驱动线的电位为给定的正电位，之后，在数据线变为浮动状态之后，通过让驱动线的电位从给定的正电位下降到接地电位，而让数据线的电位为负电位。如果采用这样的构成，由于能够伴随着驱动线的电位从给定的正电位下降到接地电位，让数据线的电位从接地电位下降到给定的负电位，因此能够容易地在数据的读出时，在经驱动线给强电介质电容器施加电压脉冲之前，让数据线的电位为负电位。
在经驱动线给上述强电介质电容器施加电压脉冲之前，让数据线的电位为负电位的构成中，最好还具备伪驱动线、以及与伪驱动线以及数据线相连接的伪强电介质电容器；在经驱动线给强电介质电容器施加电压脉冲之前，将数据线的电位保持为接地电位，同时让伪驱动线的电位为给定的正电位，之后，让数据线变为浮动状态之后，通过让伪驱动线的电位从给定的正电位下降到接地电位，而让数据线的电位为负电位。如果采用这样的构成，能够伴随着伪驱动线的电位从给定的正电位下降到接地电位，经伪驱动线以及伪强电介质电容器，让数据线的电位从接地电位下降到给定的负电位。通过这样，与使用驱动线以及强电介质电容器，将数据线的电位从接地电位降低到给定的负电位的情况不同，能够不给保持数据的强电介质电容器施加给定的正电压，而将数据线的电位从接地电位降低到给定的负电位。因此，在数据的读出时，在经驱动线给强电介质电容器施加电压脉冲之前，能够抑制在保持数据的强电介质电容器中因给定的正电压而产生干扰，同时让数据线的电位为负电位。
本发明的第2方面的存储器，具备：互相交叉配置的多根字线以及位线；以及存储器单元，其分别配置在多根字线与位线的交叉点上，同时，包含有与字线以及位线相连接，保持数据的强电介质电容器。这样，在数据的读出时，通过经字线给强电介质电容器施加电压脉冲，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
该第2方面的存储器，如上所述，在设有在多根字线与位线的交叉点上分别具有强电介质电容器的存储器单元的交叉点型强电介质存储器中，数据的读出时，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位，通过这样，能够将作为第1数据与第2数据的判断基准的参考电位，设定为GND电平。这样，在交叉点型强电介质存储器中，即使在数据读出时，位线中所产生的电位产生偏差的情况下，也能够容易地设定参考电位。另外，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位，通过这样，由于数据的读出时，位线中所产生的电位的分布范围不会重叠，因此，通过将参考电位设定为接地电位(GND电平)，就能够将强电介质电容器中所保持的数据，准确地判断为第1数据或第2数据。另外，由于能够将作为第1数据与第2数据的判断基准的参考电位，设定为接地电位，因此能够将存储器内部一般所使用的接地电位，用作参考电位。通过这样，与将参考电位设定为接地电位以外的电位的情况不同，由于不需要另外设置用来产生参考电位的电路，因此能够简化交叉点型强电介质存储器的电路构成。
作为优选方式，上述第2方面的存储器中，在数据的读出时，通过将位线的电位与接地电位的参考电位进行比较，来进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，通过将正电位或负电位的位线电位与接地电位的参考电位进行比较，便能够容易地判断强电介质电容器所保持的数据是第1数据还是第2数据。
作为优选方式，上述第2方面的存储器中，在强电介质电容器中所施加的电压脉冲下降之后，进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，由于在通过电压脉冲，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位之后，进行数据的判断，因此能够准确地将强电介质电容器所保持的数据判断为第1数据还是第2数据。
作为优选方式，上述第2方面的存储器中，在数据的读出时，在强电介质电容器保持有第1数据的情况下，通过减少位线的总电荷量来在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，通过增加位线的总电荷量来在位线中产生正电位。如果采用这样的构成，便能够容易地在数据的读出时，强电介质电容器保持有第1数据的情况下，在位线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
作为优选方式，上述第2方面的存储器中，在数据的读出时，在经字线给强电介质电容器施加电压脉冲之前，位线的电位为负电位；在强电介质电容器保持有第1数据的情况下，通过在给强电介质施加电压脉冲前后，让位线的总电荷量不变，来保持位线的电位为负电位，在强电介质电容器中保持有第2数据的情况下，通过增加位线的总电荷量，而在位线中产生正电位。如果采用这样的构成，便能够容易地在数据的读出时，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
这种情况下，最好还具备伪字线、以及与伪字线以及位线相连接的伪强电介质电容器；在经字线给强电介质电容器施加电压脉冲之前，将位线的电位保持为接地电位，同时让伪字线的电位为给定的正电位，之后，让位线变为浮动状态之后，通过让伪字线的电位从给定的正电位下降到接地电位，而让位线的电位为负电位。如果采用这样的构成，能够伴随着伪字线的电位从给定的正电位下降到接地电位，经伪字线以及伪强电介质电容器，让位线的电位从接地电位下降到给定的负电位。通过这样，与使用字线以及强电介质电容器，将位线的电位从接地电位降低到给定的负电位的情况不同，能够不给保持数据的强电介质电容器施加给定的正电压，而将位线的电位从接地电位降低到给定的负电位。因此，在数据的读出时，在经字线给强电介质电容器施加电压脉冲之前，能够抑制在保持数据的强电介质电容器中因给定的正电压而产生干扰，同时让位线的电位为负电位。
本发明的第3方面的存储器，具有：多根位线、与多根位线相交叉配置的多根字线以及驱动线、以及分别配置在多根字线与位线的交叉点上的存储器单元。另外，存储器单元包括：源极/漏极中的一方与位线相连接，同时栅极与字线相连接的晶体管、以及与晶体管的源极/漏极中的另一方以及驱动线相连接，且保持数据的强电介质电容器；这样，在数据的读出时，通过经驱动线给强电介质电容器施加电压脉冲，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
该第3方面的存储器，如上所述，在各个存储器单元中设有连接在位线与驱动线之间的晶体管以及强电介质电容器的1T1C型强电介质存储器中，数据的读出时，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位，通过这样，能够将作为第1数据与第2数据的判断基准的参考电位，设定为GND电平。这样，在1T1C型强电介质存储器中，即使在数据读出时，位线中所产生的电位产生偏差的情况下，也能够容易地设定参考电位。另外，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位，通过这样，由于数据的读出时，位线中所产生的电位的分布范围不会重叠，因此，通过将参考电位设定为接地电位(GND电平)，就能够将强电介质电容器中所保持的数据，准确地判断为第1数据或第2数据。另外，由于能够将作为第1数据与第2数据的判断基准的参考电位，设定为接地电位，因此能够将存储器内部一般所使用的接地电位，用作参考电位。通过这样，与将参考电位设定为接地电位以外的电位的情况不同，由于不需要另外设置用来产生参考电位的电路，因此能够简化1T1C型强电介质存储器的电路构成。
作为优选方式，上述第3方面的存储器中，在数据的读出时，通过将位线的电位与接地电位的参考电位进行比较，来进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，通过将正电位或负电位的位线电位与接地电位的参考电位进行比较，便能够容易地判断强电介质电容器所保持的数据是第1数据还是第2数据。
作为优选方式，上述第3方面的存储器中，在强电介质电容器中所施加的电压脉冲下降之后，进行强电介质电容器中所保持的数据的判断。如果采用这样的构成，由于在通过电压脉冲，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位之后，进行数据的判断，因此能够准确地将强电介质电容器所保持的数据判断为第1数据还是第2数据。
作为优选方式，上述第3方面的存储器中，在数据的读出时，在强电介质电容器保持有第1数据的情况下，通过减少位线的总电荷量来在位线中产生负电位，在强电介质电容器中保持有第2数据的情况下，通过增加位线的总电荷量来在位线中产生正电位。如果采用这样的构成，便能够容易地在数据的读出时，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
作为优选方式，上述第3方面的存储器中，在数据的读出时，在经字线给强电介质电容器施加电压脉冲之前，位线的电位为负电位，在强电介质电容器保持有第1数据的情况下，通过在给强电介质电容器施加电压脉冲前后，让位线的总电荷量不变，来保持位线的电位为负电位，在强电介质电容器中保持有第2数据的情况下，通过增加位线的总电荷量，而在位线中产生正电位。如果采用这样的构成，便能够容易地在数据的读出时，在强电介质电容器保持有第1数据的情况下，在位线中产生负电位，同时，在强电介质电容器中保持有第2数据的情况下，在位线中产生正电位。
这种情况下，最好还具备伪驱动线、以及与伪驱动线以及位线相连接的伪强电介质电容器；在经驱动线给强电介质电容器施加电压脉冲之前，将位线的电位保持为接地电位，同时让伪驱动线的电位为给定的正电位，之后，让位线变为浮动状态之后，通过让伪驱动线的电位从给定的正电位下降到接地电位，而让位线的电位为负电位。如果采用这样的构成，能够伴随着伪驱动线的电位从给定的正电位下降到接地电位，经伪驱动线以及伪强电介质电容器，让位线的电位从接地电位下降到给定的负电位。通过这样，与使用驱动线以及强电介质电容器，将位线的电位从接地电位降低到给定的负电位的情况不同，能够不给保持数据的强电介质电容器施加给定的正电压，而将位线的电位从接地电位降低到给定的负电位。因此，在数据的读出时，在经驱动线给强电介质电容器施加电压脉冲之前，能够抑制在保持数据的强电介质电容器中因给定的正电压而产生干扰，同时让位线的电位为负电位。
附图说明
图1为表示本发明的第1实施方式的1T1C型强电介质存储器的构成的电路图。
图2为用来说明本发明的第1实施方式的1T1C型强电介质存储器的动作的电压波形图。
图3～图5为表示本发明的第1实施方式的1T1C型强电介质存储器的强电介质电容器的极化状态的磁滞图。
图6为表示本发明的第1实施方式的1T1C型强电介质存储器的数据读出时的位线电位分布的图。
图7为用来说明本发明的第2实施方式的1T1C型强电介质存储器的动作的电压波形图。
图8～图15为说明本发明的第2实施方式的1T1C型强电介质存储器的强电介质电容器的极化状态的磁滞图。
图16为表示本发明的第3实施方式的1T1C型强电介质存储器的构成的电路图。
图17为用来说明本发明的第3实施方式的1T1C型强电介质存储器的动作的电压波形图。
图18为表示本发明的第4实施方式的交叉点型强电介质存储器的构成的电路图。
图19为用来说明本发明的第4实施方式的交叉点型强电介质存储器的动作的电压波形图。
图20为用来说明本发明的第5实施方式的交叉点型强电介质存储器的动作的电压波形图。
图21为表示本发明的第6实施方式的交叉点型强电介质存储器的构成的电路图。
图22为用来说明本发明的第6实施方式的交叉点型强电介质存储器的动作的电压波形图。
图23为说明以往的一例1T1C型强电介质存储器的构成的电路图。
图24为用来说明以往的一例1T1C型强电介质存储器的动作的电压波形图。
图25为说明以往的一例1T1C型强电介质存储器的强电介质电容器的极化状态的磁滞图。
图26～图29为说明以往的一例1T1C型强电介质存储器的数据读出时的位线电位分布的图。
具体实施方式
下面对照附图对本发明的实施方式进行说明。
(第1实施方式)
首先对照图1，对本发明的第1实施方式的1T1C型强电介质存储器的构成进行说明。
第1实施方式的1T1C型强电介质存储器，如图1所示，具有存储器单元1、基准电压产生电路2、以及读出放大器3。存储器单元1，沿着由位线BL0与BL1所构成的位线对BL0/BL1设有多根。另外该位线BL0与BL1为本发明的“数据线”之一例。另外，在垂直于位线对BL0/BL1的方向延伸设有多根字线WL0～WL3，以及多根板线PL0与PL1。另外，板线PL0与PL1为本发明的“驱动线”之一例。另外，各个存储器单元1，分别由保持数据的1个强电介质电容器CF0～CF3，以及n沟道晶体管所构成的1个存取晶体管Tr0～Tr3构成。强电介质电容器CF0～CF3，分别由1方电极与另一方电极，以及夹在一方电极与另一方电极之间的强电介质膜构成。强电介质电容器CF0(CF2)的一方电极，与板线PL0(PL1)相连接，同时，另一方电极与存取晶体管Tr0(Tr2)的源极/漏极中的一方相连接。另外，存取晶体管Tr0(Tr2)的源极/漏极中的另一方，与位线BL0相连接。另外，存取晶体管Tr0(Tr2)的栅极，与字线WL0(WL2)相连接。另外，强电介质电容器CF1(CF3)的一方电极，与板线PL0(PL1)相连接，同时，另一方电极与存取晶体管Tr1(Tr3)的源极/漏极中的一方相连接。另外，存取晶体管Tr1(Tr3)的源极/漏极中的另一方，与位线BL1相连接。另外，存取晶体管Tr1(Tr3)的栅极，与字线WL1(WL3)相连接。
另外，基准电压产生电路2，对每一根位线对BL0/BL1分别设置。该基准电压产生电路2，用来将作为数据判断时的基准电压的GND电平(接地电位)的参考电位Vref，经位线BL0或BL1，提供给读出放大器3。另外，基准电压产生电路2，由3个n沟道晶体管4～6，以及1个电容器7构成。n沟道晶体管4的源极/漏极中的一方，与n沟道晶体管5的源极/漏极中的一方相连接。另外，n沟道晶体管4的源极/漏极中的另一方，与位线BL0相连接，同时，n沟道晶体管5的源极/漏极中的另一方与位线BL1相连接。另外，n沟道晶体管4以及5的栅极中，分别被输入用来控制n沟道晶体管4以及5的导通/截止的控制信号DMP0以及DMPE。另外，n沟道晶体管4的源极/漏极中的一方，与n沟道晶体管5的源极/漏极中的一方之间的节点ND1，与n沟道晶体管6的源极/漏极中的一方相连接。该n沟道晶体管6的源极/漏极中的另一方被供给GND电平(接地电位)的参考电位Vref。另外，n沟道晶体管6的栅极，被输入用来控制n沟道晶体管6的导通/截止的控制信号DMPRS。另外，电容器7的一方电极，与n沟道晶体管4的源极/漏极中的一方和n沟道晶体管5的源极/漏极中的一方之间的节点ND2相连接。另外，电容器7的另一方电极接地。
另外，读出放大器3，对每一个位线对BL0/BL1分别设置。该读出放大器3与位线BL0以及BL1相连接。另外，读出放大器3中，被输入用来激活读出放大器3的读出放大器激活信号SAE。另外，读出放大器3在读出来自强电介质电容器CF0～CF3的数据时，具有将位线BL0或BL1中所产生的对应于强电介质电容器CF0～CF3的数据的电位，与参考电位Vref比较来进行判断，通过这样来放大位线BL0以及BL1的电位差的功能。具体地说，读出放大器3在读出数据时，在位线BL0以及BL1的一方中所产生的对应于强电介质电容器CF0～CF3的数据的电位，低于从基准电压产生电路2经位线BL0以及BL1中的另一方所供给的GND电平的参考电位Vref的情况下，让位线BL0以及BL1的一方中所产生的电位为GND电平。另一方面，读出放大器3在读出数据时，在位线BL0以及BL1的一方中所产生的对应于强电介质电容器CF0～CF3的数据的电位，高于从基准电压产生电路2经位线BL0以及BL1中的另一方所供给的GND电平的参考电位Vref的情况下，将位线BL0以及BL1的一方中所产生的电位升高到Vcc。
接下来，对照图1～图5，对本发明的第1实施方式的强电介质电容器的动作进行说明。
首先，在读出数据时的初始状态下，如图2所示，将字线WL0、板线PL0以及位线BL0的电位，保持为GND电平(接地电位)。另外，控制信号DMPRS、控制信号DMP0、控制信号DMPE以及读出放大器激活信号SAE的电位也保持为GND电平。在该状态下，将字线WL0从GND电平上升到Vcc电位。通过这样，让连接字线WL0的存取晶体管Tr0变为导通状态。另外，控制信号DMPRS从GND电平上升到Vcc电位。通过这样，让基准电压产生电路2的n沟道晶体管6变为导通状态。因此，通过经导通状态的n沟道晶体管6供给GND电平(接地电位)的参考电位Vref，让节点ND1以及ND2的电位变为GND电平，同时，将电容器7充电到GND电平的参考电位Vref。接下来，控制信号DMP0从GND电平上升到Vcc电位。通过这样，基准电压产生电路2的n沟道晶体管4变为导通状态。因此，经变为导通状态的n沟道晶体管4，向位线BL0供给GND电平的参考电位Vref。之后，控制信号DMP0从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管4变为截止状态。因此，位线BL0保持GND电平的参考电位Vref，变为浮动状态(高阻抗状态)。
接下来，在图2所示的期间T1中，经板线PL0给强电介质电容器CF0施加上升到Vcc电位的电压脉冲。具体地说，板线PL0从GND电平上升到Vcc电位。通过这样，经板线PL0给强电介质电容器CF0施加Vcc的电压。因此，位线BL0中产生对应于强电介质电容器CF0中所保持的数据的电位。此时，在强电介质电容器CF0保持有数据“0”的情况下，如图3所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从“0”移动到A点。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，增加图3中的Q0up的电荷量。因此，位线BL0的电位，上升相当于Q0up的电荷程度。另外，在强电介质电容器CF0保持有数据“1”的情况下，如图4所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从“1”移动到A点。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，增加图4中的Q1up的电荷量。因此，位线BL0的电位，上升相当于Q1up的电荷程度。接下来，控制信号DMPE从GND电平上升到Vcc电位。通过这样，基准电压产生电路2的n沟道晶体管5变为导通状态。因此，充电给电容器7的GND电平(接地电位)的参考电位Vref，经导通状态的n沟道晶体管5供给位线BL1。通过这样，位线BL1的电位保持为GND电平(接地电位)的参考电位Vref。接下来，控制信号DMPRS从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管6变为截止状态。
接下来，在图2所示的期间T2中，板线PL0从Vcc电位下降到-1/3Vcc电位。通过这样，给强电介质电容器CF0施加-1/3Vcc的电压。此时，不管在强电介质电容器CF0中保持有数据“0”以及“1”中的哪一个的情况下，都如图5所示，强电介质电容器CF0的极化状态沿着磁滞曲线从A点移动到B点。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，减少图5中的Qdown的电荷量。因此，位线BL0的电位，在强电介质电容器CF0保持有数据“0”以及“1”中任一个的情况下，都下降相当于Qdown的电荷程度。
另外，在强电介质电容器CF0中保持有数据“0”的情况下，上述期间T1以及T2中的位线BL0的总电荷量的变化量，为Q0up-Qdown。这里，从图3以及图5的磁滞曲线的形状判断出，由于Q0up＜Qdown，因此Q0up-Qdown为负数。所以，由于位线BL0的初始状态的电位为GND电平(接地电位)，因此在强电介质电容器CF0保持有数据“0”的情况下的期间T2中的位线BL0的电位，变为负电位。另外，在强电介质电容器CF0中保持有数据“1”的情况下，期间T1以及T2中的位线BL0的总电荷量的变化量，为Q1up-Qdown。这里，从图4以及图5的磁滞曲线的形状判断出，由于Q1up＞Qdown，因此Q1up-Qdown为正数。所以，由于位线BL0的初始状态的电位为GND电平(接地电位)，因此在强电介质电容器CF0保持有数据“1”的情况下的期间T2中的位线BL0的电位，变为正电位。
接下来，控制信号DMPE从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管5变为截止状态。因此，位线BL1保持GND电平的参考电位Vref，同时变为浮动状态(高阻抗状态)。在该状态下，通过让读出放大器激活信号SAE从GND电平上升到Vcc电位，激活读出放大器3。通过这样，由读出放大器3，将位线BL0的对应于所读出的数据的电位，与位线BL1的参考电位Vref进行比较，来判断出从强电介质电容器CF0所读出的数据并放大。也即，读出放大器3，在位线BL0的电位低于位线BL1的电位(参考电位Vref＝GND)的情况下，判断从强电介质电容器CF0所读出的数据为数据“0”，同时将位线BL0的电位降低为GND电平。另外，读出放大器3，在位线BL0的电位高于位线BL1的电位(参考电位Vref＝GND)的情况下，判断从强电介质电容器CF0所读出的数据为数据“1”，同时让位线BL0的电位上升到Vcc。如上所述，在强电介质电容器CF0中保持有数据“0”的情况下，由于期间T2中的位线BL0的电位变为负电位，因此位线BL0的电位，被读出放大器3变为GND电平。另外，在强电介质电容器CF0中保持有数据“1”的情况下，由于期间T2中的位线BL0的电位变为正电位，因此位线BL0的电位，被读出放大器3提高到Vcc。之后，通过读出放大器3，将变为GND电平或Vcc电位的位线BL0的电位向外部输出。
第1实施方式中，如上所述，经板线PL0给强电介质电容器CF0施加电压脉冲，使得在强电介质电容器CF0中保持有数据“0”的情况下，位线BL0中产生负电位，在强电介质电容器CF0中保持有数据“1”的情况下，位线BL0中产生正电位，之后再读出数据，通过这样，能够将作为数据“0”或数据“1”的判断基准的参考电位Vref，设定为GND电平(接地电位)。通过这样，即使在数据读出时，位线BL0中所产生的电位产生偏差的情况下，也能够容易地设定参考电位Vref。
另外，第1实施方式中，经板线PL0给强电介质电容器CF0施加电压脉冲，使得在强电介质电容器CF0中保持有数据“0”的情况下，位线BL0中产生负电位，在强电介质电容器CF0中保持有数据“1”的情况下，位线BL0中产生正电位，之后再读出数据，通过这样，在数据的读出时位线BL0中所产生的电位显示出如图6所示的分布。通过这样，由于数据的读出时，在从强电介质电容器CF0中读出数据“0”的情况下的位线BL0的电位(“0”电位)的分布范围(负电位)，与在从强电介质电容器CF0中读出数据“1”的情况下的位线BL0的电位(“1”电位)的分布范围(正电位)不会重叠，因此，通过将参考电位Vref设定为GND电平(接地电位)，能够将强电介质电容器CF0中所保持的数据，准确地判断为“0”或“1”。
另外，第1实施方式中，由于能够将作为数据“0”或数据“1”的判断基准的参考电位Vref，设定为GND电平(接地电位)，因此能够将强电介质存储器内部一般所使用的GND电平的电位，用作参考电位Vref。通过这样，与将参考电位Vref设定为GND电平以外的电位的情况不同，由于不需要另外设置用来产生参考电位Vref的电路，因此能够简化强电介质存储器的电路构成。
(第2实施方式)
该第2实施方式的1T1C型强电介质存储器中，与上述第1实施方式的强电介质存储器不同，预先将与强电介质电容器相连接的位线的电位设为负电位之后，给强电介质电容器施加电压脉冲，读出强电介质电容器的数据。接下来，对照图1以及图7～图15，对第2实施方式的1T1C型强电介质存储器的动作进行说明。另外，该第2实施方式的1T1C型强电介质存储器的电路构成，与图1中所示的第1实施方式的1T1C型强电介质存储器的电路完全一样。
第2实施方式的1T1C型强电介质存储器中，如图7所示，在数据读出时的初始状态下，将字线WL0、板线PL0以及位线BL0的电位，保持为GND电平。另外，控制信号DMPRS、控制信号DMP0、控制信号DMPE以及读出放大器激活信号SAE的电位也保持GND电平。之后，将字线WL0从GND电平上升到Vcc电位。通过这样，让连接字线WL0的存取晶体管Tr0变为导通状态。另外，控制信号DMPRS从GND电平上升到Vcc电位。通过这样，让基准电压产生电路2的n沟道晶体管6变为导通状态。因此，通过经导通状态的n沟道晶体管6供给GND电平(接地电位)的参考电位Vref，让节点ND1以及ND2的电位变为GND电平，同时，将电容器7充电到GND电平的参考电位Vref。接下来，控制信号DMP0从GND电平上升到Vcc电位。通过这样，基准电压产生电路2的n沟道晶体管4变为导通状态。因此，经变为导通状态的n沟道晶体管4，向位线BL0供给GND电平的参考电位Vref。通过这样，位线BL0的电位保持为GND电平。
接下来，第2实施方式中，在图7所示的期间T1中，板线PL0从GND电平上升到1/3Vcc电位。通过这样，经板线PL0给强电介质电容器CF0施加1/3Vcc的电压。此时，在强电介质电容器CF0保持有数据“0”的情况下，如图8所示，强电介质电容器CF0的极化状态，从“0”移动到C点。另外，在强电介质电容器CF0保持有数据“1”的情况下，如图12所示，强电介质电容器CF0的极化状态，从“1”移动到D点。另外，此时由于与强电介质电容器CF0相连接的位线BL0的电位固定在GND电平，因此即使强电介质电容器CF0的极化状态发生变化，位线BL0的电位也不会从GND电平开始变化。之后，控制信号DMP0从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管4变为截止状态。因此，位线BL0保持GND电平的电位，同时变为浮动状态(高阻抗状态)。
接下来，第2实施方式中，在图7所示的期间T2中，板线PL0从1/3Vcc电位下降到GND电平。通过这样，给强电介质电容器CF0施加GND电平的电压。因此，在强电介质电容器CF0中保持有数据“0”的情况下，如图9所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从C点移动到“0”。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，减少图9中的Q0downA的电荷量。因此，位线BL0的电位从GND电平下降相当于Q0downA的电荷的程度，从而变成负电位。另外，在强电介质电容器CF0中保持有数据“1”的情况下，如图13所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从D点移动到“1”。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，减少图13中的Q1downA的电荷量。因此，位线BL0的电位从GND电平下降相当于Q1downA的电荷的程度，从而变成负电位。如上所述，第2实施方式中，期间T2中，位线BL0的电位变为负电位。之后，控制信号DMPE从GND电平上升到Vcc电位。通过这样，基准电压产生电路2的n沟道晶体管5变为导通状态。因此，通过电容器7所保持的GND电平的参考电位Vref，经导通状态的n沟道晶体管5，向位线BL1供给。通过这样，位线BL1的电位变为GND电平的参考电位Vref。
接下来，第2实施方式中，在图7所示的期间T3中，经板线PL0给强电介质电容器CF0施加上升到Vcc电位的电压脉冲。具体地说，板线PL0从GND电平上升到Vcc电位。通过这样，经板线PL0给强电介质电容器CF0施加Vcc电压。因此，在强电介质电容器CF0保持有数据“0”的情况下，如图10所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从“0”移动到A点。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，增加图10中的Q0upB的电荷量。因此，位线BL0的电位，上升相当于Q0upB的电荷程度。另外，在强电介质电容器CF0保持有数据“1”的情况下，如图14所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从“1”移动到A点。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，增加图14中的Q1upB的电荷量。因此，位线BL0的电位，上升相当于Q1upB的电荷程度。之后，控制信号DMPE从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管5变为截止状态。因此，位线BL1保持GND电平的参考电位Vref，同时变为浮动状态(高阻抗状态)。之后，控制信号DMPRS从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管6变为截止状态。
接下来，在图7所示的期间T4中，板线PL0从Vcc电位下降到GND电平。通过这样，经板线PL0给强电介质电容器CF0施加GND电平的电压。因此，在强电介质电容器CF0中保持有数据“0”的情况下，如图11所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从A点移动到“0”。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，减少图11中的Q0downB的电荷量。因此位线BL0的电位下降相当于Q0downB的电荷的程度。另外，在强电介质电容器CF0中保持有数据“1”的情况下，如图15所示，强电介质电容器CF0的极化状态沿着磁滞曲线，从A点移动到“1”。通过这样，与强电介质电容器CF0相连接的位线BL0的总电荷量，减少图15中的Q1downB(＝Q0downB)的电荷量。因此，位线BL0的电位下降相当于Q1downB的电荷的程度。
另外，在强电介质电容器CF0中保持有数据“0”的情况下，图7中所示的期间T1～T4中的位线BL0的总电荷量的变化量，为-Q0downA+Q0upB-Q0downB。这里，从图9～图11的磁滞图可以判断出，由于Q0upB＝Q0downB，因此变为-Q0downA+Q0upB-Q0downB＝-Q0downA。所以期间T1～T4中的位线BL0的总电荷量的变化量为负。由于位线BL0的初始状态的电位为GND电平，因此，在强电介质电容器CF0中保持有数据“0”的情况下的期间T4中的位线BL0的电位，变为负电位。另外，在强电介质电容器CF0中保持有数据“1”的情况下，期间T1～T4中的位线BL0的总电荷量的变化量，为-Q1downA+Q1upB-Q1downB。这里，从图13～图15的磁滞图可以判断出，-Q1downA+Q1upB-Q1downB为正数。所以期间T1～T4中的位线BL0的总电荷量的变化量为正。由于位线BL0的初始状态的电位为GND电平，因此，在强电介质电容器CF0中保持有数据“1”的情况下的期间T4中的位线BL0的电位，变为正电位。
接下来，通过让读出放大器激活信号SAE从GND电平上升到Vcc电位，激活读出放大器3。通过这样，与上述第1实施方式相同，由读出放大器3，判断出从强电介质电容器CF0向位线BL0所读出的数据是“0”还是“1”并放大。也即，在强电介质电容器CF0中保持有数据“0”的情况下，由于期间T4中的位线BL0的电位变为负电位，因此位线BL0的电位，被读出放大器3变为GND电平。另外，在强电介质电容器CF0中保持有数据“1”的情况下，由于期间T4中的位线BL0的电位变为正电位，因此位线BL0的电位，被读出放大器3提高到Vcc。之后，通过读出放大器3，将变为GND电平或Vcc电位的位线BL0的电位向外部输出。
第2实施方式中，如上所述，预先将与强电介质电容器CF0相连接的位线BL0的电位设为负电位之后，给强电介质电容器CF0施加电压脉冲，读出强电介质电容器CF0的数据，通过这样，在数据的读出时，在强电介质电容器CF0保持有数据“0”的情况下，能够容易地在位线BL0中产生负电位，同时，在强电介质电容器CF0保持有数据“1”的情况下，能够容易地在位线BL0中产生正电位，因此，能够将作为数据“0”或数据“1”的判断基准的参考电位Vref，设定为GND电平(接地电位)。通过这样，即使在数据读出时，位线BL0中所产生的电位产生偏差的情况下，也能够容易地设定参考电位Vref。另外，第2实施方式中，在数据的读出时，在强电介质电容器CF0保持有数据“0”的情况下，能够容易地在位线BL0中产生负电位，同时，在强电介质电容器CF0保持有数据“1”的情况下，能够容易地在位线BL0中产生正电位，因此，能够在数据的读出时，在从强电介质电容器CF0中读出数据“0”的情况下的位线BL0的电位的分布范围(负电位)，与在从强电介质电容器CF0中读出数据“1”的情况下的位线BL0的电位的分布范围(正电位)不会重叠。通过这样，通过将参考电位Vref设定为GND电平，能够将强电介质电容器CF0中所保持的数据，准确地判断为“0”或“1”。
第2实施方式的除此之外的效果，与上述第1实施方式的效果相同。
(第3实施方式)
接下来，对照图16，对本发明的第3实施方式的1T1C型强电介质存储器的构成进行说明。
该第3实施方式的1T1C型强电介质存储器如图16所示，与上述第1实施方式的1T1C型强电介质存储器不同，具有在给强电介质电容器CF0施加电压脉冲，将强电介质电容器CF0的数据读出到位线BL0之前，让位线BL0为负电位的伪电路11。该伪电路11对每一个位线对BL0/BL1分别设置。另外，伪电路11，由伪强电介质电容器CFD0以及CFD1，与n沟道晶体管所形成的伪存取晶体管TrD0以及TrD1构成。伪强电介质电容器CFD0的一方电极，与伪板线PLD相连接，同时，另一方电极与伪存取晶体管TrD0的源极/漏极中的一方相连接。另外，伪板线PLD为本发明的“伪驱动线”之一例。另外，伪存取晶体管TrD0的源极/漏极中的另一方，与位线BL0相连接。另外，伪存取晶体管TrD0的栅极，与伪字线WLD0相连接。另外伪强电介质电容器CFD1的一方电极，与伪板线PLD相连接，同时，另一方电极与伪存取晶体管TrD1的源极/漏极中的一方相连接。另外，伪存取晶体管TrD1的源极/漏极中的另一方，与位线BL1相连接。另外，伪存取晶体管TrD1的栅极，与伪字线WLD1相连接。第3实施方式的1T1C型强电介质存储器除此之外的构成，与上述第1实施方式的1T1C型强电介质存储器的构成相同。
接下来，对照图8、图9、图12、图13、图16以及图17，对本发明的第3实施方式的1T1C型强电介质存储器的动作进行说明。
该第3实施方式的1T1C型强电介质存储器，与上述第2实施方式的1T1C型强电介质存储器不同，在经板线PL0给强电介质电容器CF0(参照图16)施加电压脉冲，将强电介质电容器CF0的数据读出到位线BL0之前，使用伪电路11让位线BL0为负电位。具体地说，如图17所示，通过将控制信号DMPRS以及DMP0与伪字线WLD0，上升到Vcc电位，让基准电压产生电路2的n沟道晶体管6以及4与伪存取晶体管TrD0变为导通状态。之后，在图17所示的期间T1中，给位线BL0施加GND电平的参考电位Vref，同时让伪板线PLD从GND电平上升到1/3Vcc电位。通过这样，经伪板线PLD给伪强电介质电容器CFD0施加1/3Vcc的电压。此时，在伪强电介质电容器CFD0保持有数据“0”的情况下，如图8所示，伪强电介质电容器CFD0的极化状态，从“0”移动到C点。另外，在伪强电介质电容器CFD0保持有数据“1”的情况下，如图12所示，伪强电介质电容器CFD0的极化状态，从“1”移动到D点。另外，即使在像这样伪强电介质电容器CFD0的极化状态发生变化的情况下，此时由于与伪强电介质电容器CFD0相连接的位线BL0，被施加GND电平的参考电位Vref，因此，位线BL0的电位不会从GND电平开始变化。之后，控制信号DMP0从Vcc电位下降到GND电平。通过这样，基准电压产生电路2的n沟道晶体管4变为截止状态。因此，位线BL0保持GND电平的电位，同时变为浮动状态(高阻抗状态)。
接下来，在图17所示的期间T2中，伪板线PLD从1/3Vcc电位下降到GND电平。通过这样，给伪强电介质电容器CFD0施加GND电平的电压。因此，在伪强电介质电容器CFD0中保持有数据“0”的情况下，与图9所示的第2实施方式的情况一样，伪强电介质电容器CFD0的极化状态沿着磁滞曲线，从C点移动到“0”。通过这样，与伪强电介质电容器CFD0相连接的位线BL0的总电荷量，减少图9中的Q0downA的电荷量。因此，位线BL0的电位从GND电平下降相当于Q0downA的电荷的程度，从而变成负电位。另外，在伪强电介质电容器CFD0中保持有数据“1”的情况下，与图13所示的第2实施方式的情况一样，伪强电介质电容器CFD0的极化状态沿着磁滞曲线，从D点移动到“1”。通过这样，与伪强电介质电容器CFD0相连接的位线BL0的总电荷量，减少图13中的Q1downA的电荷量。因此，位线BL0的电位从GND电平下降相当于Q1downA的电荷的程度，从而变成负电位。
如上所述，第3实施方式中，使用伪电路11，在图17中所示的期间T2中，让位线BL0的电位为负电位。因此，第3实施方式的1T1C型强电介质存储器中，不需要为了在期间T2中让位线BL0的电位为负电位，经板线PL0，给存储器单元1的强电介质电容器CF0施加1/3Vcc的电压。这样，第3实施方式中，在图17中所示的期间T2之后，与上述第2实施方式的期间T2之后的动作(参照图7)相同，在强电介质电容器CF0中保持有数据“0”的情况下，位线BL0中产生负电位，同时，在强电介质电容器CF0中保持有数据“1”的情况下，位线BL0中产生正电位。第3实施方式的1T1C型强电介质存储器的除此以外的动作，与上述第2实施方式的1T1C型强电介质存储器的动作相同。
第3实施方式中，在经板线PL0给强电介质电容器CF0施加电压脉冲之前，保持位线BL0的电位为GND电平，同时让伪板线PLD的电位为1/3Vcc，之后，让位线BL0成为浮动状态之后，让伪板线PLD的电位从1/3Vcc下降到GND电平，通过这样，让位线BL0的电位为负电位，从而能够在经板线PL0给强电介质电容器CF0施加电压脉冲之前，经伪板线PLD以及伪强电介质电容器CFD0，将位线BL0的电位从GND电平降低到给定的负电位。通过这样，与使用板线PL0以及强电介质电容器CF0，将位线BL0的电位从GND电平降低到给定的负电位的情况不同，能够不给保持数据的强电介质电容器CF0施加1/3Vcc的电压，而将位线BL0的电位从GND电平降低到给定的负电位。因此，在数据的读出时，在给强电介质电容器CF0施加电压脉冲读出数据之前，能够抑制因给保持数据的强电介质电容器CF0施加1/3Vcc的电压而产生的干扰，同时让位线BL0的电位为负电位。
第3实施方式的除此之外的效果，与上述第1实施方式的效果相同。
(第4实施方式)
接下来，对照图18，该第4实施方式中，与上述第1～第3实施方式不同，对将本发明适用于交叉点型强电介质存储器的例子进行说明。
该第4实施方式的交叉点型强电介质存储器中，如图18所示，字线WL0～WL3，与位线BL0～BL5设置为在互相垂直的方向上延伸。另外，该字线WL0～WL3，为本发明的“驱动线”之一例，位线BL0～BL5，为本发明的“数据线”之一例。另外，在字线WL0～WL3与位线BL0～BL5相交叉的位置上，分别设有仅由一个强电介质电容器CF10所构成的存储器单元21。另外，位线BL0～BL5的一方端部，分别与对每一根位线BL0～BL5所设置的n沟道晶体管所构成的开关晶体管22的源极/漏极中的一方相连接。该开关晶体管22，用来在读出数据时，抑制被后述的读出放大器23所放大的电位，倒流到位线BL0～BL5以及强电介质电容器CF10侧。另外，开关晶体管22的栅极，被输入用于控制开关晶体管22的导通/截止的控制信号SWA，同时，开关晶体管22的源极/漏极中的另一方，与位线BL10～BL15相连接。
另外，位线BL10～BL15，分别与对每一根位线BL10～BL15(BL0～BL5)所设置的读出放大器23相连接。该读出放大器23，具有在从强电介质电容器CF10读出数据时，将位线BL10～BL15中所产生的对应于强电介质电容器CF0的数据的电位，与GND电平(接地电位)的参考电位Vref比较来进行判断，通过这样来放大位线BL10～BL15的电位与参考电位Vref之间的电位差的功能。另外，读出放大器23，与n沟道晶体管所构成的开关晶体管24的源极/漏极中的一方连接。该开关晶体管24的栅极，被输入用来控制开关晶体管24的导通/截止的控制信号SWB，同时，开关晶体管24的源极/漏极中的另一方，被供给GND电平的参考电位Vref。另外，读出放大器23，被输入用来激活读出放大器23的读出放大器激活信号SAE。
接下来，对照图3～图5、图18以及图19，对本发明的第4实施方式的交叉点型强电介质存储器的动作进行说明。另外，以下的动作说明中，一并读出与字线WL相连接的所有存储器单元21的数据。另外，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，保持有数据“0”，同时，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，保持有数据“1”。
首先，在读出数据时的初始状态下，如图19所示，将字线WL0～3的电位、位线BL0～5以及BL10～15的电位，保持为GND电平。另外，控制信号SWA、SWB以及读出放大器激活信号SAE的电位也保持为GND电平。这样，在让位线BL0～5处于浮动状态之后，在图19所示的期间T1中，选择字线WL3，给与字线WL3相连接的所有强电介质电容器CF10施加上升到Vcc电位的电压脉冲。具体地说，字线WL3从GND电平上升到Vcc电位。通过这样，给与字线WL3相连接的所有强电介质电容器CF10施加Vcc的电压。此时，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，与图3中所示的第1实施方式的情况相同，极化状态沿着磁滞曲线，从“0”移动到A点。通过这样，位线BL0～2的总电荷量，增加图3中的Q0up的电荷量。因此，位线BL0～2的电位，上升相当于Q0up的电荷程度。另外，此时，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，与图4中所示的第1实施方式的情况相同，极化状态沿着磁滞曲线，从“1”移动到A点。通过这样，位线BL3～5的总电荷量，增加图4中的Q1up的电荷量。因此，位线BL3～5的电位，上升相当于Q1up的电荷程度。
接下来，在图19所示的期间T2中，字线WL3从Vcc电位下降到-1/3Vcc电位。通过这样，给与字线WL3相连接的所有强电介质电容器CF10施加-1/3Vcc的电压。此时，与字线WL3以及位线BL0～5相连接的强电介质电容器CF10中，与图5中所示的第1实施方式的情况相同，极化状态沿着磁滞曲线，从A点移动到B点。通过这样，位线BL0～5的总电荷量，减少图5中的Qdown的电荷量。因此，位线BL0～5的电位，减少相当于Qdown的电荷程度。
另外，图19中所示的期间T1以及T2中的位线BL0～2的总电荷量的变化量，为Q0up-Qdown。这里，从图3以及图5所示的磁滞曲线的形状判断出，由于Q0up＜Qdown，因此Q0up-Qdown为负数。因此，由于位线BL0～2的初始状态的电位为GND电平，因此期间T2中的位线BL0～2的电位，变为负电位。另外，期间T1以及T2中的位线BL3～5的总电荷量的变化量，为Q1up-Qdown。这里，从图4以及图5所示的磁滞曲线的形状判断出，由于Q1up＞Qdown，因此Q1up-Qdown为正数。所以，由于位线BL3～5的初始状态的电位为GND电平，因此在期间T2中的位线BL3～5的电位，变为正电位。
之后，在图19所示的期间T2中，控制信号SWA以及SWB从GND电平上升到Vcc电位。通过这样，开关晶体管22以及24变为导通状态。因此，经导通状态的开关晶体管22，将BL0～5的电位分别传递给位线BL10～15。通过这样，位线BL10～12的电位变为负电位，同时，位线BL13～15的电位变为正电位。另外，经导通状态的开关晶体管24，将GND电平的参考电位Vref提供给读出放大器23。之后，控制信号SWA以及SWB，从Vcc电位下降到GND电平。通过这样，开关晶体管22以及24变为截止状态。
在该状态下，通过让读出放大器激活信号SAE从GND电平上升到Vcc电位，来激活读出放大器23。通过这样，由读出放大器23，将位线BL10～15的对应于所读出的数据的电位，分别与GND电平的参考电位Vref进行比较，来判断出从强电介质电容器CF10所读出的数据并放大。该数据判断时的动作，与上述第1实施方式的读出放大器3的数据判断时的动作相同。也即，由于读出数据“0”的位线BL10～12的电位，为低于GND电平的参考电位Vref的负电位，因此，通过读出放大器23使其为GND电平。另外，由于读出数据“1”的位线BL13～15的电位，为高于GND电平的参考电位Vref的正电位，因此，通过读出放大器23将其提高到Vcc。之后，通过读出放大器23，将分别变为GND电平以及Vcc电位的位线BL10～15的电位向外部输出。另外，在通过读出放大器23放大位线BL10～15的电位时，由于开关晶体管变为截止状态，因此抑制了放大之后的位线BL10～15的电位倒流到强电介质电容器CF10侧。
第4实施方式中，如上所述，在交叉点型强电介质存储器中，经字线WL3给强电介质电容器CF10施加电压脉冲，使得与保持有数据“0”的强电介质电容器CF10相连接的位线BL10～12中产生负电位，与保持有数据“1”的强电介质电容器CF10相连接的位线BL13～15中产生正电位，之后再一并读出与字线WL3相连接的强电介质电容器CF10的数据，通过这样，能够将作为数据“0”或数据“1”的判断基准的参考电位Vref，设定为GND电平(接地电位)。通过这样，即使在数据读出时，位线BL10～15中所产生的电位产生偏差的情况下，也能够容易地设定参考电位Vref。
另外，第4实施方式中，在交叉点型强电介质存储器中，经字线WL3给强电介质电容器CF10施加电压脉冲，使得与保持有数据“0”的强电介质电容器CF10相连接的位线BL10～12中产生负电位，与保持有数据“1”的强电介质电容器CF10相连接的位线BL13～15中产生正电位，之后再一并读出与字线WL3相连接的强电介质电容器10的数据，通过这样，在数据的读出时，从强电介质电容器CF10中读出数据“0”的位线BL10～12的电位的分布范围(负电位)，与从强电介质电容器CF10中读出数据“1”的位线BL13～15的电位的分布范围(正电位)不会重叠。这样，通过将参考电位Vref设定为GND电平(接地电位)，能够将强电介质电容器CF10中所保持的数据，准确地判断为数据“0”或数据“1”。
第4实施方式的除此之外的效果，与上述第1实施方式的效果相同。
(第5实施方式)
该第5实施方式的交叉点型强电介质存储器中，与上述第4实施方式的交叉点型强电介质存储器不同，预先将与强电介质电容器相连接的位线的电位设为负电位之后，给强电介质电容器施加电压脉冲，通过这样，向位线读出强电介质电容器的数据。接下来，对照图8～图15、图18以及图20，对本发明的第5实施方式的交叉点型强电介质存储器的动作进行说明。另外，该第5实施方式的交叉点型强电介质存储器的电路构成，与上述第4实施方式的交叉点型强电介质存储器的电路构成完全相同。
第5实施方式的交叉点型强电介质存储器中，如图20所示，在数据读出时的初始状态下，将字线WL0～3的电位、位线BL0～5以及BL10～15的电位，保持为GND电平。另外，控制信号SWA、SWB以及读出放大器激活信号SAE的电位也保持为GND电平。之后，在期间T1中，选择字线WL3，从GND电平上升到1/3Vcc电位。通过这样，给与字线WL3相连接的所有强电介质电容器CF10(参照图18)施加1/3Vcc的电压。此时，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，与图8中所示的第2实施方式的情况相同，极化状态从“0”移动到C点。另外，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，与图12中所示的第2实施方式的情况相同，极化状态从“1”移动到D点。另外，此时由于位线BL0～5的电位固定在GND电平，因此即使强电介质电容器CF10的极化状态发生变化，位线BL0～5的电位也不会从GND电平开始变化。之后，位线BL0～5变为浮动状态(高阻抗状态)。
接下来，在图20所示的期间T2中，字线WL3从1/3Vcc电位下降到GND电平。通过这样，给与字线WL3相连接的所有强电介质电容器CF10施加GND电平的电压。此时，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，与图9中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线，从C点移动到“0”。通过这样，位线BL0～2的总电荷量，减少图9中的Q0downA的电荷量。因此，位线BL0～2的电位从GND电平下降相当于Q0downA的电荷的程度，从而变成负电位。另外，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，与图13中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线，从D点移动到“1”。通过这样，位线BL3～5的总电荷量，减少图13中的Q1downA的电荷量。因此，位线BL3～5的电位从GND电平下降相当于Q1downA的电荷的程度，从而变成负电位。如上所述，第5实施方式中，在图20所示的期间T2中，位线BL0～5的电位为负电位。
接下来，图20所示的期间T3中，选择字线WL3，给与字线WL3相连接的所有强电介质电容器CF10施加上升到Vcc电位的电压脉冲。具体地说，字线WL3从GND电平上升到Vcc电位。通过这样，给与字线WL3相连接的所有强电介质电容器CF10施加Vcc的电压。此时，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，与图10中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线从“0”移动到A点。通过这样，位线BL0～2的总电荷量，增加图10中的Q0upB的电荷量。因此，位线BL0～2的电位，上升相当于Q0upB的电荷程度。另外，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，与图14中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线从“1”移动到A点。通过这样，位线BL3～5的总电荷量，增加图14中的Q1upB的电荷量。因此，位线BL3～5的电位，上升相当于Q1upB的电荷程度。
接下来，在图20所示的期间T4中，字线WL3从Vcc电位下降到GND电平。通过这样，给与字线WL3相连接的所有强电介质电容器CF10施加GND电平的电压。此时，与字线WL3以及位线BL0～2相连接的强电介质电容器CF10中，与图11中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线从A点移动到“0”。通过这样，位线BL0～2的总电荷量，减少图11中的Q0downB的电荷量。因此位线BL0～2的电位下降相当于Q0downB的电荷的程度。另外，与字线WL3以及位线BL3～5相连接的强电介质电容器CF10中，与图15中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线从A点移动到“0”。通过这样，位线BL3～5的总电荷量，减少图15中的Q1downB(＝Q0downB)的电荷量。因此位线BL3～5的电位下降相当于Q1downB的电荷的程度。
另外，图20中所示的期间T1～T4中的位线BL0～2的总电荷量的变化量，为-Q0downA+Q0upB-Q0downB。这里，从图9～图11中所示的磁滞曲线的形状可以判断出，由于Q0upB＝Q0downB，因此变为-Q0downA+Q0upB-Q0downB＝-Q0downA。所以图20所示的期间T1～T4中的位线BL0～2的总电荷量的变化量为负。由于位线BL0～2的初始状态的电位为GND电平，因此，期间T4中的位线BL0～2的电位，变为负电位。另外，期间T1～T4中的位线BL3～5的总电荷量的变化量，为-Q1downA+Q1upB-Q1downB。这里，从图13～图15中所示的磁滞曲线的形状可以判断出，-Q1downA+Q1upB-Q1downB为正数。所以期间T1～T4中的位线BL3～5的总电荷量的变化量为正。由于位线BL3～5的初始状态的电位为GND电平，因此，期间T4中的位线BL3～5的电位，变为正电位。
之后，控制信号SWA以及SWB从GND电平上升到Vcc电位。通过这样，开关晶体管22以及24变为导通状态。因此，经导通状态的开关晶体管22，将BL0～5的电位分别传递给位线BL10～15。通过这样，位线BL10～12的电位变为负电位，同时，位线BL13～15的电位变为正电位。另外，经导通状态的开关晶体管24，将GND电平的参考电位Vref提供给读出放大器23。之后与上述第4实施方式相同，通过读出放大器23，判断从强电介质电容器CF10读出到位线BL10～15中的数据是“0”还是“1”并放大。
第5实施方式中，如上所述，在交叉点型强电介质存储器中，预先将与强电介质电容器CF10相连接的位线BL0～5的电位设为负电位之后，给强电介质电容器CF10施加电压脉冲，一并读出与字线WL3相连接的强电介质电容器CF10的数据，通过这样，在数据的读出时，能够容易地在与保持有数据“0”的强电介质电容器CF10相连接的位线BL0～2中产生负电位，同时，在与保持有数据“1”的强电介质电容器CF10相连接的位线BL3～5中产生正电位，从而能够在数据的读出时，容易地在经开关晶体管与位线BL0～2相连接的位线BL10～12中产生负电位，同时，在经开关晶体管与位线BL3～5相连接的位线BL13～15中产生正电位。通过这样，能够将用来将从强电介质电容器CF10向位线BL10～15读出的数据判断为“0”或“1”的参考电位Vref，设定为GND电平。因此，即使在数据读出时，位线BL10～15中所产生的电位产生偏差的情况下，也能够容易地设定参考电位Vref。另外，第5实施方式中，能够容易地在数据的读出时，在与保持有数据“0”的强电介质电容器CF10相连接的位线BL10～12中产生负电位，同时，在与保持有数据“1”的强电介质电容器CF10相连接的位线BL13～15中产生正电位，因此，能够让在数据的读出时，从强电介质电容器CF10中读出数据“0”的位线BL10～12的电位的分布范围(负电位)，与从强电介质电容器CF10中读出数据“1”的位线BL13～15的电位的分布范围(正电位)不会重叠。这样，通过将参考电位Vref设定为GND电平，能够将强电介质电容器CF10中所保持的数据，准确地判断为数据“0”或数据“1”。
第5实施方式的除此之外的效果，与上述第1实施方式的效果相同。
(第6实施方式)
接下来，参照图21，对本发明的第6实施方式的交叉点型强电介质存储器的构成进行说明。
该第6实施方式的交叉点型强电介质存储器如图21所示，与上述第4实施方式的交叉点型强电介质存储器不同，具有在给强电介质电容器CF10施加电压脉冲，将强电介质电容器CF10的数据读出到位线BL0～5中之前，让位线BL0～5为负电位的伪电路31。该伪电路31由对每一根位线BL0～5分别设置的伪强电介质电容器CFD10构成。该伪强电介质电容器CFD10，分别设置在垂直于位线BL0～5的方向延伸的伪字线WLD，与位线BL0～5的相交叉的位置上。另外，伪字线WLD为本发明的“伪驱动线”之一例。另外伪强电介质电容器CFD10的一方电极，与伪字线WLD相连接，同时，另一方电极分别与位线BL0～5相连接。第6实施方式的交叉点型强电介质存储器的除此之外的构成，与上述第4实施方式的交叉点型强电介质存储器的构成相同。
接下来，对照图8、图9、图12、图13、图21以及图22，对本发明的第6实施方式的交叉点型强电介质存储器的动作进行说明。另外，以下的动作说明中，一并读出与字线WL3相连接的所有存储器单元的数据。另外，与位线BL0～2相连接的伪强电介质电容器CFD10中，保持有数据“0”，同时，与位线BL3～5相连接的强电介质电容器CFD10中，保持有数据“1”。
该第6实施方式的交叉点型强电介质存储器，与上述第5实施方式的交叉点型强电介质存储器不同，在给强电介质电容器CF10(参照图21)施加电压脉冲，将强电介质电容器CF10的数据读出到位线BL0～5中之前，使用伪电路31让位线BL0～5分别为负电位。具体地说，期间T1(参照图22)中，将位线BL0～5的电位固定在GND电平，同时让伪字线WLD从GND电平上升到1/3Vcc电位。通过这样，给与伪字线WLD相连接的伪强电介质电容器CFD10施加1/3Vcc的电压。此时，在与位线BL0～2相连接的伪强电介质电容器CFD10中，与图8中所示的第2实施方式的情况相同，极化状态从“0”移动到C点。另外，在与位线BL3～5相连接的伪强电介质电容器CFD10中，与图12中所示的第2实施方式的情况相同，极化状态从“1”移动到D点。另外，即使在像这样伪强电介质电容器CFD10的极化状态发生变化的情况下，由于与伪强电介质电容器CFD10相连接的位线BL0～5的电位，固定在GND电平，因此，位线BL0～5的电位不会从GND电平开始变化。之后，位线BL0～5变为浮动状态(高阻抗状态)。
接下来，在图22所示的期间T2中，伪字线WLD从1/3Vcc电位下降到GND电平。通过这样，给与伪字线WLD相连接的所有伪强电介质电容器CFD10施加GND电平的电压。此时，在与位线BL0～2相连接的伪强电介质电容器CFD10中，与图9中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线，从C点移动到“0”。通过这样，位线BL0～2的总电荷量，减少图9中的Q0downA的电荷量。因此，位线BL0～2的电位从GND电平下降相当于Q0downA的电荷的程度，从而变成负电位。另外，在与位线BL3～5相连接的伪强电介质电容器CFD10中，与图13中所示的第2实施方式的情况相同，极化状态沿着磁滞曲线，从D点移动到“1”。通过这样，位线BL3～5的总电荷量，减少图13中的Q1downA的电荷量。因此，位线BL3～5的电位从GND电平下降相当于Q1downA的电荷的程度，从而变成负电位。
如上所述，第6实施方式中，使用伪电路31，在图22中所示的期间T2中，让位线BL0～5的电位为负电位。因此，第6实施方式的交叉点型强电介质存储器中，不需要为了在图22所示的期间T2中让位线BL0～5的电位为负电位，而经字线WL3，给存储器单元21的强电介质电容器CF10施加1/3Vcc的电压。这样，第6实施方式中，在图22中所示的期间T2之后，与上述第5实施方式的期间T2之后的动作(参照图20)相同，在与保持有数据“0”的强电介质电容器CF10相连接的位线BL10～12中产生负电位，同时，在与保持有数据“1”的强电介质电容器CF10相连接的位线BL13～15中产生正电位。第6实施方式的交叉点型强电介质存储器的除此以外的动作，与上述第5实施方式的交叉点型强电介质存储器的动作相同。
第6实施方式中，在交叉点型强电介质存储器中，在经字线WL3给强电介质电容器CF10施加电压脉冲之前，保持位线BL0～5的电位为GND电平，同时让伪字线WLD的电位为1/3Vcc，之后，让位线BL0～5成为浮动状态之后，让伪字线WLD的电位从1/3Vcc下降到GND电平，通过这样，让位线BL0～5的电位为负电位，从而能够在经字线WL3给强电介质电容器CF10施加电压脉冲之前，经伪字线WLD以及伪强电介质电容器CFD10，将位线BL0～5的电位从GND电平降低到给定的负电位。通过这样，与使用字线WL3以及强电介质电容器CF10，将位线BL0～5的电位从GND电平降低到给定的负电位的情况不同，能够不给保持数据的强电介质电容器CF10施加1/3Vcc的电压，而将位线BL0～5的电位从GND电平降低到给定的负电位。因此，在数据的读出时，在给强电介质电容器CF10施加电压脉冲读出数据之前，能够抑制因给强电介质电容器CF10施加1/3Vcc的电压而产生的干扰，同时让位线BL0～5的电位为负电位。
第6实施方式的除此之外的效果，与上述第1实施方式的效果相同。
另外，本次所公布的实施方式的所有点均为示例，而不能够对本发明进行限制。本发明的范围，通过权利要求的范围而不是上述实施方式的说明进行公布，并且还包括与权利要求的范围等同的意味以及范围内的所有变更。
例如，上述实施方式中，对将本发明适用于1T1C型以及交叉点型强电介质存储器的例子进行了说明，但本发明并不仅限于此，还能够在除了1T1C型以及交叉点型之外的强电介质存储器中适用本发明。
另外，上述第2以及第5实施方式中，在给强电介质电容器施加电压脉冲，将强电介质电容器的数据读出到位线中之前，通过给强电介质电容器施加1/3Vcc的电压，让位线的电位为负电位，但本发明并不仅限于此，也可以通过将1/3Vcc以外的电压施加给强电介质电容器，来让位线的电位变为负电位。另外，这种情况下，最好通过给强电介质电容器施加1/2Vcc以下的电压，让位线的电位为负电位，对于抑制强电介质电容器中产生较大的干扰非常理想。

Claims (20)

1.一种存储器，其特征在于，
具备：保持数据的强电介质电容器；以及
与所述强电介质电容器相连接的驱动线以及数据线，
在所述数据的读出时，通过经所述驱动线给所述强电介质电容器施加电压脉冲，在所述强电介质电容器保持有第1数据的情况下，在所述数据线中产生负电位，在所述强电介质电容器中保持有第2数据的情况下，在所述数据线中产生正电位。
2.如权利要求1所述的存储器，其特征在于，
在所述数据的读出时，通过将所述数据线的电位与接地电位的参考电位进行比较，进行所述强电介质电容器中所保持的所述数据的判断。
3.如权利要求1所述的存储器，其特征在于，
在所述强电介质电容器中所施加的所述电压脉冲下降之后，进行所述强电介质电容器中所保持的所述数据的判断。
4.如权利要求1所述的存储器，其特征在于，
在所述数据的读出时，在所述强电介质电容器保持有所述第1数据的情况下，通过减少所述数据线的总电荷量来在所述数据线中产生负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述数据线的总电荷量来在所述数据线中产生正电位。
5.如权利要求4所述的存储器，其特征在于，
在经所述驱动线给所述强电介质电容器施加所述电压脉冲之前的所述驱动线的电位为接地电位，在经所述驱动线给所述强电介质电容器施加所述电压脉冲之后的所述驱动线的电位为负电位。
6.如权利要求1所述的存储器，其特征在于，
在所述数据的读出时，在经所述驱动线给所述强电介质电容器施加所述电压脉冲之前，所述数据线的电位为负电位，在所述强电介质电容器保持有所述第1数据的情况下，通过在给所述强电介质电容器施加所述电压脉冲前后，让所述数据线的总电荷量不变，来保持所述数据线的电位为负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述数据线的总电荷量，而在所述数据线中产生正电位。
7.如权利要求6所述的存储器，其特征在于，
在经所述驱动线给所述强电介质电容器施加所述电压脉冲之前，将所述数据线的电位保持为接地电位，同时让所述驱动线的电位为给定的正电位，之后，在所述数据线变为浮动状态之后，通过让所述驱动线的电位从所述给定的正电位下降到接地电位，而让所述数据线的电位为负电位。
8.如权利要求6所述的存储器，其特征在于，
还具备：伪驱动线；以及
与所述伪驱动线以及所述数据线相连接的伪强电介质电容器，
在经所述驱动线给所述强电介质电容器施加所述电压脉冲之前，将所述数据线的电位保持为接地电位，同时让所述伪驱动线的电位为给定的正电位，之后，让所述数据线变为浮动状态之后，通过让所述伪驱动线的电位从所述给定的正电位下降到接地电位，而让所述数据线的电位为负电位。
9.一种存储器，其特征在于，
具备：互相交叉配置的多根字线以及位线；以及
存储器单元，其分别配置在所述多根字线与位线的交叉点上，同时，包含有与所述字线以及所述位线相连接、保持数据的强电介质电容器，
在所述数据的读出时，通过经所述字线给所述强电介质电容器施加电压脉冲，在所述强电介质电容器保持有第1数据的情况下，在所述位线中产生负电位，在所述强电介质电容器中保持有第2数据的情况下，在所述位线中产生正电位。
10.如权利要求9所述的存储器，其特征在于，
在所述数据的读出时，通过将所述位线的电位与接地电位的参考电位进行比较，来进行所述强电介质电容器中所保持的所述数据的判断。
11.如权利要求9所述的存储器，其特征在于，
在所述强电介质电容器中所施加的所述电压脉冲下降之后，进行所述强电介质电容器中所保持的所述数据的判断。
12.如权利要求9所述的存储器，其特征在于，
在所述数据的读出时，在所述强电介质电容器保持有所述第1数据的情况下，通过减少所述位线的总电荷量来在所述位线中产生负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述位线的总电荷量来在所述位线中产生正电位。
13.如权利要求9所述的存储器，其特征在于，
在所述数据的读出时，在经所述字线给所述强电介质电容器施加所述电压脉冲之前，所述位线的电位为负电位，
在所述强电介质电容器保持有所述第1数据的情况下，通过在给所述强电介质电容器施加所述电压脉冲前后，让所述位线的总电荷量不变，来保持所述位线的电位为负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述位线的总电荷量，而在所述位线中产生正电位。
14.如权利要求13所述的存储器，其特征在于，
还具备：伪字线；以及
与所述伪字线以及所述位线相连接的伪强电介质电容器，
在经所述字线给所述强电介质电容器施加所述电压脉冲之前，将所述位线的电位保持为接地电位，同时让所述伪字线的电位为给定的正电位，之后，让所述位线变为浮动状态之后，通过让所述伪字线的电位从所述给定的正电位下降到接地电位，而使所述位线的电位为负电位。
15.一种存储器，其特征在于，
具备：多根位线；
与所述多根位线相交叉配置的多根字线以及驱动线；以及
分别配置在所述多根字线与位线的交叉点上的存储器单元，
所述存储器单元包括：晶体管，其源极/漏极中的一方与所述位线相连接，同时栅极与所述字线相连接；以及强电介质电容器，其与所述晶体管的源极/漏极中的另一方以及所述驱动线相连接，且保持数据，
在所述数据的读出时，通过经所述驱动线给所述强电介质电容器施加电压脉冲，在所述强电介质电容器保持有第1数据的情况下，在所述位线中产生负电位，在所述强电介质电容器中保持有第2数据的情况下，在所述位线中产生正电位。
16.如权利要求15所述的存储器，其特征在于，
在所述数据的读出时，通过将所述位线的电位与接地电位的参考电位进行比较，来进行所述强电介质电容器中所保持的所述数据的判断。
17.如权利要求15所述的存储器，其特征在于，
在所述强电介质电容器中所施加的所述电压脉冲下降之后，进行所述强电介质电容器中所保持的所述数据的判断。
18.如权利要求15所述的存储器，其特征在于，
在所述数据的读出时，在所述强电介质电容器保持有所述第1数据的情况下，通过减少所述位线的总电荷量来在所述位线中产生负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述位线的总电荷量来在所述位线中产生正电位。
19.如权利要求15所述的存储器，其特征在于，
在所述数据的读出时，在经所述字线给所述强电介质电容器施加所述电压脉冲之前，所述位线的电位为负电位，
在所述强电介质电容器保持有所述第1数据的情况下，通过在给所述强电介质电容器施加所述电压脉冲前后，让所述位线的总电荷量不变，来保持所述位线的电位为负电位，在所述强电介质电容器中保持有所述第2数据的情况下，通过增加所述位线的总电荷量，而在所述位线中产生正电位。
20.如权利要求19所述的存储器，其特征在于，
还具备：伪驱动线；以及
与所述伪驱动线以及所述位线相连接的伪强电介质电容器，
在经所述驱动线给所述强电介质电容器施加所述电压脉冲之前，将所述位线的电位保持为接地电位，同时让所述伪驱动线的电位为给定的正电位，之后，让所述位线变为浮动状态之后，通过让所述伪驱动线的电位从所述给定的正电位下降到接地电位，而让所述位线的电位为负电位。
CNB2005101063032A 2004-09-24 2005-09-21 存储器 Active CN100472649C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004276510A JP4638193B2 (ja) 2004-09-24 2004-09-24 メモリ
JP2004276510 2004-09-24

Publications (2)

Publication Number Publication Date
CN1770317A true CN1770317A (zh) 2006-05-10
CN100472649C CN100472649C (zh) 2009-03-25

Family

ID=36098844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101063032A Active CN100472649C (zh) 2004-09-24 2005-09-21 存储器

Country Status (4)

Country Link
US (1) US7262985B2 (zh)
JP (1) JP4638193B2 (zh)
KR (1) KR100745325B1 (zh)
CN (1) CN100472649C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074837A (zh) * 2016-03-01 2018-12-21 美光科技公司 用于存储器单元的接地参考方案
CN109155140A (zh) * 2016-04-28 2019-01-04 美光科技公司 存储器单元板之间的电荷共享

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179048A (ja) * 2004-12-21 2006-07-06 Sanyo Electric Co Ltd 半導体装置
KR101761432B1 (ko) 2009-11-06 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
JP6500721B2 (ja) * 2015-09-17 2019-04-17 富士通セミコンダクター株式会社 不揮発性データ記憶回路及び不揮発性データ記憶回路の制御方法
US9792973B2 (en) * 2016-03-18 2017-10-17 Micron Technology, Inc. Ferroelectric memory cell sensing
US10192606B2 (en) 2016-04-05 2019-01-29 Micron Technology, Inc. Charge extraction from ferroelectric memory cell using sense capacitors
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767464B1 (en) * 1995-09-08 2003-11-19 Fujitsu Limited Ferroelectric memory and method of reading out data from the ferroelectric memory
JPH09180467A (ja) * 1995-10-24 1997-07-11 Fujitsu Ltd 強誘電体メモリにおけるデータの読出し方法及び強誘電体メモリ
KR100234877B1 (ko) * 1997-01-13 1999-12-15 윤종용 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법
EP0928004A3 (en) * 1997-12-31 1999-12-15 Texas Instruments Inc. Ferroelectric memory
JP3780713B2 (ja) 1998-08-25 2006-05-31 富士通株式会社 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
JP2001210795A (ja) 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2001319472A (ja) * 2000-05-10 2001-11-16 Toshiba Corp 半導体記憶装置
US6496428B2 (en) * 2001-01-19 2002-12-17 Fujitsu Limited Semiconductor memory
JP2005503632A (ja) 2001-04-19 2005-02-03 三洋電機株式会社 強誘電体メモリおよびその動作方法
WO2004077442A1 (ja) * 2003-02-27 2004-09-10 Fujitsu Limited 半導体記憶装置及びデータ読み出し方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074837A (zh) * 2016-03-01 2018-12-21 美光科技公司 用于存储器单元的接地参考方案
US10978126B2 (en) 2016-03-01 2021-04-13 Micron Technology, Inc. Ground reference scheme for a memory cell
CN109155140A (zh) * 2016-04-28 2019-01-04 美光科技公司 存储器单元板之间的电荷共享
CN109155140B (zh) * 2016-04-28 2020-06-16 美光科技公司 存储器单元板之间的电荷共享
US10796742B2 (en) 2016-04-28 2020-10-06 Micron Technology, Inc. Charge sharing between memory cell plates
US11361806B2 (en) 2016-04-28 2022-06-14 Micron Technology, Inc. Charge sharing between memory cell plates

Also Published As

Publication number Publication date
US7262985B2 (en) 2007-08-28
CN100472649C (zh) 2009-03-25
KR100745325B1 (ko) 2007-08-01
US20060067101A1 (en) 2006-03-30
KR20060051587A (ko) 2006-05-19
JP4638193B2 (ja) 2011-02-23
JP2006092644A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
CN1770317A (zh) 存储器
CN1832034A (zh) 用于产生高电压的方法和电路以及相关的半导体存储器件
CN1119812C (zh) 半导体存储器
CN1822211A (zh) 存储器
CN1581358A (zh) 存储器及其驱动方法
CN1040706C (zh) 半导体存储装置
CN1210719C (zh) 具有降低的写入速度波动的半导体存储器
CN1183166A (zh) 强电介质存储器件
CN1700473A (zh) 铁电体存储装置及其读出方法
CN101038786A (zh) 具备内部电压发生电路的半导体器件
CN1825475A (zh) 存储器
CN1892911A (zh) 设有以不同阈值电压存数据的存储单元的半导体存储装置
CN1917088A (zh) 闪存阵列系统及程序化电流稳定方法
CN1819061A (zh) 存储器元件以及正确读取操作窗控制的方法
CN1649031A (zh) 存储器
CN1571068A (zh) 半导体存储装置
CN1747068A (zh) 非易失性存储装置以及非易失性存储装置的数据写入方法
CN1747063A (zh) 半导体存储器及检测其位线的方法
CN1040593C (zh) 半导体存储器
CN1905062A (zh) 铁电存储装置
CN1734665A (zh) 铁电存储器及其驱动方法
CN1758373A (zh) 半导体存储装置
CN101038791A (zh) 半导体存储装置
CN1237767A (zh) 半导体存储器件
CN101060594A (zh) 半导体设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PATE LANNILA FORTUNE CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20101223

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA PREFECTURE, JAPAN TO: DELAWARE, USA

TR01 Transfer of patent right

Effective date of registration: 20101223

Address after: Delaware

Patentee after: Sanyo Electric Co.

Address before: Japan Osaka

Patentee before: Sanyo Electric Co., Ltd.