CN1747063A - 半导体存储器及检测其位线的方法 - Google Patents

半导体存储器及检测其位线的方法 Download PDF

Info

Publication number
CN1747063A
CN1747063A CN200510089338.XA CN200510089338A CN1747063A CN 1747063 A CN1747063 A CN 1747063A CN 200510089338 A CN200510089338 A CN 200510089338A CN 1747063 A CN1747063 A CN 1747063A
Authority
CN
China
Prior art keywords
bit line
type
detecting amplifier
mos transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510089338.XA
Other languages
English (en)
Other versions
CN1747063B (zh
Inventor
李炫锡
崔钟贤
千基喆
李宗彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1747063A publication Critical patent/CN1747063A/zh
Application granted granted Critical
Publication of CN1747063B publication Critical patent/CN1747063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

半导体存储器及检测其位线的方法。该半导体存储器包括一第一存储单元，其连接在一通过一第一地址存取的第一字线与一反相位线之间；一第二存储单元，其连接在一通过一第二地址存取的第二字线与一位线之间；一第一型检测放大器，其串接在该位线与该反相位线之间，如果在一第一启动信号上施加一第一电压，使一第一型第一MOS晶体管检测该反相位线及一第一型第二MOS晶体管检测该位线、一第二型第一检测放大器，其串接在该位线与该反相位线之间，其中第二型第一MOS晶体管的检测能力比第二型第二MOS晶体管好；以及一第二型第二检测放大器，其串接在该位线与该反相位线之间，其中第二型第四MOS晶体管的检测能力比第二型第三MOS晶体管好。

Description

半导体存储器及检测其位线的方法
技术领域
本发明涉及一种半导体存储器，特别是涉及执行刷新操作的半导体存储器以及检测其位线的方法。
背景技术
通常，动态半导体存储器中的动态存储单元包括一晶体管和一电容器，以存储一位数据。电容器中存储的高电平数据会随时间流逝而消失。因此，要维持数据，应在电容器中存储的高电平数据消失之前，定期执行刷新操作。
在动态半导体存储器的刷新操作中，若根据刷新地址选择字线，将在所选字线间连接的存储单元中存储的高电平数据和连接到所选字线的存储单元位线电荷即预充电电平之间执行电荷共用操作。其后，位线检测放大器工作，以检测并将一对位线放大到电源电压电平和地电压电平。
图1是表示传统半导体存储器结构的方框图。存储单元阵列100包括一结合区CJ、一检测放大器区SA、一子字线驱动器区SWD、以及一子存储单元阵列块SMCA。子字线驱动器区SWD排列在子存储单元阵列块SMCA的上下方，检测放大器区SA排列在子存储单元阵列块SMCA的两侧，且结合区CJ排列在子字线驱动器区SWD与检测放大器SA的交叉区。图1只表示存储单元阵列100的部分结构。
字线选择信号PX1和PX2排列在子存储单元阵列块SMCA的左侧，并在横越结合区CJ和检测放大器区SA的方向上，且字线选择信号PX3和PX4排列在子存储单元阵列块SMCA的右侧，并在横越结合区CJ和检测放大器区SA的方向上。主字线选择信号NWE1，...排列在横越子字线驱动器区SWD和子存储单元阵列块SMCA的方向上，且子字线SWD1到SWD4排列在子存储单元阵列块SMCA中与主字线选择信号NWE1相同的方向上。阵列位线对(如ABL1，ABL1B)排列在与子字线SWL1到SWL4垂直的方向上，且检测位线对(如SBL1，SBL1B)位于左右阵列位线对之间。
位线分隔门ISOG1排列在每个左阵列位线对(如ABL1，ABL1B)以及每个检测位线对(如SBL1，SBL1B)之间，且位线分隔门ISOG2排列在每个右阵列位线对(如ABL1，ABL1B)以及每个检测位线对(如SBL1，SBL1B)之间，且预充电电路PRE1排列在每个左阵列位线对(如ABL1，ABL1B)之间。预充电电路PRE2排列在每个右阵列位线对(如ABL1，ABL1B)之间，PMOS检测放大器PSA和NMOS检测放大器NSA排列在每个检测放大器位线对(如SBL1，SBL1B)之间，且I/O门IOG排列在每个检测放大器位线对(如SBL1，SBL1B)以及I/O线对IO1，IO1B之间。每个位线分隔门ISOG1和ISOG2包括NMOS晶体管N3和N4，PMOS检测放大器包括PMOS晶体管P1和P2，且NMOS检测放大器包括NMOS晶体管N1和N2。
图1中，将2位最低有效位(″LSB″)的行地址解码以产生字线选择信号PX1到PX4，将除这2位LSB之外的其他位的行地址解码以产生主字线选择信号(如NWE1)，且将每个字线选择信号PX1到PX4和主字线选择信号NWE1进行组合以选择子字线SWL1到SWL4。以相同方式将每个字线选择信号PX1到PX4和其他每个字线选择信号(未示出)进行组合以选择其对应的4条子字线。
子存储单元阵列块SMCA中的存储单元包括存储单元MC1到MC4，每个含一晶体管N和一电容器C，且存储单元MC1连接在子字线SWL1和反相位线BL1B之间，存储单元MC2连接在子字线SWL2和位线BL1之间，存储单元MC3连接在子字线SWL3和位线BL1之间，和存储单元MC4连接在子字线SWL4和反相位线BL1B之间。未示出的存储单元以上述相同方式连接和排列。
下面解释图1的半导体存储器的各个部分的功能。每个预充电电路PRE1和PRE2在预充电操作期间将阵列位线对ABL1，ABL1B预充电到一预充电电压VBL电平。如果在预充电操作期间施加位线分隔控制信号ISO1和ISO2，则每个位线分隔门ISOG1和ISOG2接通以连接阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B，且在读操作、写操作和刷新操作期间，如果选择左侧子存储单元阵列块SMCA，从而施加高电压电平的位线分隔控制信号ISO1，则连接左侧阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B，如果选择右侧子存储单元阵列块SMCA，从而施加高电压电平的位线分隔控制信号ISO2，则连接右侧阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B。如果施加电源电压VCC的电平信号LA，则PMOS检测放大器PSA检测低电平的检测位线SBL1或反相检测位线SBL1B信号，并将它放大到电源电压VCC电平，且如果施加地电压电平的信号LAB，则NMOS检测放大器NSA检测高电平的检测位线SBL1或反相检测位线SBL1B信号，并将它放大到地电压电平。响应于列选择信号(未示出)I/O门IOG接通以在检测位线对SBL1，SBL1B和I/O线对IO1，IO1B之间传输数据。
图2表示产生信号LA，LAB的电路结构。图2的电路包括一控制器10、一PMOS晶体管P3、以及一NMOS晶体管N5。下面解释图3中各部分的功能。若施加工作(active)命令ACT或刷新命令REF，控制器10产生低电平和高电平的第一和第二位线检测放大器启动(enable)控制信号LAPG，LANG。PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生电源电压VCC电平的信号LA。NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生地电压VSS电平的信号LAB。
图3是表示图1半导体存储器的刷新操作时序图。图3示出了在存储单元MC1中存储高电平数据、将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平、施加刷新命令REF从而选择子字线SWL1情况时的操作。
若选择子字线SWL1，则子字线SWL1的电平逐渐增大，在选择子字线SWL1后的预定时间过去后，存储单元MC1中的NMOS晶体管N导通，从而在电容器C的电荷和反相阵列位线ABL1B的预充电电平之间执行电荷共用操作。此时，由于位线分隔门ISOG1最好完全导通，使反相阵列位线ABL1B和反相检测位线SBL1B变为相同的电平。若电荷共用操作期间T通过电荷共用操作使反相阵列位线ABL1B和反相检测位线SBL1B的电压增加一电压ΔV，则产生电源电压VCC电平和地电压VSS电平的第一和第二位线检测放大器启动控制信号LA和LAB。因此，使NMOS晶体管N1栅极和源极之间的电压大于NMOS晶体管N1的阈值电压，从而使NMOS晶体管N 1导通，由此降低检测位线SBL1的电压。因此，使PMOS晶体管P2栅极和源极之间的电压大于PMOS晶体管P2的阈值电压，从而使PMOS晶体管P2导通，由此增加反相检测位线SBL1B的电压。因此，将检测位线SBL1放大到地电压VSS电平，且将反相检测位线SBL1B放大到电源电压VCC电平。
尽管未示出，在存储单元MC1中存储低电平数据、且选择子字线SWL1的情况下，执行电荷共用操作以将反相检测位线SBL1B的电压降低一电压ΔV。其后，如果施加电源电压VCC电平的信号LA、地电压VSS的信号LAB，则PMOS晶体管P1和NMOS晶体管N2导通，以将反相检测位线SBL1B的电压放大到地电压电平，并将检测位线SBL1的电压放大到电源电压VCC电平。
在上述传统半导体存储器的位线检测放大器中，由于将PMOS晶体管P1和P2的阈值电压设计为相等，且将NMOS晶体管N1和N2的阈值电压设计为相等，因此PMOS晶体管P1的检测反相检测位线SBL1B上的低电平数据的能力与PMOS晶体管P2的检测检测位线SBL1上的低电平数据的能力相等，且NMOS晶体管N1的检测反相检测位线SBL1B上的高电平数据的能力与NMOS晶体管N2的检测检测位线SBL1上的高电平数据的能力相等。
通常，刷新操作的刷新周期取决于位线检测放大器的检测能力和存储单元中存储的高电平数据的放电时间。即，为使位线检测放大器执行检测操作，在存储单元中存储的高电平数据完全放电之前，在电荷共用操作期间T，执行电荷共用操作，因此应使检测位线(或反相检测位线)的电压比预充电电压VBL增大一电压ΔV。在刷新周期间隔，对相同字线执行刷新操作，且由于刷新周期短，更使电源消耗增大。刷新周期与位线检测放大器检测高电平数据的能力密切相关。若存储单元维持高电平数据的能力极好，可将刷新周期设置得长些。可是，存储单元维持高电平数据的能力有限，且由于设计半导体存储器时刷新周期是根据存储单元维持高电平数据的最差能力设置的，因此加大刷新周期受到的限制。
可是，如果半导体存储器的位线检测放大器检测高电平数据的能力极好，即所设计的位线检测放大器能检测到检测位线(或反相检测位线)上的很小的电压电平变化，则可将刷新周期设置得长些。
发明内容
本发明实施例包括配置检测放大器以检测并放大在一对检测位线两端形成的相对小的差分信号。根据这些实施例，所提供的检测放大器包含数个MOS检测放大器。这些MOS检测放大器包括一第一MOS检测放大器，其中含有一第一对第一导电性型MOS晶体管，越过一检测位线对电连接。将该第一对第一导电性型MOS晶体管配置成有不同阈值电压，从而获得增强的检测在检测位线上相对小差分电压的能力。此外，第一对MOS晶体管可支持不同的阈值电压偏置。可通过独立控制检测和放大操作期间MOS晶体管的衬底端偏置电平来获得不同的阈值电压偏置。这些MOS检测放大器还包括一第二MOS检测放大器，其中含有一第一对第二导电性型MOS晶体管，越过一检测位线对电连接。在某些实施例中，第一MOS检测放大器为一NMOS检测放大器，且第二MOS检测放大器为一PMOS检测放大器，或反之。
根据本发明的其他实施例，第一MOS检测放大器还包括一第二对第一导电性型MOS晶体管，越过一检测位线对电连接。还将该第二对MOS晶体管配置成含有不同阈值电压。类似地，将第一对第二导电性型MOS晶体管配置成含有不同阈值电压或支持不同阈值电压偏置。
本发明的其他实施例中包括一第一MOS检测放大器，其中含有一对第一导电性型MOS晶体管，越过一检测位线对电连接。首先，提供第二和第三检测放大器启动线。第一检测放大器启动线通过电路连接到一对第一导电性型MOS晶体管的源极。可是，要支持不同阈值电压偏置，第二检测放大器启动线通过电路连接到一对第一导电性型MOS晶体管中第一个的衬底极，且第三检测放大器启动线通过电路连接到一对第一导电性型MOS晶体管中第二个的衬底极。还提供一控制器/驱动器。在放大越过一检测位线对形成的一差分电压的操作期间，将该控制器配置成独立驱动第一、第二和第三检测放大器启动线。
本发明其他实施例包括一第一MOS检测放大器，其中含有第一和第二第一导电性型MOS晶体管。第一MOS晶体管具有一第一阈值电压，漏极电连接到一对检测位线中的第一个，且栅极电连接到这对检测位线中的第二个。第二MOS晶体管有一第二阈值电压，其不等于第一阈值电压，漏极电连接到一对检测位线中的第二个，且栅极电连接到这对检测位线中的第一个。还可提供一第二MOS检测放大器。第二MOS检测放大器中含有第三和第四第一导电性型MOS晶体管。第三MOS晶体管具有第二阈值电压，漏极电连接到这对检测位线中的第一个，且栅极电连接到这对检测位线中的第二个。第四MOS晶体管具有第一阈值电压，漏极电连接到这对检测位线中的第二个，且栅极电连接到这对检测位线中的第一个。
本发明实施例还包括一半导体存储器。该存储器包括一第一存储单元，其连接在一通过一第一地址存取的第一字线与一反相位线之间、一第二存储单元，其连接在一通过一第二地址存取的第二字线与一位线之间；一第一型检测放大器，其串接在该位线与该反相位线之间，且如果在一第一启动信号上施加一第一电压，使一第一型第一MOS晶体管检测该反相位线及一第一型第二MOS晶体管检测该位线、一第二型第一检测放大器，其串接在该位线与该反相位线之间，且如果在一第二启动信号上施加一第二电压，使一第二型第一MOS晶体管检测该反相位线及一第二型第二MOS晶体管检测该位线，其中第二型第一MOS晶体管的检测能力比第二型第二MOS晶体管好；以及一第二型第二检测放大器，其串接在该位线与该反相位线之间，且如果在一第三启动信号上施加该第二电压，使一第二型第三MOS晶体管检测该反相位线及一第二型第四MOS晶体管检测该位线，其中第二型第四MOS晶体管的检测能力比第二型第三MOS晶体管好。
第一型晶体管为PMOS晶体管，且第二型晶体管为NMOS晶体管。第二型第一MOS晶体管的阈值电压比第二型第二MOS晶体管的阈值电压低，且第二型第四MOS晶体管的阈值电压比第二型第三MOS晶体管的阈值电压低。若选择第一字线，则第一型检测放大器和第二型第一检测放大器在第二型第二检测放大器工作之前工作，且若选择第二字线，则第一型检测放大器和第二型第二检测放大器在第二型第一检测放大器工作之前工作。若选择第一字线，则第一型检测放大器和第二型第一检测放大器工作，且若选择第二字线，则第一型检测放大器和第二型第二检测放大器工作。第一电压可为电源电压，且第二电压可为地电压。
根据另一实施例，一存储器包括一第一存储单元，其连接在一通过一第一地址存取的第一字线与一反相位线之间；一第二存储单元，其连接在一通过一第二地址存取的第二字线与一位线之间；一第一型第一检测放大器，其串接在该位线与该反相位线之间，且如果在一第一启动信号上施加一第一电压，使一第一型第一MOS晶体管检测该反相位线及一第一型第二MOS晶体管检测该位线，其中第一型第二MOS晶体管的检测能力比第一型第一MOS晶体管强；一第一型第二检测放大器，其串接在该位线与该反相位线之间，且如果在一第二启动信号上施加该第一电压，使一第一型第三MOS晶体管检测该反相位线及一第一型第四MOS晶体管检测该位线，其中第一型第三MOS晶体管的检测能力比第一型第四MOS晶体管强；以及一第二型检测放大器，其串接在该位线与该反相位线之间，且如果在一第三启动信号上施加一第二电压，使一第二型第一MOS晶体管检测该反相位线及一第二型第二MOS晶体管检测该位线。第一型晶体管为PMOS晶体管，且第二型晶体管为NMOS晶体管。第一型第一MOS晶体管的阈值电压比第一型第二MOS晶体管的阈值电压高，且第一型第四MOS晶体管的阈值电压比第一型第三MOS晶体管的阈值电压高。若选择第一字线，则第一型第一检测放大器和第二型检测放大器在第一型第二检测放大器工作之前工作，且若选择第二字线，则第一型第二检测放大器和第二型检测放大器在第一型第一检测放大器工作之前工作。若选择第一字线，则第一型第一检测放大器和第二型检测放大器工作，且若选择第二字线，则第一型第二检测放大器和第二型检测放大器工作。第一电压可为电源电压，且第二电压可为地电压。
根据本发明另一实施例，一存储器包括一第一存储单元，其连接在一通过一第一地址存取的第一字线与一反相位线之间；一第二存储单元，其连接在一通过一第二地址存取的第二字线与一位线之间；一第一型第一检测放大器，其串接在该位线与该反相位线之间，且如果在一第一启动信号上施加一第一电压，使一第一型第一MOS晶体管检测该反相位线及一第一型第二MOS晶体管检测该位线，其中第一型第二MOS晶体管的检测能力比第一型第一MOS晶体管强；一第一型第二检测放大器，其串接在该位线与该反相位线之间，且如果在一第二启动信号上施加一第二电压，使一第一型第三MOS晶体管检测该反相位线及一第一型第四MOS晶体管检测该位线，其中第一型第三MOS晶体管的检测能力比第一型第四MOS晶体管强；一第二型第一检测放大器，其串接在该位线与该反相位线之间，且如果在一第三启动信号上施加该第一电压，使一第二型第一MOS晶体管检测该反相位线及一第二型第二MOS晶体管检测该位线，其中第二型第一MOS晶体管的检测能力比第二型第二MOS晶体管强；以及一第二型第二检测放大器，其串接在该位线与该反相位线之间，且如果在一第四启动信号上施加该第二电压，使一第二型第三MOS晶体管检测该反相位线及一第二型第四MOS晶体管检测该位线，其中第二型第四MOS晶体管的检测能力比第二型第三MOS晶体管强。第一型晶体管为PMOS晶体管，且第二型晶体管为NMOS晶体管。
第一型第一MOS晶体管的阈值电压比第二型第二MOS晶体管的阈值电压低，且第一型第四MOS晶体管的阈值电压比第一型第三MOS晶体管的阈值电压低，第二型第一MOS晶体管的阈值电压比第二型第二MOS晶体管的阈值电压高，且第二型第四MOS晶体管的阈值电压比第二型第三MOS晶体管的阈值电压高。
若选择第一字线，则第一型第一检测放大器和第二型第一检测放大器在第一型第二检测放大器和第二型第二检测放大器工作之前工作，且若选择第二字线，则第一型第二检测放大器和第二型第二检测放大器在第一型第一检测放大器和第二型第一检测放大器工作之前工作。
附图说明
图1是表示传统半导体存储器结构的方框图；
图2表示产生信号LA，LAB的电路结构；
图3是表示图1的半导体存储器的刷新操作时序图；
图4是表示根据本发明第一实施例的半导体存储器结构的方框图；
图5表示产生图4中信号LA，LAB的电路结构；
图6是表示图4半导体存储器的刷新操作时序图；
图7是表示根据本发明第二实施例的半导体存储器的方框图；
图8表示产生图7中信号LAi，LAj，LAB的电路图；
图9是表示图7半导体存储器的刷新操作时序图；
图10是表示根据本发明第三实施例的半导体存储器的方框图；
图11表示产生图10中信号LAi，LAj，LABi，LABj的电路图；
图12是表示图10的半导体存储器的刷新操作时序图；
图13是表示根据本发明第四实施例的半导体存储器的方框图；
图14表示产生图13中信号LA，LAB，LAB1，LAB2的电路图；
图15是表示图13的半导体存储器的刷新操作时序图；
图16是表示根据本发明第五实施例的半导体存储器结构的方框图；
图17表示产生图16中信号LA，LAB，LA1，LA2的电路图；
图18是表示图16的半导体存储器的刷新操作时序图；
图19是表示根据本发明第六实施例的半导体存储器结构的方框图；
图20表示产生图19中信号LA，LAB，LA1，LA2，LAB1，LAB2的电路图；
图21是表示图19的半导体存储器的刷新操作时序图。
具体实施方式
现在将参照附图中表示的本发明优选实施例，更全面地描述本发明。然而，本发明可体现为不同形式，且不应认为仅限制在这里提出的实施例中。相反，提供这些实施例是为了使本发明更全面和完整，且将本发明的范围完全传达给本领域的技术人员。此外，术语“第一导电性型”和“第二导电性型”指相反导电性类型，如N或P型，可是，这里描述及图示的每个实施例也都包括其补充实施例。
本发明中的相同标号指同一部件，且可用相同的标记字符表示信号线及其上的信号。也可对信号作同步和/或进行简单布尔操作(如反相)，而不认为是不同信号。
图4是表示根据本发明第一实施例的半导体存储器结构的方框图。以一第一NMOS检测放大器NSAi和一第二NMOS检测放大器NSAj取代NMOS检测放大器NSA。第一NMOS检测放大器NSAi包括NMOS晶体管N6和N7，且第二NMOS检测放大器NSAj包括NMOS晶体管N8和N9。NMOS晶体管N6的阈值电压比NMOS晶体管N7低，且NMOS晶体管N8的阈值电压比NMOS晶体管N8低，但是将PMOS晶体管P1和P2设计成有相同的阈值电压。图1和4中的相同标号代表相同部分和相同功能，因此省略了对它们所作的描述。
存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或SWL4，执行电荷共用操作。之后，若施加电源电压VCC电平的信号LA和地电压VSS电平的信号LABi，由于NMOS晶体管N6的阈值电压比NMOS晶体管N7低，即使反相检测位线SBL1B的电压升高一点，NMOS晶体管N6栅极和源极之间电压差变为大于NMOS晶体管N6的阈值电压，从而使NMOS晶体管N6导通以降低检测位线SBL1的电压。相应地，使PMOS晶体管P2栅极和源极之间的电压大于PMOS晶体管P2的阈值电压，从而使PMOS晶体管P2导通，以增加反相检测位线SBL1B的电压。之后，如果施加地电压VSS电平的信号LABj，则NMOS检测放大器NSAj中的NMOS晶体管N8导通，从而由NMOS晶体管N6和N8共同将检测位线SBL1放大到地电压VSS电平。PMOS晶体管P2将反相检测位线SBL1B放大到电源电压VCC电平。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或子字线SWL3，执行电荷共用操作。之后，若施加电源电压VCC电平的信号LA和地电压VSS电平的信号LABj，由于NMOS晶体管N9的阈值电压比NMOS晶体管N8低，即使检测位线SBL1的电压升高一点，NMOS晶体管N9栅极和源极之间电压差变为大于NMOS晶体管N9的阈值电压，从而使NMOS晶体管N9导通以降低反相检测位线SBL1B的电压。因此，使PMOS晶体管P1栅极和源极之间的电压差大于PMOS晶体管P1的阈值电压，从而使PMOS晶体管P1导通，以增加检测位线SBL1的电压。之后，如果施加地电压VSS电平的信号LABi，则NMOS晶体管N7导通，从而由NMOS晶体管N7和N9共同将检测位线SBL1拉到地电压VSS电平。PMOS晶体管P1使反相检测位线SBL1B变为电源电压VCC电平。
图5表示产生图4中信号LA，LAB的电路结构图。图5的电路包括一控制器20、一PMOS晶体管P3、以及NMOS晶体管N10和N11。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位最低有效位(″LSB″)，即行地址A0，A1的2位LSB为″00″或″11″，则控制器20产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPG和LANGi。PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生电源电压VCC电平的信号LA。NMOS晶体管N10响应于高电平的第二位线检测放大器启动控制信号LANGi产生地电压VSS电平的信号LABi。其后，产生高电平的第三位线检测放大器启动控制信号LANGj。NMOS晶体管N11响应于高电平的第三位线检测放大器启动控制信号LANGj产生地电压VSS电平的信号LABj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位最低有效位(″LSB″)，即行地址A0，A1的2位LSB为″01″或″10″，则控制器20产生低电平和高电平的第一和第三位线检测放大器启动控制信号LAPG和LANGj。PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生电源电压VCC电平的信号LA。NMOS晶体管N11响应于高电平的第三位线检测放大器启动控制信号LANGj产生地电压VSS电平的信号LABj。其后，产生高电平的第二位线检测放大器启动控制信号LANGi。NMOS晶体管N10响应于高电平的第二位线检测放大器启动控制信号LANGi产生地电压VSS电平的信号LABi。
图6是表示图4半导体存储器的刷新操作时序图。在与图3相同条件下执行该刷新操作。电荷共用操作期间T的操作与图3的时序图相同。这里，由于将刷新周期设置得长，在电荷共用操作期间T，将反相阵列位线ABL1B和反相检测位线SBL1B的电平提升一电压Δv。图6中的电压Δv电平比图3中的电压Δv低。
若电荷共用操作期间T通过电荷共用操作使反相阵列位线ABL1B和反相检测位线SBL1B的电压增加一电压Δv，则产生电源电压VCC电平和地电压VSS电平的第一和第二位线检测放大器启动控制信号LA和LABi。响应于反相检测位线SBL1B的电压，NMOS晶体管N6导通，以降低检测位线SBL1上的电平，且响应于检测位线SBL1的电压，PMOS晶体管P2导通，以增加反相检测位线SBL1B上的电平。其后，产生地电压VSS电平的第三位线检测放大器启动控制信号LANGj。PMOS检测放大器PSA以及NMOS检测放大器NSAi和NSAj执行检测操作以将反相阵列位线ABL1B和反相检测位线SBL1B的电压放大到电源电压VCC电平，且将阵列位线ABL1和检测位线SBL1的电压放大到地电压VSS电平。
尽管未示出来，若在存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平的状态下，施加刷新命令REF，从而选择子字线SWL2，产生信号LA和LABj，且之后产生信号LABi。
如上所述，在选择存储单元MC1和MC4的情况下，即使由于NMOS晶体管N6的阈值电压比NMOS晶体管N7低，使反相检测位线SBL1B的电平值有小的改变Δv，根据本发明第一实施例的半导体存储器的位线检测放大器可执行检测操作。在选择存储单元MC2和MC3的情况下，即使由于NMOS晶体管N9的阈值电压比NMOS晶体管N8低，使检测位线SBL1的电平值有小的改变Δv，也能执行检测操作。即，对高电平数据而言，使NMOS晶体管N6比NMOS晶体管N7有更强的检测能力，且对高电平数据而言，使NMOS晶体管N9比NMOS晶体管N8有更强的检测能力，从而改进位线检测放大器对高电平数据的检测能力，以使刷新周期延长。
已针对在施加一地电压电平的信号LABi/LABj之后、又施加地电压VSS电平的信号LABj/LABi的情况，对根据本发明第一实施例半导体存储器的操作作了解释。但是，也可在施加一地电压VSS电平的信号LABi/LABj之后，再施加一浮动状态的信号LABj/LABi。因此，不是所有实施例中都要操作NMOS检测放大器NSAi和NSAj。
图7是表示根据本发明第二实施例的半导体存储器的方框图。以一第一PMOS检测放大器PSAi和一第二PMOS检测放大器PSAj取代PMOS检测放大器PSA。第一PMOS检测放大器PSAi包括PMOS晶体管P6和P7，且第二检测放大器PSAj包括PMOS晶体管P4和P5。第二实施例中的NMOS和PMOS检测放大器数是第一实施例中的2倍。PMOS晶体管P5的阈值电压比PMOS晶体管P4大，且PMOS晶体管P6的阈值电压比PMOS晶体管P7大，且将NMOS晶体管N1和N2设计成有相同的阈值电压。
图1和7中的相同标号代表相同部分和相同功能，因此省略了对它们所作的描述。若存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或子字线SWL4，执行电荷共用操作。之后，若施加电源电压VCC电平的信号LAi和地电压VSS电平的信号LAB，由于PMOS晶体管P6的阈值电压比PMOS晶体管P7高，如果施加电源电压VCC电平的信号LAi，PMOS晶体管P7栅极和源极之间电压差变为大于PMOS晶体管P7的阈值电压，从而使PMOS晶体管P7导通以将反相检测位线SBL1B的电压放大到电源电压VCC电平。因此，使NMOS晶体管N1栅极和源极之间的电压差变为大于NMOS晶体管N1的阈值电压，从而使NMOS晶体管N1导通，以将检测位线SBL1的电压放大到地电压VSS电平。之后，如果施加电源电压VCC电平的信号LAj，PMOS晶体管P5导通，从而由PMOS晶体管P5和P7共同将反相检测位线SBL1B放大到电源电压VCC电平。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或子字线SWL3，则执行电荷共用操作。之后，若施加电源电压VCC电平的信号LAj和地电压VSS电平的信号LAB，则PMOS晶体管P4导通以将反相检测位线SBL1B的电压放大到电源电压VCC电平。NMOS晶体管N2导通以将检测位线SBL1的电压放大到地电压VSS电平。之后，如果施加电源电压VCC电平的信号LAi，则PMOS晶体管P6导通，从而由PMOS晶体管P4和P6共同将反相检测位线SBL1B放大到电源电压VCC电平。
图8表示产生图7中信号LAi，LAj，LAB的电路图。图8的电路包括一控制器30、PMOS晶体管P8和P9、以及一NMOS晶体管N5。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″00″或″11″，则控制器30产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPGi和LANG。PMOS晶体管P8响应于低电平的第一位线检测放大器启动控制信号LAPGi产生电源电压VCC电平的信号LAi。NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生地电压VSS电平的信号LAB。其后，产生低电平的第三位线检测放大器启动控制信号LANGj。PMOS晶体管P9响应于低电平的第三位线检测放大器启动控制信号LAPGj产生电源电压VCC电平的信号LAj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″01″或″10″，则控制器30产生低电平和高电平的第二和第三位线检测放大器启动控制信号LANG和LAPGj。PMOS晶体管P9响应于低电平的第三位线检测放大器启动控制信号LAPGj产生电源电压VCC电平的信号LAj。NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生地电压VSS电平的信号LAB。其后，产生低电平的第一位线检测放大器启动控制信号LAPGi。PMOS晶体管P8响应于低电平的第一位线检测放大器启动控制信号LAPGi产生电源电压VCC电平的信号LAi。
图9是表示图7半导体存储器的刷新操作时序图。在与图3相同条件下执行该刷新操作。电荷共用操作期间T的操作与图6的时序图相同。若电荷共用操作期间T通过电荷共用操作使反相阵列位线ABL1B和反相检测位线SBL1B的电压增加一电压ΔV，则产生电源电压VCC电平和地电压VSS电平的第一和第二位线检测放大器启动控制信号LAi和LAB。通过检测检测位线SBL1的电压使PMOS晶体管P7导通，以增加反相检测位线SBL1B上的电平，且通过检测反相检测位线SBL1B的电压使NMOS晶体管N1导通，以降低检测位线SBL1上的电平。其后，产生电源电压VCC电平的第三位线检测放大器启动控制信号LAj。PMOS检测放大器PSAi和PSAj以及NMOS检测放大器NSA执行检测操作以将反相阵列位线ABL1B和反相检测位线SBL1B的电压放大到一电源电压VCC电平，且将阵列位线ABL1和检测位线SBL1的电压放大到一地电压VSS电平。即，由于PMOS晶体管P7的阈值电压设计的比PMOS晶体管P6低，如果施加电源电压VCC电平的信号LAi，则PMOS晶体管P7栅极和源极之间的电压差变得比PMOS晶体管P7的阈值电压大，从而PMOS晶体管P7导通以提升反相检测位线SBL1B的电平。
尽管未示出，若在存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平状态下，施加刷新命令REF，从而选择子字线SWL2，产生信号LAj和LAB，且之后产生信号LABi。
如上所述，在根据本发明第二实施例的半导体存储器中的位线检测放大器中，由于在执行存储单元MC1和MC4刷新操作时，使PMOS晶体管P7的阈值电压比PMOS晶体管P6低，即使反相检测位线SBL1B上的电平值改变Δv，PMOS晶体管P7也能执行检测操作。在执行存储单元MC2和MC3刷新操作时，即使由于PMOS晶体管P4的阈值电压比PMOS晶体管P5低，使检测位线SBL1上的电平值改变Δv，PMOS晶体管P4也能执行检测操作。因此，改进了位线检测放大器对高电平数据的检测能力，由此延长刷新周期。
已针对在施加一电源电压VCC电平的信号LAi/LAj之后、又施加电源电压VCC电平的信号LAj/LAi的情况，对根据本发明第二实施例半导体存储器的操作作了解释。但是，在其他实施例中，也可在施加一电源电压VCC电平的信号LAi/LAj之后，再施加浮动状态的信号LAj/LAi。因此，没有必要操作2个PMOS检测放大器PSAi和PSAj。
图10是表示根据本发明第三实施例的半导体存储器的方框图。以NMOS检测放大器NSAi和NSAj替换图1中的NMOS检测放大器NSA，且以PMOS检测放大器PSAi和PSAj替换PMOS检测放大器PSA。NMOS检测放大器NSAi包括NMOS晶体管N6和N7，且NMOS检测放大器NSAj包括NMOS晶体管N8和N9，且PMOS检测放大器PSAj包括PMOS晶体管P4和P5，PMOS检测放大器PSAi包括NMOS晶体管P6和P7。图10中，PMOS晶体管P5的阈值电压比PMOS晶体管P4要大，PMOS晶体管P6的阈值电压比PMOS晶体管P7要大，NMOS晶体管N6的阈值电压比NMOS晶体管N7要低，且NMOS晶体管N9的阈值电压比NMOS晶体管N8要低。图1和7中的相同标号代表相同部分和相同功能，因此省略了对它们所作的描述。
若存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或子字线SWL4，则执行电荷共用操作。之后，若施加电源电压VCC电平的信号LAi和地电压VSS电平的信号LABi，则PMOS晶体管P7栅极和源极之间的电压差变得比PMOS晶体管P7的阈值电压大，且NMOS晶体管N6栅极和源极之间的电压差变得比NMOS晶体管N6的阈值电压大。PMOS晶体管P7导通以将反相检测位线SBL1B的电压放大到电源电压VCC电平，且NMOS晶体管N6导通以将检测位线SBL1的电压放大到地电压VSS电平。其后，如果施加电源电压VCC电平的信号LAj和地电压VSS电平的信号LABj，则PMOS检测放大器PSAi和PSAj以及NMOS检测放大器NSAi和NSAj共同执行检测操作，以使检测位线SBL1的电压为地电压VSS电平，且反相检测位线SBL1B的电压为电源电压VCC电平。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或子字线SWL3，则执行电荷共用操作。之后，若施加电源电压VCC电平的信号LAj和地电压VSS电平的信号LABj，则PMOS晶体管P4栅极和源极之间的电压差变得比PMOS晶体管P4的阈值电压大，且NMOS晶体管N9栅极和源极之间的电压差变得比NMOS晶体管N9的阈值电压大。PMOS晶体管P4导通以将检测位线SBL1的电压放大到电源电压VCC电平，且NMOS晶体管N9导通以将反相检测位线SBL1B的电压放大到地电压VSS电平。
其后，如果施加电源电压VCC电平的信号LAi和地电压VSS电平的信号LABi，则PMOS检测放大器PSAi和PSAj以及NMOS检测放大器NSAi和NSAj执行检测操作，以使反相检测位线SBL1B的电压为电源电压VCC电平，且检测位线SBL1的电压为地电压VSS电平。
图11表示产生图10中信号LAi，LAj，LABi，LABj的电路图。图11的电路包括一控制器40、PMOS晶体管P8和P9、以及NMOS晶体管N10和N11。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″00″或″11″，则控制器40产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPGi和LANGi。PMOS晶体管P8响应于低电平的第一位线检测放大器启动控制信号LAPGi产生电源电压VCC电平的信号LAi，且NMOS晶体管N10响应于高电平的第二位线检测放大器启动控制信号LANGi产生地电压VSS电平的信号LABi。其后，产生低电平的第三位线检测放大器启动控制信号LAPGj和高电平的第四位线检测放大器启动控制信号LANGj。PMOS晶体管P9响应于低电平的第三位线检测放大器启动控制信号LAPGj产生电源电压VCC电平的信号LAj，且NMOS晶体管N11响应于高电平的第四位线检测放大器启动控制信号LANGj产生地电压VSS电平的信号LABj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″01″或″10″，则控制器40产生低电平和高电平的第三和第四位线检测放大器启动控制信号LAPGj和LANGj。PMOS晶体管P9响应于低电平的第三位线检测放大器启动控制信号LAPGj产生电源电压VCC电平的信号LAj，且NMOS晶体管N11响应于高电平的第四位线检测放大器启动控制信号LANGj产生地电压VSS电平的信号LABj。
其后，产生低电平的第一位线检测放大器启动控制信号LAPGi和高电平的第二位线检测放大器启动控制信号LANGi。PMOS晶体管P8响应于低电平的第一位线检测放大器启动控制信号LAPGi产生电源电压VCC电平的信号LAi，且NMOS晶体管N10响应于高电平的第二位线检测放大器启动控制信号LANGi产生地电压VSS电平的信号LABi。
图12是表示图10半导体存储器的刷新操作时序图。在与图3相同条件下执行该刷新操作。电荷共用操作期间T的操作与图6的时序图相同。若电荷共用操作期间T通过电荷共用操作使反相阵列位线ABL1B和反相检测位线SBL1B的电压提升一电压ΔV，则产生电源电压VCC电平和地电压VSS电平的第一和第二位线检测放大器启动控制信号LAi和LABi。PMOS晶体管P7检测检测位线SBL1的电压，以增加反相检测位线SBL1B上的电平，且NMOS晶体管N6检测反相检测位线SBL1B的电压，以降低检测位线SBL1上的电平。其后，产生电源电压VCC电平的第三位线检测放大器启动控制信号LAj和地电压VSS电平的第四位线检测放大器启动控制信号LABj。PMOS检测放大器PSAi和PSAj以及NMOS检测放大器NSAi和NSAj共同执行检测操作，以将反相检测位线SBL1B放大到电源电压VCC电平，且将检测位线SBL1放大到地电压VSS电平。
尽管未示出，若处于存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平状态下，施加刷新命令REF，从而选择子字线SWL2，则产生信号LAj和LABj，且之后产生信号LAi和LABi。
在根据本发明第一实施例的半导体存储器中的位线检测放大器中，在执行对存储单元MC1和MC4的刷新操作期间，即使由于PMOS晶体管P7的阈值电压比PMOS晶体管P6低，使反相检测位线SBL1B上的电平值改变Δv，PMOS晶体管P7也能执行检测操作，且即使由于NMOS晶体管N6的阈值电压比NMOS晶体管N7低，使反相检测位线SBL1B上的电平值上升Δv，NMOS晶体管N6也能执行检测操作。在执行对存储单元MC2和MC3的刷新操作期间，即使由于PMOS晶体管P4的阈值电压比PMOS晶体管P5低，使检测位线SBL1上的电平值改变Δv，PMOS晶体管P4也能执行检测操作，且即使由于NMOS晶体管N9的阈值电压比NMOS晶体管N8低，使检测位线SBL1上的电平值上升Δv，NMOS晶体管N9也能执行检测操作。
已针对在施加电源电压VCC电平的信号LAi/LAj以及地电压电平的信号LABi/LABj之后、又施加电源电压VCC电平的信号LAj/LAi以及地电压VSS电平的信号LABj/LABi的情况，对根据本发明第三实施例半导体存储器的操作作了解释。但是，可在施加电源电压VCC电平的信号LAi和LAj以及地电压VSS电平的信号LABi/LABj之后，再施加一浮动状态的信号LAj/LAi以及LABj/LABi。因此，没有必要操作2个NMOS检测放大器NSAi和NSAj以及2个PMOS检测放大器PSAi和PSAj。
图13是表示根据本发明第四实施例的半导体存储器结构的方框图。除将信号LAB 1和LAB2分别施加到NMOS晶体管N1和N2的各自衬底之外，图13中的半导体存储器结构与图1相同。
图1和13中的相同标号代表相同部分和相同功能。因此，下面将解释当施加信号LAB1和LAB2时的操作。若存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或子字线SWL4，则执行电荷共用操作。之后，如果施加一其电平比衬底电压VBB高的信号LAB1以及一衬底电压VBB电平的信号LAB2，则NMOS晶体管N1的阈值电压变得比NMOS晶体管N2的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图4位线检测放大器相同的操作。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或子字线SWL3，则执行电荷共用操作。之后，如果施加一其电平比衬底电压VBB高的信号LAB2以及一衬底电压VBB电平的信号LAB1，则NMOS晶体管N2的阈值电压变得比NMOS晶体管N1的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图4位线检测放大器相同的操作。
图14表示产生图13中信号LA，LAB，LAB1，LAB2的电路图。图14的电路包括一控制器50、一PMOS晶体管P3、以及NMOS晶体管N5和N12到N15。
下面解释图14中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″00″或″11″，则控制器50产生高电平的第一和第四衬底电压控制信号CON1和CON4以及低电平的第二和第三衬底电压控制信号CON2和CON3。这里，施加到NMOS晶体管N13的低电平为一衬底电压VBB电平。NMOS晶体管N13和N14截止，且NMOS晶体管N12和N15导通，从而产生一其电压比衬底电压VBB高α(VBB+α)的信号LAB1以及一衬底电压VBB电平的信号LAB2。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″01″或″10″，则产生低电平的第一和第四衬底电压控制信号CON1和CON4以及高电平的第二和第三衬底电压控制信号CON2和CON3。这里，施加到NMOS晶体管N15的低电平为一衬底电压VBB电平。NMOS晶体管N12和N15截止，且NMOS晶体管N13和N14导通，从而产生一衬底电压VBB的信号LAB1以及一其电压比衬底电压VBB电平高α(VBB+α)的信号LAB2。
其后，产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPG和LANG。因此，PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生电源电压VCC电平的信号LA，且NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生地电压VSS电平的信号LAB。
图15是表示图13半导体存储器的刷新操作时序图。在与图6相同条件下执行该刷新操作。
电荷共用操作期间T的操作与图6的时序图相同。
之后，如果施加一其电压比衬底电压VBB高α(VBB+α)的信号LAB1以及一衬底电压VBB电平的信号LAB2，则NMOS晶体管N1的阈值电压变得比NMOS晶体管N2的阈值电压低。如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图6时序图相同的操作。
尽管未示出，若处于存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平状态下，则施加刷新命令REF，从而选择子字线SWL2，产生一衬底电压VBB的信号LAB1以及一其电压比衬底电压VBB电平高α(VBB+α)的信号LAB2。之后，施加一电源电压VCC电平的信号LA以及一地电压VSS电平的信号LAB。
图13中的半导体存储器结构与图4不同，但执行相同的操作。
图16是表示根据本发明第五实施例的半导体存储器结构的方框图。除将信号LA1和LA2分别施加到PMOS晶体管P1和P2的各自衬底之外，图16中的半导体存储器结构与图1相同。
图1和16中的相同标号代表相同部分和相同功能。因此，下面将解释当施加信号LA1和LA2时的操作。
若存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或子字线SWL4，执行电荷共用操作。之后，如果施加一其电平比电源电压VCC电平低的信号LA1以及一电源电压VCC电平的信号LA2，PMOS晶体管P2的阈值电压变得比PMOS晶体管P1的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图7位线检测放大器相同的操作。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或SWL3，则执行电荷共用操作。之后，如果施加一其电平比电源电压VCC电平低的信号LA2以及一电源电压VCC电平的信号LA1，则PMOS晶体管P1的阈值电压变得比PMOS晶体管P2的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图7位线检测放大器相同的操作。
图17表示产生图16中信号LA，LAB，LA1，LA2的电路图。图17中的电路包括一控制器60、PMOS晶体管P3和P10到P13、以及一NMOS晶体管N5。
下面解释图17中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且行地址A0，A1的2位LSB为″00″或″11″，则控制器60产生低电平的第一和第四衬底电压控制信号CON5和CON8以及高电平的第二和第三衬底电压控制信号CON6和CON7。PMOS晶体管P10和P13导通，且PMOS晶体管P11和P12截止，从而产生一电源电压VCC电平的信号LA2以及一比电源电压VCC电平低β(VCC-β)的信号LA1。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″01″或″10″，则产生高电平的第一和第四衬底电压控制信号CON5和CON8以及低电平的第二和第三衬底电压控制信号CON6和CON7。PMOS晶体管P10和P13截止，且PMOS晶体管P11和P12导通，从而产生一电源电压VCC电平的信号LA1以及一比电源电压VCC电平低β(VCC-β)的信号LA2。
其后，产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPG和LANG。因此，PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生一电源电压VCC电平的信号LA，且NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生一地电压VSS电平的信号LAB。
图18是表示图16半导体存储器的刷新操作时序图。在与图3相同条件下执行该刷新操作。
电荷共用操作期间T的操作与图6的时序图相同。
其后，若施加一比电源电压VCC电平低β(VCC-β)的信号LA1以及一电源电压VCC电平的信号LA2，且施加一电源电压VCC电平的信号LA以及一地电压VSS电平的信号LAB，则执行与图6中时序图相同的操作。
尽管未示出，若处于存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平状态下，施加刷新命令REF，从而选择子字线SWL2，产生一电源电压VCC电平的信号LA1以及一其电压比电源电压VCC电平低的信号LA2，且施加一电源电压VCC电平的信号LA以及一地电压VSS电平的信号LAB。
图16中的半导体存储器结构与图7不同，但执行相同的操作。
图19是表示根据本发明第六实施例的半导体存储器结构的方框图。除将信号LA1和LA2分别施加到PMOS晶体管P1和P2的各自衬底、且将信号LAB1和LAB2分别施加到NMOS晶体管N1和N2的各自衬底之外，图19中的半导体存储器结构与图10相同。
图1和19中的相同标号代表相同部分和相同功能。因此，下面将解释当施加信号LA1，LA2，LAB1和LAB2时的操作。
若存储单元MC1和MC4存储高电平数据，且在刷新操作期间选择子字线SWL1或子字线SWL4，则执行电荷共用操作。之后，如果施加一电源电压VCC电平的信号LA2、一其电平比衬底电压VBB高的信号LAB1，一电压电平低于电源电压VCC电平的信号LA1以及一衬底电压VBB电平的信号LAB2，则PMOS晶体管P1的阈值电压变得比PMOS晶体管P2的阈值电压高，且NMOS晶体管N1的阈值电压变得比NMOS晶体管N2的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，执行与图10位线检测放大器相同的操作。
另一方面，若存储单元MC2和MC3存储高电平数据，且在刷新操作期间选择子字线SWL2或子字线SWL3，则执行电荷共用操作。之后，如果施加一电源电压VCC电平的信号LA1、一其电平比衬底电压VBB高的信号LAB2，一电压电平低于电源电压VCC电平的信号LA2以及一衬底电压VBB电平的信号LAB1，则PMOS晶体管P2的阈值电压变得比PMOS晶体管P1的阈值电压高，且NMOS晶体管N2的阈值电压变得比NMOS晶体管N1的阈值电压低。之后，如果施加一电源电压VCC电平的信号LA和一地电压VSS电平的信号LAB，则执行与图10位线检测放大器相同的操作。
图20表示产生图19中信号LA，LAB，LA1，LA2，LAB1，LAB2的电路图。图20中的电路包括一控制器70、PMOS晶体管P3和P10到P13、以及NMOS晶体管N5和N12到N15。
下面解释图20中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″00″或″11″，则控制器70产生高电平的第一和第四衬底电压控制信号CON1和CON4、低电平的第二和第三衬底电压控制信号CON2和CON3、低电平的第五和第八衬底电压控制信号CON5和CON8、以及高电平的第六和第七衬底电压控制信号CON6和CON7。这里，施加到NMOS晶体管N13的低电平为一衬底电压VBB电平。NMOS晶体管N13和N14截止，且NMOS晶体管N12和N15导通，从而产生一其电压比衬底电压VBB高α(VBB+α)的信号LAB1以及一衬底电压VBB电平的信号LAB2，且PMOS晶体管P10和P13导通，且PMOS晶体管P11和P12截止，从而产生一电源电压VCC电平的信号LA2以及一比电源电压VCC电平低β(VCC-β)的信号LA1。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB为″01″或″10″，则控制器70产生低电平的第一和第四衬底电压控制信号CON1和CON4、高电平的第二和第三衬底电压控制信号CON2和CON3、高电平的第五和第八衬底电压控制信号CON5和CON8、以及低电平的第六和第七衬底电压控制信号CON6和CON7。这里，施加到NMOS晶体管N15的低电平为一衬底电压VBB电平。NMOS晶体管N12和N15截止，且NMOS晶体管N13和N14导通，从而产生一其电压比衬底电压高α(VBB+α)的信号LAB2以及一衬底电压VBB电平的信号LAB1，且PMOS晶体管P10和P13截止，且PMOS晶体管P11和P12导通，从而产生一电源电压VCC电平的信号LA1以及一其电压比电源电压低β(VCC-β)的信号LA2。
其后，产生低电平和高电平的第一和第二位线检测放大器启动控制信号LAPG和LANG。因此，PMOS晶体管P3响应于低电平的第一位线检测放大器启动控制信号LAPG产生一电源电压VCC电平的信号LA，且NMOS晶体管N5响应于高电平的第二位线检测放大器启动控制信号LANG产生一地电压VSS电平的信号LAB。
图21是表示图19半导体存储器的刷新操作时序图。在与图3相同条件下执行该刷新操作。
电荷共用操作期间T的操作与图6的时序图相同。
因此，若产生一电源电压VCC电平的信号LA2、一其电压比电源电压VCC电平低β(VCC-β)的信号LA1、一其电压比衬底电压VBB高α(VBB+α)的信号LAB1以及一衬底电压VBB电平的信号LAB2，且施加一电源电压VCC电平的信号LA以及一地电压VSS电平的信号LAB，则执行与图12中的时序图相同的操作。
尽管未示出，若处于存储单元MC2存储高电平数据、且将阵列位线对ABL1，ABL1B和检测位线对SBL1，SBL1B预充电到一预充电电压VBL电平状态下，施加刷新命令REF，从而选择子字线SWL2，产生一电源电压VCC电平的信号LA1、一其电压比电源电压VCC电平低β(VCC-β)的信号LA2、一衬底电压VBB的信号LAB1、以及一其电压比衬底电压VBB电平高α(VBB+α)的信号LAB2，且施加一电源电压VCC电平的信号LA以及一地电压VSS电平的信号LAB。
图19中的半导体存储器结构与图10不同，但执行相同的操作。
上述本发明中的半导体存储器通过区分构成PMOS检测放大器的PMOS晶体管的检测能力和/或构成NMOS检测放大器的NMOS晶体管的检测能力，提高了检测高电平数据的能力。因此，有可能延长半导体存储器的刷新周期。
上述本发明中的半导体存储器中的位线检测放大器提高了在刷新操作和读取操作期间检测高电平数据的能力。
因此，如上所述，本发明实施例包括配置检测放大器以检测并放大越过一对差分检测位线形成的相对小的差分信号。根据这些实施例，所提供的检测放大器中含数个MOS检测放大器。如图4所示，这些MOS检测放大器包括一第一NMOS检测放大器(NSAi，NSAj)，其中含一第一对第一导电性型NMOS晶体管N6和N7，越过检测位线对SBL1和SBL1B电连接。将该第一对第一导电性型NMOS晶体管N6和N7配置成有不同阈值电压，从而获得更强的检测在检测位线上的相对小差分电压的能力。此外，如图13所示，第一对NMOS晶体管N1和N2可支持不同的阈值电压偏置。可通过独立控制检测和放大操作期间NMOS晶体管的衬底端偏置电平来获得不同的阈值电压偏置。这些MOS检测放大器还包括一第二MOS检测放大器PSA(图13中的PSAi)，其中含一第一对PMOS晶体管P1和P2，越过检测位线对SBL1和SBL1B电连接。
再参照图4，第一MOS检测放大器也可包括一第二对NMOS晶体管N8和N9，越过检测位线对SBL1和SBL1B电连接。也将该第二对MOS晶体管N8和N9配置成有不同阈值电压。类似地，如图7所示，将一第一对PMOS晶体管P6和P7配置成有不同阈值电压，或如图16所示，这第一对PMOS晶体管P1和P2可支持不同阈值电压偏置。
再参照图13，第一NMOS检测放大器NSAi有一对NMOS晶体管N1和N2。还提供第一、第二和第三检测放大器启动线LAB，LAB1和LAB2。第一检测放大器启动线LAB电连接到一对NMOS晶体管N1和N2的源极。可是，为支持不同阈值电压偏置，第二检测放大器启动线LAB1电连接到NMOS晶体管N1的衬底端，且第三检测放大器启动线LAB2电连接到NMOS晶体管N2的衬底端。如图14-15所示，还提供控制器/驱动器。在放大越过一对检测位线形成的一差分电压的操作期间，将该控制器配置成独立驱动第一、第二和第三检测放大器启动线。
如之前所述，根据本发明的半导体存储器和位线检测方法可通过提高检测高电平数据的能力来延长刷新周期，从而降低刷新操作的电源消耗。
在附图和说明书中，已公开本发明的典型优选实施例，且尽管采用了特定术语，它们只具有一般的描述性意义，而不是用来作限制，本发明的权利要求阐述了本发明的范围。

Claims (23)

1.一种检测放大器，包括：
一对检测位线；
一第一MOS检测放大器，其中含有一第一对第一导电性型MOS晶体管，越过所述检测位线对电连接，将所述第一对第一导电性型MOS晶体管配置成有不同阈值电压或支持不同阈值电压偏置；以及
一第二MOS检测放大器，其中含有一第一对第二导电性型MOS晶体管，越过所述检测位线对电连接。
2.根据权利要求1的检测放大器，其中第一和第二MOS检测放大器分别为NMOS和PMOS检测放大器，或分别为PMOS和NMOS检测放大器。
3.根据权利要求1的检测放大器，其中所述第一和第二MOS检测放大器还包括一第二对第一导电性型MOS晶体管，越过所述检测位线对电连接，并配置成有不同阈值电压。
4.根据权利要求3的检测放大器，其中所述第二MOS检测放大器还包括一第二对第二导电性型MOS晶体管，越过所述检测位线对电连接，并配置成有不同阈值电压。
5.根据权利要求1的检测放大器，其中将第一对第二导电性型MOS晶体管配置成有不同阈值电压或支持不同阈值电压偏置。
6.根据权利要求4的检测放大器，还包括：
一第一检测放大器启动线，电连接到该第一对第一导电性型MOS晶体管的源极；
一第二检测放大器启动线，电连接到该第二对第一导电性型MOS晶体管的源极；
一第三检测放大器启动线，电连接到该第一对第二导电性型MOS晶体管的源极；
一第四检测放大器启动线，电连接到该第二对第二导电性型MOS晶体管的源极；
一控制器，在放大越过该检测位线对形成的一差分电压的操作期间，将其配置成独立驱动第一、第二、第三和第四检测放大器启动线。
7.一检测放大器，包括：
一对检测位线；
一第一MOS检测放大器，其含有一对第一导电性型MOS晶体管，越过所述检测位线对电连接；
一第一检测放大器启动线，电连接到该第一导电性型MOS晶体管对的源极；
一第二检测放大器启动线，电连接到该第一导电性型MOS晶体管对中第一个的衬底端；
一第三检测放大器启动线，电连接到该第一导电性型MOS晶体管对中第二个的衬底端；
一控制器，在放大越过该检测位线对形成的一差分电压的操作期间，将其配置成独立驱动第一、第二和第三检测放大器启动线。
8.根据权利要求7的检测放大器，还包括：
一第二MOS检测放大器，其中含有一对第二导电性型MOS晶体管，越过所述检测位线对电连接；
一第四检测放大器启动线，电连接到该第二导电性型MOS晶体管对的源极；
一第五检测放大器启动线，电连接到该第二导电性型MOS晶体管对中第一个的衬底端；以及
一第六检测放大器启动线，电连接到该第二导电性型MOS晶体管对中第二个的衬底端。
9.一种检测放大器，包括：
一对检测位线；
一第一MOS检测放大器，其中含有第一和第二第一导电性型MOS晶体管，所述第一MOS晶体管有一第一阈值电压，漏极电连接到该检测位线对中的第一个，且栅极电连接到该检测位线对中的第二个；所述第二MOS晶体管具有一第二阈值电压，其与第一阈值电压不相等，漏极电连接到该检测位线对中的第二个，且栅极电连接到该检测位线对中的第一个。
10.根据权利要求9的检测放大器，还包括：
一第二MOS检测放大器，其中含有第三和第四第一导电性型MOS晶体管，所述第三MOS晶体管具有第二阈值电压，漏极电连接到该检测位线对中的第一个，且栅极电连接到该检测位线对中的第二个；所述第四MOS晶体管具有第一阈值电压，漏极电连接到该检测位线对中的第二个，且栅极电连接到该检测位线对中的第一个。
11.根据权利要求9的检测放大器，还包括：
一第二MOS检测放大器，其中含有第三和第四第二导电性型MOS晶体管，所述第三MOS晶体管具有一第三阈值电压，漏极电连接到该检测位线对中的第一个，且栅极电连接到该检测位线对中的第二个；所述第四MOS晶体管具有一第四阈值电压，其与第三阈值电压不相等，漏极电连接到该检测位线对中的第二个，且栅极电连接到该检测位线对中的第一个。
12.一种半导体存储器，包括：
一第一存储单元，连接在一由第一地址存取的第一字线与一反相位线之间；
一第二存储单元，连接在一由第二地址存取的第二字线与一位线之间；
一第一型检测放大器，串接在该位线与该反相位线之间，且如果施加一第一电压的一第一启动信号，则使一第一型第一MOS晶体管来检测该反相位线、以及一第一型第二MOS晶体管来检测该位线。
一第二型第一检测放大器，串接在该位线与该反相位线之间，且如果施加一第二电压的一第二启动信号，则使一第二型第一MOS晶体管来检测该反相位线、以及一第二型第二MOS晶体管来检测该位线，其中该第二型第一MOS晶体管的检测能力比该第二型第二MOS晶体管强；以及
一第二型第二检测放大器，串接在该位线与该反相位线之间，且如果施加该第二电压的一第三启动信号，则使一第二型第三MOS晶体管来检测该反相位线、以及一第二型第四MOS晶体管来检测该位线，其中该第二型第四MOS晶体管的检测能力比该第二型第三MOS晶体管强。
13.根据权利要求12的半导体存储器，其中第一型晶体管为一PMOS晶体管，且第二型晶体管为一NMOS晶体管。
14.根据权利要求13的半导体存储器，其中第二型第一MOS晶体管的阈值电压比第二型第二MOS晶体管的阈值电压低，且第二型第四MOS晶体管的阈值电压比第二型第三MOS晶体管的阈值电压低。
15.根据权利要求14的半导体存储器，其中若选择第一字线，则第一型检测放大器和第二型第一检测放大器在第二型第二检测放大器工作之前工作，且若选择第二字线，则第一型检测放大器和第二型第二检测放大器在第二型第一检测放大器工作之前工作。
16.根据权利要求14的半导体存储器，其中若选择第一字线，则只有第一型检测放大器和第二型第一检测放大器工作，且若选择第二字线，则只有第一型检测放大器和第二型第二检测放大器工作。
17.根据权利要求14的半导体存储器，其中第一电压为一电源电压，且第二电压为一地电压。
18.一种半导体存储器，包括：
一第一存储单元，连接在一由第一地址存取的第一字线与一反相位线之间；
一第二存储单元，连接在一由第二地址存取的第二字线与一位线之间；
一第一型第一检测放大器，串接在该位线与该反相位线之间，且如果施加一第一电压的一第一启动信号，则使一第一型第一MOS晶体管来检测该反相位线、以及一第一型第二MOS晶体管来检测该位线，其中该第一型第二MOS晶体管的检测能力比该第一型第一MOS晶体管强；
一第一型第二检测放大器，串接在该位线与该反相位线之间，且如果施加该第一电压的一第二启动信号，则使一第一型第三MOS晶体管来检测该反相位线、以及一第一型第四MOS晶体管来检测该位线，其中该第一型第三MOS晶体管的检测能力比该第一型第四MOS晶体管强；以及
一第二型检测放大器，串接在该位线与该反相位线之间，且如果施加一第二电压的一第三启动信号，则使一第二型第一MOS晶体管来检测该反相位线、以及一第二型第二MOS晶体管来检测该位线。
19.根据权利要求18的半导体存储器，其中第一型晶体管为一PMOS晶体管，且第二型晶体管为一NMOS晶体管。
20.根据权利要求19的半导体存储器，其中第一型第一MOS晶体管的阈值电压比第一型第二MOS晶体管的阈值电压高，且第一型第四MOS晶体管的阈值电压比第一型第三MOS晶体管的阈值电压高。
21.根据权利要求20的半导体存储器，其中若选择第一字线，则第一型第一检测放大器和第二型检测放大器在第一型第二检测放大器工作之前工作，且若选择第二字线，则第一型第二检测放大器和第二型检测放大器在第一型第一检测放大器工作之前工作。
22.根据权利要求20的半导体存储器，其中若选择第一字线，则只有第一型第一检测放大器和第二型检测放大器工作，且若选择第二字线，则只有第一型第二检测放大器和第二型检测放大器工作。
23.根据权利要求20的半导体存储器，其中第一电压为一电源电压，且第二电压为一地电压。
CN200510089338.XA 2004-08-02 2005-08-02 半导体存储器 Active CN1747063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR60977/04 2004-08-02
KR1020040060977A KR100702004B1 (ko) 2004-08-02 2004-08-02 반도체 메모리 장치 및 이 장치의 비트 라인 센싱 방법

Publications (2)

Publication Number Publication Date
CN1747063A true CN1747063A (zh) 2006-03-15
CN1747063B CN1747063B (zh) 2011-11-09

Family

ID=36166538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510089338.XA Active CN1747063B (zh) 2004-08-02 2005-08-02 半导体存储器

Country Status (5)

Country Link
US (2) US7345939B2 (zh)
JP (1) JP5172080B2 (zh)
KR (1) KR100702004B1 (zh)
CN (1) CN1747063B (zh)
TW (1) TWI270083B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979521A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 检测电路及应用其的存储器
CN111524543A (zh) * 2019-08-13 2020-08-11 南京博芯电子技术有限公司 一种宽电压sram时序推测快速检错电路及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729861B2 (ja) * 2004-04-02 2011-07-20 株式会社日立製作所 半導体記憶装置
TW200721163A (en) * 2005-09-23 2007-06-01 Zmos Technology Inc Low power memory control circuits and methods
JP4191202B2 (ja) * 2006-04-26 2008-12-03 エルピーダメモリ株式会社 不揮発性記憶素子を搭載した半導体記憶装置
JP5034379B2 (ja) 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR101470529B1 (ko) * 2008-09-17 2014-12-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR20100118839A (ko) 2009-04-29 2010-11-08 삼성전자주식회사 반도체 메모리 장치
US8912825B2 (en) * 2013-02-18 2014-12-16 Macronix International Co., Ltd. Sense amplifier system and sensing method thereof
KR102111076B1 (ko) 2013-06-27 2020-05-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 감지 증폭기 제어 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189696A (ja) * 1986-02-14 1987-08-19 Nec Corp センスアンプ回路
JPS63302492A (ja) * 1987-06-03 1988-12-09 Nippon Hoso Kyokai <Nhk> センスアンプ回路
JPH0192992A (ja) * 1987-10-02 1989-04-12 Matsushita Electric Ind Co Ltd センスアンプ回路
JP2810398B2 (ja) * 1989-02-17 1998-10-15 三洋電機株式会社 半導体メモリ
JPH0360070A (ja) * 1989-07-27 1991-03-15 Nec Corp 半導体メモリ装置
JPH04278295A (ja) * 1991-03-07 1992-10-02 Nec Corp 半導体メモリ
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치
JPH087575A (ja) 1994-06-21 1996-01-12 Fujitsu Ltd センスアンプ及び半導体記憶装置
EP0758127B1 (en) * 1995-06-13 2001-09-26 Samsung Electronics Co., Ltd. Sense amplifier circuit of a nonvolatile semiconductor memory device
DE19536486C2 (de) * 1995-09-29 1997-08-07 Siemens Ag Bewerter- und Verstärkerschaltung
JP3672384B2 (ja) * 1996-07-24 2005-07-20 沖電気工業株式会社 センス回路
KR100422820B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 반도체 메모리 소자의 감지 증폭기
US6157587A (en) 1997-11-06 2000-12-05 Alliance Semiconductor Corporation Data sense arrangement for random access memory
US5963495A (en) 1998-02-17 1999-10-05 International Business Machines Corporation Dynamic sense amplifier with embedded latch
JPH10214485A (ja) 1998-03-06 1998-08-11 Toshiba Corp 半導体集積回路装置
JPH11265577A (ja) * 1998-03-16 1999-09-28 Hitachi Ltd 半導体記憶装置
KR20000006280U (ko) * 1998-09-12 2000-04-15 김영환 센스앰프 구동회로
KR100353471B1 (ko) * 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
JP2001053168A (ja) * 1999-08-16 2001-02-23 Hitachi Ltd 半導体集積回路装置
JP4131910B2 (ja) * 2001-07-27 2008-08-13 株式会社東芝 半導体集積回路
KR100546373B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 기준셀을 사용하지 않는 ｖｓｓ／ｖｄｄ 비트라인프리차지 스킴을 갖는 반도체 메모리장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979521A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 检测电路及应用其的存储器
CN109979521B (zh) * 2017-12-28 2021-03-02 长鑫存储技术有限公司 检测电路及应用其的存储器
CN111524543A (zh) * 2019-08-13 2020-08-11 南京博芯电子技术有限公司 一种宽电压sram时序推测快速检错电路及方法
CN111524543B (zh) * 2019-08-13 2022-04-19 南京博芯电子技术有限公司 一种宽电压sram时序推测快速检错电路及方法

Also Published As

Publication number Publication date
US7345939B2 (en) 2008-03-18
KR20060012216A (ko) 2006-02-07
TWI270083B (en) 2007-01-01
US20080144414A1 (en) 2008-06-19
KR100702004B1 (ko) 2007-03-30
CN1747063B (zh) 2011-11-09
TW200615973A (en) 2006-05-16
JP2006054040A (ja) 2006-02-23
US20060023537A1 (en) 2006-02-02
JP5172080B2 (ja) 2013-03-27
US7710807B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
CN1747063A (zh) 半导体存储器及检测其位线的方法
CN1200433C (zh) 非易失存储器高速读出用基准单元
CN1086836C (zh) 半导体存储器装置及其驱动装置
CN1288757C (zh) 半导体器件和半导体存储器件
CN1309084C (zh) 半导体存储装置及半导体集成电路
CN1265462C (zh) 半导体存储器件
CN1551363A (zh) 半导体存储装置
CN1783341A (zh) 多端口半导体存储装置
CN1181632A (zh) 动态存储器
CN1892904A (zh) 半导体存储器件
CN1655281A (zh) 偏置电压施加电路和半导体存储装置
CN1637929A (zh) 铁电体随机存取存储器器件和驱动方法
CN1992075A (zh) 地址转换器半导体器件和具有它的半导体存储器件
CN101047022A (zh) 用于避免由于分段字线驱动器电路中的浮动字线而导致的失灵的本地字线驱动器电路
CN1679115A (zh) 铁电存储器及其数据读取方法
CN1477642A (zh) 存储3值数据信号的半导体存储装置
CN1855299A (zh) 包含选择线的选择激活的随机存取存储器
CN1368734A (zh) 可控制读出放大器工作定时的半导体存储器
CN1758373A (zh) 半导体存储装置
CN1624796A (zh) 半导体存储器件的读出放大器控制电路
CN1705127A (zh) 半导体集成电路
CN1040593C (zh) 半导体存储器
JP4649260B2 (ja) 半導体記憶装置
CN1695200A (zh) 半导体存储装置
CN1396600A (zh) 半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant