KR100353471B1 - 데이터 센스 앰프 - Google Patents

데이터 센스 앰프 Download PDF

Info

Publication number
KR100353471B1
KR100353471B1 KR1019980057506A KR19980057506A KR100353471B1 KR 100353471 B1 KR100353471 B1 KR 100353471B1 KR 1019980057506 A KR1019980057506 A KR 1019980057506A KR 19980057506 A KR19980057506 A KR 19980057506A KR 100353471 B1 KR100353471 B1 KR 100353471B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
charging current
bit line
output terminal
current generating
Prior art date
Application number
KR1019980057506A
Other languages
English (en)
Other versions
KR20000041576A (ko
Inventor
강영진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980057506A priority Critical patent/KR100353471B1/ko
Priority to US09/468,360 priority patent/US6225834B1/en
Publication of KR20000041576A publication Critical patent/KR20000041576A/ko
Application granted granted Critical
Publication of KR100353471B1 publication Critical patent/KR100353471B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Abstract

본 발명은 반도체 메모리 소자의 데이터 센스앰프에 관한 것으로, 특히 큰 용량성 부하를 가지는 비트라인의 데이터 감지시 전류감지방식을 이용하므로써 데이터의 감지속도를 증가시켜 칩의 동작속도를 향상시키기 위한 데이터 센스앰프에 관한 것으로, 비트라인의 용량성 부하를 차단하는 스위치수단과, 충전전류를 센스앰프 출력단으로 빠르게 발생시키는 충전전류 발생수단과, 센싱시 센스앰프 출력단의 전위를 빠르게 접지전압(Vss) 레벨로 또는 전원전압(Vcc) 레벨로 전환시키는 출력전위 제어수단 구비하므로써 비트라인에 큰 용량성 부하가 걸리더라도 고속 충전이 가능하여 칩의 동작속도를 증가시키는 효과가 있다.

Description

데이터 센스앰프
본 발명은 반도체 메모리 소자의 데이터 센스앰프에 관한 것으로, 특히 큰 용량성 부하를 가지는 비트라인의 데이터 센싱시 전류감지방식을 이용하므로써 데이터의 감지속도를 증가시켜 칩의 동작속도를 향상시키기 위한 데이터 센스앰프에 관한 것이다.
종래의 비트라인 센스앰프는 전하감지방식으로 도 1에 도시된 바와 같다.
즉, 비트라인 이퀄라이즈와 프리차지에 의해 1/2Vcc 상태로 존재하고 있는 비트라인(BL, /BL)에 데이터 저장 캡(Data Storage Capacitor)에 저장되어 있는 전하가 전하 보전의 법칙에 따라 전하분배(Charge Sharing)가 일어나면, BL과 /BL의 작은 전압차(많아야 수백mv)에 센싱이 시작되고 이어 센스앰프 구동신호(RTO, /SE)에 의해 센싱 데이터를 증폭하여 데이터 버스라인으로 출력하며 다시 데이터 저장 캡에 Write-Back시키는 전압증폭방식이다.
이와같은 센싱방식에 있어서, 비트라인(BL, /BL)에는 센싱시 센스앰프 라인과 비트라인에 큰 선로저항(Capacitance Loading)이 걸리기 때문에 작은 전압차를 증폭하여 출력단에 내보내는데 너무나 많은 시간지연이 일어난다.
이것은 고속 메모리 장치에 있어서 액세스 타임(Access Time)을 증가시켜 데이터의 출력속도를 감소시키는 원인이 되고 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 전류감지방식에 의해 센싱시 큰 전류를 발생시켜 빠르게 충전시켜주므로써 고속동작을 가능하게 하기 위한 것이다.
도 1은 종래기술에 따른 전하감지 비트라인 센스앰프.
도 2는 본 발명의 실시예에 따른 전류감지 비트라인 센스앰프.
도 3은 상기 도 2에 도시된 평행형 바이폴라 정크션 트랜지스터를 모스 트랜지스터와 함께 사용한 구조를 나타내는 측면도.
도 4는 바이폴라 정크션 트랜지스터를 모스 트랜지스터와 병렬연결한 두가지 타입의 혼성 트랜지스터를 나타낸 심볼.
도 5는 상기 도 4에 대한 3차원 입체도.
도 6은 상기 도 2의 센싱 파형도.
도 7은 상기 도 1의 센싱 파형도.
〈도면의 주요부분에 대한 부호의 설명〉
2 : 크로스 커플드 래치부 4 : 제1 스위치부
6 : 제2 스위치부 8 : 제1 충전전류 발생부
10 : 제2 충전전류 발생부 12 : 제1 출력전위 제어부
14 : 제2 출력전위 제어부 BL, /BL : 비트라인
RTO, /SE : 센스앰프 제어신호 /RES : 센스앰프 활성화신호
상기 목적 달성을 위한 본 발명의 데이터 센스앰프는 크로스 커플드 래치 타입의 데이터 센스앰프에 있어서,
센스앰프 활성화신호에 의해 동작하여 센싱시 센스앰프 일측 출력단으로부터 일측 비트라인의 용량성 부하를 차단하는 제1 스위치수단과,
상기 일측 비트라인의 1/2Vcc에 의해 턴온되어 상기 센스앰프 활성화신호로부터 발생되는 충전전류를 상기 센스앰프 일측 출력단으로 빠르게 발생시키는 제1 충전전류 발생수단과,
센스앰프 활성화신호에 의해 동작하여 센싱시 센스앰프 타측 출력단으로부터 타측 비트라인의 용량성 부하를 차단하는 제2 스위치수단과,
상기 타측 비트라인의 1/2Vcc＋∇V에 의해 턴온되어 상기 센스앰프 활성화신호로부터 발생되는 충전전류를 상기 센스앰프 타측 출력단으로 빠르게 발생시키는 제2 충전전류 발생수단과,
상기 충전전류 발생수단의 출력단과 센스앰프 제어신호 입력단 사이에 접속되어 센싱시 상기 센스앰프 출력단의 전위를 빠르게 접지전압(Vss) 레벨로 전환시키는 제1 출력전위 제어수단 및 제2 출력전위 제어수단과,
상기 충전전류 발생수단의 출력단과 센스앰프 제어신호 입력단 사이에 접속되어 센싱시 상기 센스앰프 출력단의 전위를 빠르게 전원전압(Vcc) 레벨로 전환시키는 크로스 커플드 래치수단을 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명에서 제안한 전류감지 비트라인 센스앰프의 구성 및 동작관계를 상세히 설명한다.
도 2는 본 발명의 실시예로 제안한 전류감지 비트라인 센스앰프 회로이다.
도 2에 도시되어 있는 바와 같이 본 발명은 종래의 Cross-Coupled Latch형 비트라인 센스앰프에 Bipolar Junction Tr.와 모스 트랜지스터를 추가하여 구성하므로써 센싱속도를 향상시킨 것이다.
그 구성을 살펴보면, 센스앰프 제어신호(RTO)와노드 및노드 사이에 2개의 피모스형 트랜지스터(m3, m4)와 2개의 엔모스형 트랜지스터(m1, m2)로 구성되는 크로스 커플드 래치부(2)와, 게이트로 전원전압(Vcc)이 인가되는 엔모스형 트랜지스터(m8)와 베이스(Base)로 전원전압(Vcc)이 인가되는 평행형(Lateral) NPN 바이폴라 정크션 트랜지스터(Q1)가 병렬접속되어 상기노드와 센스앰프 제어신호(/SE) 입력단자 사이에 접속되는 제1 출력전위 제어부(12)와, 게이트로 전원전압(Vcc)이 인가되는 엔모스형 트랜지스터(m7)와 베이스(Base)로 전원전압(Vcc)이 인가되는 NPN 바이폴라 정크션 트랜지스터(Q2)가 병렬접속되어 상기노드와 센스앰프 제어신호(/SE) 입력단자 사이에 접속되는 제2 출력전위 제어부(14)와, 게이트로 센스앰프 활성화신호(/RES)가 인가되는 피모스형 트랜지스터(m5)로 구성되어 상기 크로스 커플드 래치부(2) 출력단자()와 비트라인(BL) 사이에 접속되는 제1 스위치부(4)와, 게이트로 센스앰프 활성화신호(/RES)가 인가되는 피모스형 트랜지스터(m6)로 구성되어 상기 크로스 커플드 래치부(2) 출력단자()와 비트라인(/BL) 사이에 접속되는 제2 스위치부(6)와, 베이스(Base)로 인가되는 비트라인(BL) 전위에 의해 턴온되어 상기 센스앰프 활성화신호(/RES)에 의해 발생되는 충전전류를 상기노드로 출력하는 NPN 바이폴라 정크션 트랜지스터(Q4)로 구성되는 제1 충전전류 발생부(8)와, 베이스(Base)로 인가되는 비트라인(/BL)의노드 전위에 의해 턴온되어 상기 센스앰프 활성화신호(/RES)에 의해 발생되는 충전전류를 상기노드로 출력하는 NPN 바이폴라 정크션 트랜지스터(Q3)로 구성되는 제2 충전전류 발생부(10)로 이루어진다.
먼저, 비트라인(BL, /BL)은 Vcc/2 레벨로 프리차지되어 있다. 단, Vcc/2는 최소한 BJT의 VBE≥ 0.6V 보다 커야한다.
비트라인(/BL)에 매달려 있는 셀에서 Date 1을 읽으면노드의 전위가 Vcc/2+∇V로 조금 상승한다.
이때 센스앰프 활성화신호(/RES)는 하이로 인에이블되고 제1 충전전류 발생부(8)를 구성하는 바이폴라 트랜지스터(Q4)의 콜렉터(Collector) 단자와 제2 충전전류 발생부(10)를 구성하는 바이폴라 트랜지스터(Q3)의 콜렉터(Collector) 단자에 인가된다.
동시에 제1 스위치부(4)와 제2 스위치부(6)는 턴오프된다.
또한, 상기노드의 전위(Vcc/2+△V)는 제2 충전전류 발생부(10)를 구성하는 바이폴라 트랜지스터(Q3)의 베이스(Base) 단자로 인가되고 턴온된 상기 바이폴라 트랜지스터(Q3)를 통해 전류 i는 C1을 향해 충전된다.
이는 엔모스형 트랜지스터(m2)의 저항이 제2 충전전위 제어부(14)의 합성저항보다 적기 때문이다.
한편, 이때 반대편의 비트라인(BL)은 Vcc/2를 유지하므로 제1 충전전류 발생부(8)를 구성하는 바이폴라 트랜지스터(Q4)의 베이스(Base)로는 Vcc/2의 전압이 인가된다.
따라서, 제1 충전전류 발생부(8)를 구성하는 바이폴라 트랜지스터(Q4)는 Vcc/2 만큼 턴온되고 상기 제2 충전전류 발생부(10)의 충전전류보다 작은 전류가 흘러들어 간다.
이렇게 엔모스형 트랜지스터(m1, m2)의 소오스 단자로 흘러들어가는 전류 차이는 출력노드(,)의 전압을 크로스 커플드 래치부(2)를 구성하는 모스 트랜지스터(m1, m2, m3, m4)에 의해 전류가 작은 쪽의 출력노드()를 Vss(/SE Level)로 끌어내리고, 전류가 큰 쪽의 출력노드()를 Vcc(RTO Level)로 순간적으로 끌어올려서 감지를 종료한다.
이후, 센스앰프 활성화신호(/RES)가 하이에서 로우로 전이하면 제1, 제2 충전전류 발생부(8, 10)는 턴오프되고, 제1, 제2 스위치부(4, 6)를 구성하는 피모스형 트랜지스터(m5, m6)가 턴온되어 출력레벨(,)이 비트라인(BL, /BL)에 그대로 전달되어 디램(DRAM)에서 필요한 재저장(Restore) 동작이 일어난다
한편, 제1 출력전위 제어부(12)는 센싱시 출력노드의 전위가 출력노드의 전위보다 상대적으로 높기 때문에 하이레벨로 인식되어 크로스 커플드 래치부(2)의 피모스형 트랜지스터(m3)를 턴오프시키고 엔모스형 트랜지스터(m1)를 턴온시켜 출력노드의 전위를 Vss 레벨로 떨어뜨린다.
이때, 상기 제1 출력전위 제어부(12)를 구성하는 바이폴라 트랜지스터(Q1) 및 엔모스형 트랜지스터(m8)에서 빠르게 전류 패스를 형성해주는 역할을 한다.
지금까지는 일측 비트라인(/BL)에 셀이 접속되어 있는 경우를 예로 들어 설명한 것으로, 만약에 데이터 저장 셀이 타측 비트라인(BL)에 접속되는 경우에는 상기 내용과 반대되는 동작이 동일하게 진행된다.
도 3은 상기 도 2에 도시된 제1 출력전위 제어부와 제2 출력전위 제어부(m7과 Q2, m8과 Q1의 병렬연결)와 제1, 제2 충전전류 발생부를 혼합 트랜지스터 측면도를 나타낸다.
여기서, BJT(Bipolar Junction Transistor)는 새로운 면적이 필요한 것이 아니라 NMOS 밑에 존재하는 lateral BJT를 이용한다.
특히, 이것은 Gated lateral BJT Type이 되므로 Gate에서 Bulk로 직접 연결되는 효과가 있어 문턱전압(Vt)가 낮아지므로 Low voltage 응용에 유리하다.
도 4는 N-Type과 P-Type을 혼합한 혼합형 트랜지스터를 나타내며 큰 전류를 만들어낼 수 있다.
도 5는 3차원적인 GBB(Gate-Base-Body connected hybrid transistor) Type를 보여준다.
즉, Gate는 Bulk에 직접 연결되어 있다.
이 그림에서 채널길이(Channel Length) L은 바이폴라 정크션 트랜지스터의 베이스 폭(Base Width)에 해당하고 Submicro로 갈수록 전류증폭률은 올라간다.
이것은 면적여유가 있으면 Pure BJT를 사용할 수도 있다.
여기서 엔모스(NMOS)와 바이폴라 정크션 트랜지스터(Bipolar Junction Transistor)를 함께 병렬로 연결하므로써 GBB(Gate-base-body connected hybrid transistor)의 저항을 줄일 도 6과 도 7은 본 발명에 있어서의 센싱결과와 기존의 방법으로 센싱을 하였을 때의 감지속도를 비교한 것이다.
도면에서 알 수 있는 바와 같이 본 발명에 의한 센싱방법이 훨씬 센싱속도를 향상시켜줌을 알 수가 있다.
이상에서 살펴본 바와 같이, 본 발명은 기생 바이폴라 정크션 트랜지스터를 이용한 전류감지방식을 사용하므로 비트라인에 큰 용량성 부하가 걸리더라도 고속으로 충전이 가능하여 칩의 동작속도가 증가되며, 추가면적이 필요없는 잇점이 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 기술적 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (6)

  1. 크로스 커플드 래치 타입의 데이터 센스앰프에 있어서,
    센스앰프 활성화신호에 의해 동작하여 센싱시 센스앰프 일측 출력단으로부터 일측 비트라인의 용량성 부하를 차단하는 제1 스위치수단과,
    상기 일측 비트라인의 1/2Vcc에 의해 턴온되어 상기 센스앰프 활성화신호로부터 발생되는 충전전류를 상기 센스앰프 일측 출력단으로 빠르게 발생시키는 제1 충전전류 발생수단과,
    센스앰프 활성화신호에 의해 동작하여 센싱시 센스앰프 타측 출력단으로부터 타측 비트라인의 용량성 부하를 차단하는 제2 스위치수단과,
    상기 타측 비트라인의 1/2Vcc＋∇V에 의해 턴온되어 상기 센스앰프 활성화신호로부터 발생되는 충전전류를 상기 센스앰프 타측 출력단으로 빠르게 발생시키는 제2 충전전류 발생수단과,
    상기 충전전류 발생수단의 출력단과 센스앰프 제어신호 입력단 사이에 접속되어 센싱시 상기 센스앰프 출력단의 전위를 빠르게 접지전압(Vss) 레벨로 전환시키는 제1 출력전위 제어수단 및 제2 출력전위 제어수단과,
    상기 충전전류 발생수단의 출력단과 센스앰프 제어신호 입력단 사이에 접속되어 센싱시 상기 센스앰프 출력단의 전위를 빠르게 전원전압(Vcc) 레벨로 전환시키는 크로스 커플드 래치수단을 구비함을 특징으로 하는 데이터 센스앰프
  2. 제 1 항에 있어서,
    상기 제1 스위치수단과 제2 스위치수단은 게이트로 상기 센스앰프 활성화신호가 인가되는 모스 트랜지스터를 구비함을 특징으로 하는 데이터 센스앰프.
  3. 제 1 항에 있어서,
    상기 제1 충전전류 발생수단과 제2 충전전류 발생수단은 각각 베이스(Base)가 비트라인에 연결되며 모스 트랜지스터 밑에 존재하는 수평형 바이폴라 정크션 트랜지스터를 구비함을 특징으로 하는 데이터 센스앰프.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 제1 충전전류 발생수단과 제2 충전전류 발생수단은 각각 NPN 바이폴라 정크션 트랜지스터를 구비함을 특징으로 하는 데이터 센스앰프.
  5. 제 1 항에 있어서,
    상기 제1 출력전위 제어수단과 제2 출력전위 제어수단은 각각 게이트로 전원전압이 인가되는 모스 트랜지스터와 베이스로 전원전압이 인가되는 바이폴라 정크션 트랜지스터가 병렬연결되어 구비함을 특징으로 하는 데이터 센스앰프.
  6. 제 5 항에 있어서,
    상기 모스 트랜지스터는 엔모스형 트랜지스터를 구비하고, 바이폴라 정크션 트랜지스터는 NPN 바이폴라 정크션 트랜지스터를 구비함을 특징으로 하는 데이터 센스앰프.
KR1019980057506A 1998-12-23 1998-12-23 데이터 센스 앰프 KR100353471B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980057506A KR100353471B1 (ko) 1998-12-23 1998-12-23 데이터 센스 앰프
US09/468,360 US6225834B1 (en) 1998-12-23 1999-12-21 Bit line sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057506A KR100353471B1 (ko) 1998-12-23 1998-12-23 데이터 센스 앰프

Publications (2)

Publication Number Publication Date
KR20000041576A KR20000041576A (ko) 2000-07-15
KR100353471B1 true KR100353471B1 (ko) 2002-11-18

Family

ID=19564818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057506A KR100353471B1 (ko) 1998-12-23 1998-12-23 데이터 센스 앰프

Country Status (2)

Country Link
US (1) US6225834B1 (ko)
KR (1) KR100353471B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332087A (ja) * 2000-05-19 2001-11-30 Nec Corp センスアンプ回路
KR100370240B1 (ko) * 2000-10-31 2003-02-05 삼성전자 주식회사 안정도와 증폭도 개선을 위한 반도체 메모리 장치의 전류감지 증폭 회로
DE10145556C2 (de) * 2001-09-14 2003-10-30 Infineon Technologies Ag Bewerter für Halbleiterspeicher
KR100414210B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 반도체 메모리 장치
JP2004055099A (ja) * 2002-07-24 2004-02-19 Renesas Technology Corp 差動増幅回路およびそれを用いた半導体記憶装置
EP1617477A4 (en) * 2003-03-31 2008-12-10 Juridical Foundation Osaka Ind LATERAL BIPOLAR CMOS INTEGRATED CIRCUIT
KR100702004B1 (ko) * 2004-08-02 2007-03-30 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 비트 라인 센싱 방법
KR100807115B1 (ko) * 2006-09-29 2008-02-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US7532516B2 (en) * 2007-04-05 2009-05-12 Sandisk Corporation Non-volatile storage with current sensing of negative threshold voltages
KR101286237B1 (ko) * 2007-07-10 2013-07-15 삼성전자주식회사 반도체 메모리 장치의 비트라인 센스앰프회로 및 그에 따른제어방법.
US7764558B2 (en) * 2008-05-06 2010-07-27 Micron Technology, Inc. Hybrid sense amplifier and method, and memory device using same
US10242720B2 (en) * 2010-03-25 2019-03-26 Qualcomm Incorporated Dual sensing current latched sense amplifier
US8477550B2 (en) * 2010-05-05 2013-07-02 Stmicroelectronics International N.V. Pass-gated bump sense amplifier for embedded drams
WO2021081973A1 (en) * 2019-11-01 2021-05-06 Yangtze Memory Technologies Co., Ltd. Sense amplifier for flash memory devices
CN111863054B (zh) * 2020-08-13 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11670345B2 (en) * 2021-02-05 2023-06-06 Samsung Electronics Co., Ltd. Sense amplifier including pre-amplifier circuit and memory device including same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896196A (en) 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
GB9206058D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd A semiconductor switch and a temperature sensing circuit for such a switch
US5587604A (en) 1994-09-22 1996-12-24 International Business Machines Corporation Contacted body silicon-on-insulator field effect transistor
EP0740307B1 (en) * 1995-04-28 2001-12-12 STMicroelectronics S.r.l. Sense amplifier circuit for semiconductor memory devices
KR970051285A (ko) * 1995-12-30 1997-07-29 김주용 센스 증폭기의 차동 전압 증가 장치
US5726844A (en) 1996-04-01 1998-03-10 Motorola, Inc. Protection circuit and a circuit for a semiconductor-on-insulator device
US5923202A (en) 1997-03-03 1999-07-13 National Semiconductor Corporation Input/output overvoltage containment circuit for improved latchup protection
US5847422A (en) 1997-05-19 1998-12-08 Foveonics, Inc. MOS-based active pixel sensor cell that utilizes the parasitic bipolar action of the cell to output image data
US5942919A (en) * 1997-06-25 1999-08-24 Sun Microsystems, Inc. Differential receiver including an enable circuit

Also Published As

Publication number Publication date
KR20000041576A (ko) 2000-07-15
US6225834B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
KR100353471B1 (ko) 데이터 센스 앰프
EP0643393B1 (en) Semiconductor memory device having voltage booster circuit
KR100419816B1 (ko) 신호 전위 변환 회로
JPH08221980A (ja) バイアス電圧発生回路
US6195298B1 (en) Semiconductor integrated circuit capable of rapidly rewriting data into memory cells
CN100423128C (zh) 带有单元比率小的存储单元的半导体存储装置
US4860257A (en) Level shifter for an input/output bus in a CMOS dynamic ram
JPH07111830B2 (ja) 半導体記憶装置
KR950014256B1 (ko) 낮은 전원전압을 사용하는 반도체 메모리장치
US20010012214A1 (en) Semiconductor memory device
US6867639B2 (en) Half voltage generator for use in semiconductor memory device
KR100542469B1 (ko) 셀프타임동작용윈도우판별기를갖는2차측감지증폭기
US5539701A (en) Sense circuit for semiconductor memory devices
US20030128571A1 (en) Negative voltage generating circuit
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
US4972097A (en) Reference voltage generating circuit in semiconductor device
EP0080936B1 (en) Dynamic semiconductor memory device
US5742197A (en) Boosting voltage level detector for a semiconductor memory device
KR940005686B1 (ko) Dram용 감지 증폭기
JP2724218B2 (ja) 半導体集積回路
KR0142956B1 (ko) 저전원전압 동작용 내부전원전압 발생회로
KR100734299B1 (ko) 전류 감지형 내부 전원전압 발생회로
JPH02273393A (ja) 昇圧信号発生回路
JPH076582A (ja) レベル検知回路及びこれを使用した昇圧電源発生回路
KR100301780B1 (ko) 바이폴라 트랜지스터의 특성을 이용한 감지 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee