KR100734299B1 - 전류 감지형 내부 전원전압 발생회로 - Google Patents

Abstract

전압을 감지하는 형태가 아닌 전류를 감지하는 형태를 이용함으로써 동작속도가 빠르고 안정된 내부 전원전압을 발생하는 전류 감지형 내부 전원전압 발생회로가 개시된다. 상기 내부 전원전압 발생회로는, 기준전압의 전류와 내부 전원전압의 전류를 감지하여 출력전압 및 이의 상보 출력전압을 발생하는 전류 감지증폭 회로, 상기 출력전압 및 상기 상보 출력전압을 감지하여 구동전압을 발생하는 전압 감지증폭 회로, 및 상기 구동전압에 응답하여 상기 내부 전원전압을 발생하는 드라이버를 구비하는 것을 특징으로 한다.

Description

전류 감지형 내부 전원전압 발생회로{Current sense internal voltage generating circuit}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래의 내부 전원전압 발생회로의 일예에 대한 개략적인 도면을 나타낸다.

도 2는 도 1의 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 3은 종래의 내부 전원전압 발생회로의 다른 일예에 대한 개략적인 도면을 나타낸다.

도 4는 도 3의 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 5는 본 발명의 일실시예에 따른 내부 전원전압 발생회로에 대한 개략적인 도면을 나타낸다.

도 6은 도 5의 일실시예에 따른 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 7은 도 2에 도시된 종래의 내부 전원전압 발생회로에서 각 신호에 대한 파형도를 보여주는 시뮬레이션 결과를 나타낸다.

도 8은 도 6에 도시된 본 발명에 따른 내부 전원전압 발생회로에서 각 신호 에 대한 파형도를 보여주는 시뮬레이션 결과를 나타낸다.

본 발명은 반도체 장치의 내부 전원전압 발생회로에 관한 것으로, 특히 전류 감지형 내부 전원전압 발생회로에 관한 것이다.

일반적으로 반도체 장치, 특히 반도체 메모리 장치는 여러 가지 장점에서 외부에서 공급하는 외부 전원전압과 다른 내부 전원전압을 사용한다. 첫째 상용 DRAM의 전원 표준화라는 점이다. 64K 세대부터 본격적으로 채용된 표준 전원 5V 하에서는, 메모리 장치의 고집적화에 따라 미세 트랜지스터의 내압 저하와 함께 신뢰성 확보가 곤란해 지게 되었다. 따라서 16M 세대에서 전원전압을 3.3볼트로 낮추었으며, 64M 세대 이후에도 전원전압이 계속 낮아지고 있다.

그러나 사용자의 입장에서 보면, 비용측면에서 적어도 2 내지 3 세대 정도는 일정한 외부 전원전압을 유지하려고 한다. 이러한 문제점을 해결하는 방법이 바로 내부 전원전압 방식이다. 일정한 외부 전원전압을 입력으로 하고 트랜지스터의 내압에 알맞도록 강압된 내부 전원전압으로 미세 트랜지스터를 동작시킬 수 있는 것이다.

둘째, 저비용화를 위한 칩의 축소라는 점이다. 칩의 축소에는 소자의 미세화가 뒤따르게 되어 트랜지스터의 내압이 저하되게 된다. 그러나 메모리 칩 제조자는 임의로 외부 전원전압을 내릴 수 없다. 따라서 내부 전원전압을 사용하게 된다.

셋째, 전지 구동의 요구라는 점이다. 고집적 메모리 장치가 저전압, 저전력화 하면 고집적 메모리 장치를 전지로도 구동할 수 있는 것은 당연하며 근래에는 휴대용 시스템의 증가에 따라 전지로 구동 가능한 메모리 장치가 보편화되고 있다. 그러나 전지는 시간이 경과함에 따라 전압 저하가 일어나기 때문에 해당 고집적 메모리 장치는 큰 폭의 전원전압 마진이 요구된다. 이때 고전압에서는 소자의 내압 부족으로 인한 신뢰성 저하가 일어나기 쉬우므로 이것을 방지하기 위해 내부 전원전압 발생회로를 사용할 필요성이 있다.

넷째, 칩의 고성능 설계라는 점이다. 예를 들어 내부 전원전압을 외부 전원전압 보다 충분히 낮은 정전압으로 설정하면, 외부 전원전압이 변동하여도 그 영향을 받지 않는 메모리 칩을 얻을 수 있다. 그리고 내부 전원전압을 온도나 공정 조건의 변동에 대하여 적극적으로 변화시키게 되면, 칩의 내부 회로를 일정한 성능을 유지할 수 있게 할 수 있다. 예를 들어 일반적으로 저전압, 고온이 되면 칩의 동작 속도는 저하된다. 그러나 내부 전원전압이 포지티브 온도 계수를 갖게 되면 온도 상승에 의한 칩의 동작 속도의 저하는 없어지게 된다. 또한 공정 조건의 변화로 인하여 칩 내의 각 트랜지스터의 채널 길이나 문턱 전압의 크기가 변화하게 되는 경우에도, 이러한 공정 조건의 변화에 연동하도록 내부 전원전압을 정하면 공정 조건의 변화에 의한 칩의 동작 속도의 저하를 방지할 수 있다.

이러한 장점으로 인하여 반도체 메모리 장치에서는 내부 전원전압 발생회로를 사용한다.

도 1은 종래의 내부 전원전압 발생회로의 일예에 대한 개략적인 도면을 나타 내고, 도 2는 도 1의 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 1에 도시된 종래의 내부 전원전압 발생회로는, 기준전압(VREFP)과 내부 전원전압(VINT)을 감지하여 구동전압(VD)을 발생하는 전압 감지증폭 회로(11), 구동전압(VD)에 응답하여 내부 전원전압(VINT)을 발생하는 드라이버(P11), 및 전류 소스(IS1)를 구비한다. 도 2를 참조하면, 전압 감지증폭 회로(11)는 기준전압(VREFP)과 내부 전원전압(VINT)을 차동증폭하는 차동증폭기로 구성된다.

도 3은 종래의 내부 전원전압 발생회로의 다른 일예에 대한 개략적인 도면을 나타내고, 도 4는 도 3의 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 3에 도시된 종래의 내부 전원전압 발생회로는, 기준전압(VREFP)과 내부 전원전압(VINT)을 각각 전압분배하는 전압 분배기(31), 전압 분배기(31)의 출력전압(V1,V2)을 감지하여 구동전압(VD)을 발생하는 전압 감지증폭 회로(33), 구동전압(VD)에 응답하여 내부 전원전압(VINT)을 발생하는 드라이버(P31), 및 전류 소스(IS3)를 구비한다.

도 4를 참조하면, 전압 감지증폭 회로(31)는 기준전압(VREFP)과 내부 전원전압(VINT)을 차동증폭하는 차동증폭기로 구성된다. 전압 분배기(31)는 저항들(R1,R2)로 구성되고 기준전압(VREFP)을 분배하여 출력전압(V1)을 출력하는 제1전압 분배기(31A), 및 저항들(R1,R2)로 구성되고 내부 전원전압(VINT)을 분배하여 출력전압(V2)을 출력하는 제2전압 분배기(31B)를 포함하여 구성된다.

그런데 상술한 종래의 내부 전원전압 발생회로는 전압 감지형 내부 전원전압 발생회로로서 동작속도가 다소 느리고 또한 잡음에 약하여 내부 전원전압에 큰 디 프(deep) 현상이 발생함으로 인해 내부 전원전압이 안정되지 못하는 단점이 있다.

본 발명이 이루고자하는 기술적 과제는, 전압을 감지하는 형태가 아닌 전류를 감지하는 형태를 이용함으로써 동작속도가 빠르고 안정된 내부 전원전압을 발생하는 전류 감지형 내부 전원전압 발생회로를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 내부 전원전압 발생회로는, 기준전압의 전류와 내부 전원전압의 전류를 수신하여 두 전류 사이의 전류차이를 감지하여 그에 대응하는 출력전압 및 이의 상보 출력전압을 발생하는 전류 감지증폭 회로, 상기 출력전압 및 상기 상보 출력전압 사이의 전압차이를 감지하여 구동전압을 발생하는 전압 감지증폭 회로, 및 상기 구동전압에 응답하여 상기 내부 전원전압을 발생하는 드라이버를 구비하는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 전류 감지증폭 회로는, 상기 기준전압의 전류와 상기 내부 전원전압의 전류를 수신하는 래치형 증폭부, 상기 래치형 증폭부에 연결되고 상기 출력전압 및 상기 상보 출력전압을 발생하는 출력부, 및 상기 출력부에 연결되고 바이어스 전압에 응답하여 바이어스 전류를 흘리는 바이어스 전류 소스(source)를 구비하는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 래치형 증폭부는, 상기 기준전압의 전류가 입력되는 제1입력단과 상기 출력전압이 출력되는 제1출력단 사이에 연결되는 제1피모스 트랜지스터, 및 상기 내부 전원전압의 전류가 입력되는 제2입력단과 상기 상보 출력전압이 출력되는 제2출력단 사이에 연결되는 제2피모스 트랜지스터를 구비 하고, 상기 제1피모스 트랜지스터와 상기 제2피모스 트랜지스터는 서로 크로스 커플되는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 출력부는, 드레인과 게이트가 상기 제1출력단에 공통 연결되는 제1엔모스 트랜지스터, 및 드레인과 게이트가 상기 제2출력단에 공통 연결되는 제2엔모스 트랜지스터를 구비하는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 바이어스 전류 소스는, 드레인이 상기 제1엔모스 트랜지스터의 소오스 및 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트에 상기 바이어스 전압이 인가되고 소오스에 접지전압이 인가되는 엔모스 트랜지스터를 구비하는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 전압 감지증폭 회로는, 상기 출력전압 및 상기 상보 출력전압을 차동증폭하는 차동증폭기를 구비하는 것을 특징으로 한다.

바람직한 실시예에 따르면 상기 드라이버는, 소오스에 외부 전원전압이 인가되고 게이트에 상기 구동전압이 인가되며 드레인으로부터 상기 내부 전원전압이 출력되는 피모스 트랜지스터를 구비하는 것을 특징으로 한다.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 5는 본 발명의 일실시예에 따른 내부 전원전압 발생회로에 대한 개략적인 도면을 나타내고, 도 6은 도 5의 일실시예에 따른 내부 전원전압 발생회로의 상세한 회로도를 나타낸다.

도 5를 참조하면, 본 발명의 일실시예에 따른 내부 전원전압 발생회로는, 기준전압(VREFP)의 전류와 내부 전원전압(VINT)의 전류를 수신하여 두 전류 사이의 전류차이를 감지하여 그에 대응하는 출력전압(NO1) 및 이의 상보 출력전압(NO2)을 발생하는 전류 감지증폭 회로(51), 출력전압(NO1) 및 상보 출력전압(NO2) 사이의 전압차이를 감지하여 구동전압(VD)을 발생하는 전압 감지증폭 회로(53), 구동전압(VD)에 응답하여 내부 전원전압(VINT)을 발생하는 드라이버(P51), 및 전류 소스(IS5)를 구비한다.
도 6을 참조하면, 전류 감지증폭 회로(51)는 래치형 증폭부(511), 출력부(513), 및 바이어스 전류 소스(source)(N53)를 구비한다.

삭제

래치형 증폭부(511)는 기준전압(VREFP)의 전류와 내부 전원전압(VINT)의 전류를 수신한다. 출력부(513)는 래치형 증폭부(511)에 연결되고 출력전압(NO1) 및 상보 출력전압(NO2)을 발생한다. 바이어스 전류 소스(source)(N53)는 출력부(513)에 연결되고 바이어스 전압(VBIAS1)에 응답하여 바이어스 전류를 흘린다.

래치형 증폭부(511)는, 기준전압(VREFP)의 전류가 입력되는 제1입력단과 출력전압(NO1)이 출력되는 제1출력단 사이에 연결되는 제1피모스 트랜지스터(P52), 및 내부 전원전압(VINT)의 전류가 입력되는 제2입력단과 상보 출력전압(NO2)이 출력되는 제2출력단 사이에 연결되는 제2피모스 트랜지스터(P53)를 포함하여 구성되고, 제1피모스 트랜지스터(P52)와 제2피모스 트랜지스터(P53)는 서로 크로스 커플 된다.

출력부(513)는, 드레인과 게이트가 상기 제1출력단에 공통 연결되는 제1엔모스 트랜지스터(N51), 및 드레인과 게이트가 상기 제2출력단에 공통 연결되는 제2엔모스 트랜지스터(N52)를 포함하여 구성된다. 바이어스 전류 소스(N53)는, 드레인이 제1엔모스 트랜지스터(N51)의 소오스 및 제2엔모스 트랜지스터(N52)의 소오스에 공통 연결되고 게이트에 바이어스 전압(VBIAS1)이 인가되고 소오스에 접지전압(VSS)이 인가되는 엔모스 트랜지스터로 구성된다.

전압 감지증폭 회로(53)는 출력전압(NO1) 및 상보 출력전압(NO2)을 차동증폭하는 차동증폭기로서 피모스 트랜지스터들(P54,P55) 및 엔모스 트랜지스터들(N54-N56)을 포함하여 구성된다. 드라이버(P51)는, 소오스에 외부 전원전압(VDD)이 인가되고 게이트에 구동전압(VD)이 인가되며 드레인으로부터 내부 전원전압(VINT)이 출력되는 피모스 트랜지스터(P51)로 구성된다.

이상에서 설명한 바와 같이 본 발명에 따른 내부 전원전압 발생회로는 전압 감지증폭 회로(53)의 전단에 전류 감지증폭 회로(51)를 포함하는 전류 감지형 형태를 갖는다.

도 7은 도 2에 도시된 종래의 내부 전원전압 발생회로에서 각 신호에 대한 파형도를 보여주는 시뮬레이션 결과를 나타내고, 도 8은 도 6에 도시된 본 발명에 따른 내부 전원전압 발생회로에서 각 신호에 대한 파형도를 보여주는 시뮬레이션 결과를 나타낸다.

도 7 및 도 8을 참조하면, 본 발명에 따른 내부 전원전압 발생회로에서 발생 되는 내부 전원전압(VINT)이 종래의 내부 전원전압 발생회로에서 발생되는 내부 전원전압에 비해 디프(deep) 현상이 적고 빠르게 안정되는 것을 알 수 있다.

이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 전류 감지형 내부 전원전압 발생회로는, 전압을 감지하는 형태가 아닌 전류를 감지하는 형태를 이용함으로써 동작속도가 빠르고 안정된 내부 전원전압을 발생하는 장점이 있다.

Claims (7)

1. 기준전압의 전류와 내부 전원전압의 전류를 수신하여 두 전류 사이의 전류차이를 감지하여 그에 대응하는 출력전압 및 이의 상보 출력전압을 발생하는 전류 감지증폭 회로;

   상기 출력전압 및 상기 상보 출력전압 사이의 전압차이를 감지하여 구동전압을 발생하는 전압 감지증폭 회로; 및

   상기 구동전압에 응답하여 상기 내부 전원전압을 발생하는 드라이버를 구비하는 것을 특징으로 하는 내부 전원전압 발생회로.
2. 제1항에 있어서, 상기 전류 감지증폭 회로는,

   상기 기준전압의 전류와 상기 내부 전원전압의 전류를 수신하는 래치형 증폭부;

   상기 래치형 증폭부에 연결되고 상기 출력전압 및 상기 상보 출력전압을 발생하는 출력부; 및

   상기 출력부에 연결되고 바이어스 전압에 응답하여 바이어스 전류를 흘리는 바이어스 전류 소스(source)를 구비하는 것을 특징으로 하는 내부 전원전압 발생회로.
3. 제2항에 있어서, 상기 래치형 증폭부는,

   상기 기준전압의 전류가 입력되는 제1입력단과 상기 출력전압이 출력되는 제 1출력단 사이에 연결되는 제1피모스 트랜지스터; 및

   상기 내부 전원전압의 전류가 입력되는 제2입력단과 상기 상보 출력전압이 출력되는 제2출력단 사이에 연결되는 제2피모스 트랜지스터를 구비하고,

   상기 제1피모스 트랜지스터와 상기 제2피모스 트랜지스터는 서로 크로스 커플되는 것을 특징으로 하는 내부 전원전압 발생회로.
4. 제3항에 있어서, 상기 출력부는,

   드레인과 게이트가 상기 제1출력단에 공통 연결되는 제1엔모스 트랜지스터; 및

   드레인과 게이트가 상기 제2출력단에 공통 연결되는 제2엔모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생회로.
5. 제4항에 있어서, 상기 바이어스 전류 소스는,

   드레인이 상기 제1엔모스 트랜지스터의 소오스 및 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트에 상기 바이어스 전압이 인가되고 소오스에 접지전압이 인가되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생회로.
6. 제1항에 있어서, 상기 전압 감지증폭 회로는,

   상기 출력전압 및 상기 상보 출력전압을 차동증폭하는 차동증폭기를 구비하 는 것을 특징으로 하는 내부 전원전압 발생회로.
7. 제1항에 있어서, 상기 드라이버는,

   소오스에 외부 전원전압이 인가되고 게이트에 상기 구동전압이 인가되며 드레인으로부터 상기 내부 전원전압이 출력되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생회로.

Images