KR100668739B1 - 오실레이터 회로 - Google Patents

Abstract

본 발명은 전류미러를 형성하여 기준전압 발생부 출력단을 풀-업 구동하는 풀-업 수단과, 전류미러를 형성하여 상기 기준전압 발생부 출력단을 풀-다운 구동하는 풀-다운 수단과, 상기 풀-다운 수단과 접지단 간에 설치되는 저항소자를 포함하는 기준전압 발생부와; 상기 기준전압 발생부로부터 기준전압을 입력받아 소정 주기의 펄스 신호를 출력하는 링오실레이터를 포함하여 구성되는 오실레이터 회로에 관한 것이다.

오실레이터, 전류미러

Description

오실레이터 회로{Oscillator Circuit}

도 1은 본 발명에 의한 일 실시예에 따른 오실레이터 회로의 구성을 도시한 것이다.

도 2는 본 발명에 의한 일 실시예에 따른 오실레이터 회로의 기준전압의 온도에 따른 특성을 도시한 것이다.

도 3은 본 발명에 의한 일 실시예에 따른 오실레이터 회로의 출력 펄스 신호의 온도에 따른 특성을 도시한 것이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 기준전압 발생부

111 : 풀-업 수단 112 : 풀-다운 수단

120 : 링 오실레이터

121 : 비교기 122 : 인버터 체인

M1, M2 : 피모스

M3, M4 : 엔모스

본 발명은 오실레이터 회로에 관한 것으로, 더욱 구체적으로는 디램에서 셀프 리프레쉬(self refesh) 등의 동작시 온도의 변화에 따라 변화된 주기의 펄스신호를 발생시켜 공급하는 것을 특징으로 하는 오실레이터 회로에 관한 것이다.

잘 알려진 바와 같이, 디램의 각 메모리 셀은 하나의 트랜지스터와 하나의 데이터 저장 커패시터(data storing capacitor)로 구성되기 때문에, 반도체 기판 내에서의 집적 밀도(integration density)를 높이기에 적합한 반도체 메모리 장치로서 디램은 널리 사용되고 있다.

그러나, 디램에서는 상기 저장 커패시터 및 트랜지스터를 통해 전하가 누설되기 때문에 디램 셀들에 전하를 재충전(recharge)하는 리프레시 동작을 주기적으로 수행하는 것이 필요하다. 즉, 디램은 저장된 데이터를 일정 시간이 지난 뒤 소실하므로, 데이터를 저장하고 있음을 보장하기 위하여 비트라인 센스 앰프(bit-line sense amp.)를 활성화시켜 저장된 데이터를 리프레쉬하는 동작을 수행한다.

특히, 저전력 동작이나 데이터를 오랜기간 저장하기 위해 사용되는 셀프 리프레쉬 동작시, 디램은 리프레쉬 동작만을 반복하는데 이 반복된 리프레쉬 동작을 위하여 오실레이터회로를 사용하여 동작주기를 결정한다.

한편, 디램에 있어, 각 셀에 저장되어 있는 데이터의 소실정도는 온도와 밀 접한 관련성을 가지고 있다. 즉, 디램에서, 디램 셀에 저장되어 있는 전하의 누설량은 온도가 상승하면 증가하는 반면, 온도가 하강하면 그만큼 감소한다. 결과적으로, 디램 셀이 데이터를 저장할 수 있는 보유 시간(retention time)은 온도가 낮아질수록 로그 스케일(log scale)에 비례하여 증가하는 경향을 띠게 된다.

따라서, 전력 소모를 줄여 효율적인 리프레쉬 동작을 수행하기 위해서는, 온도가 올라갈 때에는 리프레쉬 주기를 줄여 주고, 온도가 낮아질 때에는 리프레쉬 주기를 늘려 전류소모를 줄여 주는 것이 필요하다. 그러나, 리프레쉬 동작을 수행하는 종래 디램 오실레이터 회로의 경우에는, 온도 보상회로 등을 사용하여 반도체 온도의 변화와는 관계없이 일정한 주기의 펄스 신호를 발생시킴으로써, 리프레쉬 동작 또한 온도변화와는 상관없이 일정 주기로 실시되도록 하여 전력 소모적인 측면에서 매우 비효율적인 문제점이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 메모리 장치의 온도가 올라갈 때에는 상대적으로 리프레쉬 동작 주기를 줄여 주고, 반대로 온도가 내려갈 때에는 리프레쉬 동작 주기를 늘려 줌으로써, 전력 소모적인 측면에서 매우 효율적인 리프레쉬 동작을 수행하도록 하는 오실레이터 회로를 제공하는데 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명은 전류미러를 형성하여 기준 전압 발생부 출력단을 풀-업 구동하는 풀-업 수단과, 전류미러를 형성하여 상기 기준전압 발생부 출력단을 풀-다운 구동하는 풀-다운 수단과, 상기 풀-다운 수단과 접지단 간에 설치되는 저항소자를 포함하는 기준전압 발생부와; 상기 기준전압 발생부로부터 기준전압을 입력받아 소정 주기의 펄스 신호를 출력하는 링오실레이터를 포함하여 구성되는 오실레이터 회로를 제공한다.

본 발명에서, 상기 링오실레이터는 다수개의 인버터로 구성된 인버터 체인과, 상기의 인버터 체인으로부터 피드백되는 신호와 상기 기준전압을 비교하여 그 결과 신호를 출력하는 비교기를 포함하는 것이 바람직하다.

본 발명에서, 상기 풀-업 수단은 상기 기준전압 발생부의 출력단에 게이트를 공유한 제 1 피모스와 제 2 피모스를 포함하고, 상기 풀-다운 수단은 상기 제 1 피모스의 드레인단에 게이트를 공유한 제 1 엔모스와 제 2 엔모스를 포함하는 것이 바람직하다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1은 본 발명에 따른 오실레이터 회로의 일실시예를 도시한 것이다.

도시된 바와 같이, 본 실시예의 오실레이터 회로는 전류미러를 형성하여 상기 기준전압 발생부 출력단(A)을 풀-업 구동하는 풀-업 수단(111)과, 전류미러를 형성하여 상기 기준전압 발생부 출력단(A)을 풀-다운 구동하는 풀-다운 수단(112) 과, 상기 풀-다운 수단(112)과 접지단(Vss) 간에 설치되는 저항소자(R1)를 포함하는 기준전압 발생부(110)와; 상기 기준전압 발생부(110)로부터 기준전압(Vref)을 입력받아 소정 주기의 펄스 신호를 출력하는 링오실레이터(120)를 포함하여 구성되는 것을 특징으로 한다. 링오실레이터(120)는 인버터 체인(122)으로부터 피드백되는 신호와 상기 기준전압(Vref)을 비교하여 그 결과 신호를 출력하는 비교기(121)와, 다수개의 인버터로 구성된 인버터 체인(122)을 포함한다.

이와 같이 구성된 오실레이터 회로의 동작을 구체적으로 설명하면 다음과 같다.

도 1에 도시된 바와 같이, 풀-업 수단(111)에서 피모스(M1)와 피모스(M2)는 기준전압 발생부 출력단인 노드(A)를 게이트로 공유함으로써 전류미러를 형성하고 있다. 따라서, 피모스(M1)와 피모스(M2)의 크기 비에 따라 일정 비의 전류가 소스와 드레인 간에 흐를 수 있으며, 특히, 피모스(M1)와 피모스(M2)의 크기가 동일한 경우에는 상기 양 피모스(M1, M2)에는 동일한 크기의 전류가 흐른다.

마찬가지로, 풀-다운 수단(112)에서 엔모스(M3)와 엔모스(M4)는 노드(B)를 게이트로 공유함으로써 전류미러를 형성하고 있다. 따라서, 엔모스(M3)와 엔모스(M4)의 크기 비에 따라 일정 비의 전류가 소스와 드레인 간에 흐를 수 있으며, 특히, 엔모스(M3)와 엔모스(M4)의 크기가 동일한 경우에는 상기 양 엔모스(M3, M4)에는 동일한 크기의 전류가 흐른다.

여기서, 풀-업 수단(111), 풀-다운 수단(112) 및 저장소자(R1)로 구성된 기준전압 발생부(110)는 반도체 메모리 장치의 온도에 따라 변화된 전위의 기준전압(Vref)을 발생시킨다. 즉, 일반적으로 반도체 메모리 장치를 구성하는 요소들 중에는 온도에 따라 그 특성이 변하는 것들이 있다. 특히, 저항소자는 온도가 증가함에 따라 그 저항값도 증가하는 특성을 가지고 있으며, 엔모스와 피모스 소자는 온도가 증가함에 따라 그 저항값이 감소하는 특성을 가지고 있다.

본 기준전압 발생부(110)에 있어서도 마찬가지로, 피모스(M1)와 피모스(M2), 엔모스(M3)와 엔모스(M4)는 온도가 올라 갈수록 그 저항값이 감소하고, 저항소자(R1)는 저항값이 증가한다. 따라서, 온도 증가시, 피모스(M1)와 피모스(M2)의 전압강하는 감소하는 반면, 저항소자(R1)의 전압강하는 증가하므로, 노드(A)의 전위는 상기 소자 간의 전압 분배에 의하여 그 값이 증가하게 된다. 반대로, 온도가 내려갈 때에는 피모스(M1)와 피모스(M2)의 전압강하는 증가하는 반면, 저항소자(R1)의 전압강하는 감소하므로, 노드(A)의 전위는 상기 소자 간의 전압 분배에 의하여 그 값이 감소하게 된다. 결과적으로, 기준전압 발생부(110)로부터 출력되는 기준전압(Vref)은 온도가 증가함에 따라 이에 비례하여 증가하는 특성을 가진다. 도 2는 기준전압(Vref)과 온도 변화 간의 관계를 나타내는 특성 그래프로서, 이로부터 양자 간에 비례하는 특성을 가진다는 것을 확인할 수 있다.

다음으로, 링오실레이터(120)는 기준전압(Vref)과 인버터 체인(122)로부터의 피드백 신호를 입력받아 소정 주기의 펄스신호를 발생시킨다. 여기서, 링오실레이터(120)는 비교기(121) 동작에 의하여 기준전압(Vref)의 전위에 따라 다른 주기의 펄스신호를 발생시킨다. 이를 자세히 살펴 보면 다음과 같다. 비교기(121)는 상기 기준전압(Vref)와 상기 피드백 신호를 인가받아 이를 비교하여 상기 피드백신호를 반전시켜 출력한다. 이 때, 만약 기준전압(Vref)이 낮아지면, 입력되는 상기 피드백 신호가 로우레벨에서 하이레벨로 천이될 때에는 비교기(121)는 입력되는 양 신호의 전위를 비교하여 상기 피드백 신호를 빨리 반전시켜 출력하고, 상기 피드백 신호가 하이레벨에서 로우레벨로 천이될 때에는 비교기(121)는 상기 피드백 신호를 반전시켜 출력함에 있어 일정 시간 지연(delay)시켜 출력한다. 그 결과, 피드백, 비교 동작 등을 반복하는 링오실레이터(120)는 상대적으로 긴 주기의 펄스신호를 출력단(OUT)으로 출력하게 된다.

반면, 만약 기준전압(Vref)이 높아지면, 입력되는 상기 피드백 신호가 하이레벨에서 로우레벨로 천이될 때에는 비교기(121)는 상기 피드백 신호를 반전시켜 출력함에 있어 상기 기준전압(Vref)이 낮을 때와는 달리 지연(delay) 동작없이 출력한다. 그 결과, 링오실레이터(120)는 상대적으로 짧은 주기의 펄스신호를 출력단(OUT)으로 출력하게 된다.

결과적으로, 링오실레이터(120)는 온도가 높아 기준전압(Vref)이 높은 경우에는 상대적으로 짧은 주기의 펄스신호를 출력함으로써, 디램 셀이 데이터를 쉽게 잃지 않도록 하여 데이터 오류가 생기는 것을 막고, 반면에 온도가 낮아 기준전압(Vref)이 낮은 경우에는 상대적으로 긴 주기의 펄스신호를 출력함으로써 불필요한 전류누설이 발생하지 않도록 하여 전력 소모가 증가하는 것을 방지한다. 이와 같이, 본 발명에 따른 오실레이터 회로는 온도에 따라 다른 전위의 기준전압(Vref)을 발생시키는 기준전압 발생부(110)와, 기준 전압(Vref)이 변화함에 따라 다른 주기의 펄스신호를 발생시키는 링오실레이터(120)를 포함하여 구성됨 으로써, 비교적 간단한 회로구성으로 이루어져 있음에도 불구하고 온도변화에 따라 효율적인 리프레쉬 동작을 수행하도록 할 수 있다.

도 3은 상기 실시예에 따른 오실레이터 회로의 출력 펄스 신호의 온도에 따른 특성을 도시한 것으로서, 본 발명에 따른 오실레이터 회로가 온도의 증가/감소에 따라 각각 감소/증가된 주기의 펄스신호를 발생시키는 것을 알 수 있다.

상기에서 본 발명에 따른 오실레이터 회로는 비록 리프레쉬 동작을 수행하기 위한 펄스 신호를 발생시키는데 사용되는 것을 예로 들어 설명했지만, 온도 변화에 따라 주기도 함께 변하여 동작하는 다양한 장치에 널리 사용될 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 오실레이터 회로는 온도변화에 비례하는 기준전압을 링오실레이터에 공급하여 온도가 올라갈 때에는 짧은 주기의 펄스신호를, 온도가 내려갈 때에는 긴 주기의 펄스신호를 발생시킴으로써, 반도체 메모리 장치로 하여금 그 회로구성은 아주 간단히 하면서도 전력 소모적인 측면에서는 매우 효율적인 리프레쉬 동작을 수행하도록 하는 이점을 가진다.

Claims (3)

1. 전류미러를 형성하여 기준전압 발생부 출력단을 풀-업 구동하는 풀-업 수단과, 전류미러를 형성하여 상기 기준전압 발생부 출력단을 풀-다운 구동하는 풀-다운 수단과, 상기 풀-다운 수단과 접지단 간에 설치되는 저항소자를 포함하는 기준전압 발생부와;

   다수개의 인버터로 구성된 인버터 체인과, 상기 인버터 체인으로부터 피드백되는 신호와 상기 기준전압 발생부로부터 입력된 기준전압을 비교하여 그 결과 신호를 상기 인버터 체인으로 출력하는 비교기를 구비하여 소정 주기의 펄스신호를 출력하는 링오실레이터를 포함하여 구성되는 오실레이터 회로.
2. 삭제
3. 제 1항에 있어서,

   상기 풀-업 수단은 상기 기준전압 발생부의 출력단에 게이트를 공유한 제 1 피모스와 제 2 피모스를 포함하고,

   상기 풀-다운 수단은 상기 제 1 피모스의 드레인단에 게이트를 공유된 제 1 엔모스와 제 2 엔모스를 포함하는 오실레이터 회로.

Images