KR100613445B1 - 고전압 감지회로 및 이를 이용한 고전압 펌핑장치 - Google Patents

고전압 감지회로 및 이를 이용한 고전압 펌핑장치 Download PDF

Info

Publication number
KR100613445B1
KR100613445B1 KR1020040067036A KR20040067036A KR100613445B1 KR 100613445 B1 KR100613445 B1 KR 100613445B1 KR 1020040067036 A KR1020040067036 A KR 1020040067036A KR 20040067036 A KR20040067036 A KR 20040067036A KR 100613445 B1 KR100613445 B1 KR 100613445B1
Authority
KR
South Korea
Prior art keywords
high voltage
signal
node
resistor
pull
Prior art date
Application number
KR1020040067036A
Other languages
English (en)
Other versions
KR20060018582A (ko
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040067036A priority Critical patent/KR100613445B1/ko
Publication of KR20060018582A publication Critical patent/KR20060018582A/ko
Application granted granted Critical
Publication of KR100613445B1 publication Critical patent/KR100613445B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

본 발명은 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다.
고전압 감지회로, 고전압 펌핑장치

Description

고전압 감지회로 및 이를 이용한 고전압 펌핑장치{High Voltage Detecting Circuit and High Voltage Pumping Device by that}
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.
도 2는 종래 기술에 의한 고전압 감지회로의 구성을 도시한 것이다.
도 3a는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때 고전압(Vpp)의 변화에 따른 고전압 분배신호(pmpactv)의 변화를 도시한 것이다.
도 3b는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 작을 때 고전압(Vpp)의 변화에 따른 고전압 분배신호(pmpactv)의 변화를 도시한 것이다.
도 3c는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때 시간에 따른 고전압 펌핑 정도를 도시한 것이다.
도 3d는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 작을 때 시간에 따른 고전압 펌핑 정도를 도시한 것이다.
도 4는 본 발명에 의한 제 1 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.
도 5는 본 발명에 의한 제 2 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.
도 6은 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.
도 7은 본 발명에 의한 일 실시예에 따른 고전압 감지회로에서 액티브 모드일 때와 비액티브 모드일 때 고전압 분배신호(pmpactv)와 고전압 인에이블 신호(vpp_en)의 변화 추이를 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 고전압 감지회로부
200 : 오실레이터 300 : 펌프 제어부
400 : 고전압 펌프부
본 발명은 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고, 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄일 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 라이트 또는 리드할 수 있는 랜덤 엑세스 메모리이다. 그런 데, 디램은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(Vdd)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.
즉, 디램 메모리 셀에 주로 사용되는 NMOS를 온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 디램에 인가되는 최대전압은 Vdd 레벨이기 때문에, 완전한 Vdd레벨의 전압을 셀 또는 비트라인으로부터 리드하거나 셀 또는 비트라인에 라이트하기 위해서는 상기 NMOS의 게이트에 Vdd + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, 디램소자의 워드라인을 구동하기 위해서는 상기 승압전압인 고전압(Vpp)을 발생시키는 전압 펌핑장치가 필요하게 되는 것이다.
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.
고전압 펌핑장치는 고전압 펌프부(400)로부터 피드백되는 고전압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키는 고전압 감지회로부(100)와, 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와, 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부(300)와, 상기 펌프 구동 제어신호에 따라 소정 레벨의 고전압(Vpp)을 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다.
이러한 구성으로 이루어진 고전압 펌핑장치는 고전압(Vpp)을 발생시킨다. 즉, 먼저, 고전압 감지 회로부(100)가 고전압 펌프부(400)로부터 피드백 되는 고전 압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키면, 오실레이터(200)는 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시킨다. 그리고, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력한다. 이어서, 고전압 펌프부(400)는 상기 펌프 구동 제어 신호(g1, g2)에 따라 펌핑 동작을 수행하여 고전압(Vpp)을 출력한다.
여기서, 도 2를 참조하여 종래 고전압 감지 회로부의 구성 및 그 동작을 살펴 보면 다음과 같다. 도시된 바와 같이, 종래 고전압 감지회로부는 고전압신호(Vpp)를 분배하여 노드(X)로 고전압 분배신호(pmpactv)를 출력하는 고전압 분배부(110)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp-en)를 발생시키는 비교부(120)를 포함하여 구성된다. 상기 고전압 분배부(110)는 고전압 신호(Vpp)를 분배하는 저항(Rup) 및 저항(Rdn)을 포함한다.
그 동작을 살펴 보면, 고전압 분배부(110)는 고전압 신호(Vpp)를 저항(Rup)와 저항(Rdn)에 의하여 전압분배하여 고전압 분배신호(pmpactv)로서 출력한다. 따라서, 만약 저항(Rup)와 저항(Rdn)의 저항치가 같다면, 노드(X)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력된다.
이어서, 비교부(120)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)와 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다.
이를 구체적으로 살펴 보면, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 NMOS(N2)가 턴-온되어 노드(Z)는 로우레벨이 된다. 그러면, PMOS(P1)는 노드(Z)로부터 로우레벨의 신호를 게이트로 인가받아 턴-온 되며, 노드(Y)는 하이레벨로 풀-업 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 한다.
반면, 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 NMOS(N1)가 턴-온되어 노드(Y)는 로우레벨로 풀-다운 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.
그런데, 종래 고전압 감지회로는 고전압 분해 저항인 Rup와 Rdn의 크기에 따라 고전압 펌핑 동작이 지연되거나, 아니면 비액티브 모드에서 스탠바이 전류나 셀프 리프레쉬 전류 등이 증가하여 전류 소모가 증가하는 문제점이 있었다.
즉, 상기 저항(Rup, Rdn)이 큰 경우에는 저항에 존재하는 기생 커패시터의 영향이 크게 작용하여 고전압 분배신호(pmpactv)는 고전압(Vpp)의 변동을 제때 따라가지 못하고 동작 지연된다. 이로 인해 고전압 인에이블 신호(vpp_en)도 원치않는 시간동안 인에이블되거나 디스에이블(disable)되어 고전압 펌핑동작이 신속 정확하게 수행되지 못하게 된다. 결국, 고전압 펌프부(400)에서 펌핑되는 고전압(Vpp)은 목표로 하는 레벨을 일정하게 유지하지 못하고 큰 폭으로 변동하게 된다.
반면, 상기 저항(Rup, Rdn)이 작은 경우에는, 기생 커패시터의 영향은 줄어들므로 상기에서와 같이 고전압(Vpp)이 크게 변동되는 현상은 방지할 수 있다. 그러나, 이 경우에는 고전압단(Vpp)과 접지단(Vss) 간의 저항값 감소에 따라 전류(Idiv)가 증가함으로써, 비액티브 모드 시 스탠바이 전류나 셀프 리프레쉬 전류 등의 값이 증가하여 관련 사양(Spec.)에서 규정하고 있는 규정값과의 여유(margin)가 감소하게 되는 문제점이 있었다.
도 3a와 도 3b를 참조하면, 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때에는 고전압(Vpp)이 변화함에 따라 고전압 분배신호(pmpactv)가 둔감하게 변동되며, Rup와 Rdn의 값이 작을 때에는 고전압 분배신호(pmpactv)가 고전압(Vpp)의 변화에 따라 민감하게 변동하는 것을 알 수 있다.
그리고, 도 3c와 도 3d를 참조하면, Rup와 Rdn의 값이 클 때에는 고전압 분배신호(pmpactv)가 둔감하게 변동하여 고전압 펌핑시간이 과도하게 되며, Rup와 Rdn의 값이 작을 때에는 고전압 분배신호(pmpactv)가 민감하게 반응하여 고전압 펌핑시간이 적게 드는 것을 알 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄임으로써 고전압 펌핑에 따른 불필요한 전류 소모를 감소시 킬 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로를 제공한다.
그리고, 본 발명은 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와; 상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와; 상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,
상기 고전압 감지회로부는 상기 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치를 제공한 다.
본 발명에서, 상기 고전압 분배부는 상기 고전압 인가단과 접지단 간에 직렬로 연결된 제 1 내지 제 4 저항을 포함하는 상기 다수의 저항소자를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 고전압 분배부는 상기 제 1 저항과 제 2 저항 간의 제 1 노드와 상기 고전압 인가단 간에 설치되어 액티브 모드시 턴-온되는 제 1 스위치소자와, 상기 제 3 저항과 제 4 저항 간의 제 2 노드와 접지단 간에 설치되어 액티브 모드시 턴-온되는 제 2 스위치소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위치 소자는 PMOS 소자이고, 상기 제 2 스위치 소자는 NMOS 소자인 것이 바람직하다.
본 발명에서, 상기 비교부는 전원전압 인가단과 제 3 노드 사이에 접속된 제 1 풀-업 소자와; 상기 전원전압 인가단과 제 4 노드 사이에 접속된 제 2 풀-업 소자와; 상기 제 3 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와; 상기 제 4 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 것이 바람직하다.
또한, 본 발명은 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서 는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력하는 선택부를 포함하는 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로를 제공한다.
더 나아가, 본 발명은 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와; 상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와; 상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,
상기 고전압 감지회로부는 상기 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 상기 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력하는 선택부를 포함하는 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치를 제공한다.
본 발명에서, 상기 제 1 저항 소자군의 합성저항치는 상기 제 2 저항소자군의 합성저항치보다 더 작은 것이 바람직하다.
본 발명에서, 상기 제 1 저항 소자군과 제 2 저항 소자군은 직렬로 연결된 다수 개의 저항을 포함하는 것이 바람직하다.
본 발명에서, 상기 선택부는 액티브 모드에서 턴-온되어 상기 제 1 분배부를 인에이블시키는 제 1 게이트와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부를 인에이블시키는 제 2 게이트를 포함하는 것이 바람직하다.
본 발명에서, 상기 비교부는 전원전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와; 상기 전원전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소자와; 상기 제 1 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와; 상기 제 2 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다. 아래의 실시예에서 표기된 소자들 중 상기 종래기술의 예에서와 동일한 것은 동일한 기호를 사용한다.
도 4는 본 발명에 의한 제 1 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.
도 4에 도시된 바와 같이, 제 1 실시예에 따른 고전압 감지회로는 고전압(Vpp) 신호를 다수의 저항소자(R1, Rup, Rdn, R2)에 의하여 분압하여 고전압 분배신호(pmpactv)를 출력하되, 액티브모드에서는 고전압 인가단(Vpp)과 접지단(Vss) 간에 상기 다수의 저항소자(R1, Rup, Rdn, R2) 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부(410)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp_en)를 발생시키는 비교부(420)를 포함하여 구성된다.
상기 고전압 분배부(410)는 제 1 저항(R1)과 제 2 저항(Rup) 간의 제 1 노드(A)와 상기 고전압 인가단(Vpp) 간에 설치되어 액티브 모드시 턴-온되는 PMOS(P3)와, 제 3 저항(Rdn)과 제 4 저항(R2) 간의 제 2 노드(B)와 접지단(Vss) 간에 설치되어 액티브 모드시 턴-온되는 NMOS(N4)를 포함한다.
상기 비교부(420)는 전원전압 인가단(Vdd)과 제 3 노드(C) 사이에 접속된 PMOS(P1)와; 상기 전원전압 인가단(Vdd)과 제 4 노드(D) 사이에 접속된 PMOS(P2)와; 제 3 노드(C)와 접지단(Vss) 간에 접속되며 게이트로 상기 고전압 분배신호(pmpactv)를 인가받는 NMOS(N1)와; 제 4 노드(D)와 접지단(Vss) 간에 접속되며 게이트로 상기 기준전압(Vrefc)을 인가받는 NMOS(N2)를 포함하여 구성된다.
이와 같이 구성된 제 1 실시예에 따른 고전압 감지회로의 동작을 구체적으로 설명하면 다음과 같다.
고전압 분배부(410)는 신호(rasidle)의 입력에 따라 액티브 모드와 비액티브 모드에서 고전압 분배신호(pmpactv)를 출력한다. 여기서, 신호(rasidle)는 액티브 모드일 때 로우레벨로 있다가 비액티브 모드로 진행됨에 따라 하이레벨로 천이되는 신호이다.
우선, 반도체 장치가 액티브 모드일 때에는, 신호(rasidle)는 로우 레벨로 PMOS(P3)와 인버터(INV1)에 입력된다. 이에 따라, PMOS(P3)와 NMOS(N4)는 턴-온되므로, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 PMOS(P3), 저항(Rup), 저항(Rdn) 및 NMOS(N4)를 통하여 흐르게 된다. 따라서, 고전압 분배부(410)는 저항(Rup)과 저항(Rdn)에 의해 전압 분배된 신호를 고전압 분배신호(pmpactv)로서 출력한다. 상기에서, 만약 저항(Rup)과 저항(Rdn)의 저항치가 같다면, 노드(X)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력된다.
이어서, 비교부(420)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)과 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다.
이를 구체적으로 살펴 보면, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 NMOS(N2)가 턴-온되어 노드(D)는 로우레벨이 된다. 그러면, PMOS(P1)는 노드(D)로부터 로우레벨의 신호를 게이트로 인가받아 턴-온 되며, 노드(C)는 하이레벨로 풀-업 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 한다.
반면, 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 NMOS(N1)가 턴-온되어 노드(C)는 로우레벨로 풀-다운 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.
한편, 반도체 장치가 액티브 모드에서 비액티브 모드로 천이하게 되면, 신호(rasidle)는 하이 레벨로 천이되어 PMOS(P3)와 인버터(INV1)에 입력된다. 이에 따라, PMOS(P3)와 NMOS(N4)는 턴-오프되므로, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 저항(R1), 저항(Rup), 저항(Rdn) 및 저항(R2)를 통하여 흐르게 된다. 따라서, 고전압 분배부(410)는 저항(R1)+저항(Rup) 및 저항(Rdn)+저항(R2)에 의해 전압 분배된 신호를 고전압 분배신호(pmpactv)로서 출력한다. 이어서, 비교부(420)는 상기 고전압 분배신호(pmpactv)를 인가받아 상기 액티브 모드에서와 동일한 동작에 의하여 고전압 인에이블 신호(vpp-en)를 출력한다.
이와 같이, 제 1 실시예에 따른 고전압 분배부(410)는 액티브 모드이냐, 비액티브 모드이냐에 따라 분압작용에 관여하는 저항의 개수를 조절함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작이 가능하도록 하고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킨다.
즉, 액티브 모드일 때에는 저항(Rup)과 저항(Rdn)만이 고전압 분압 동작에 관여하므로, 기생 커패시터의 영향은 줄어 들고 고전압 분배신호(pmpactv) 및 고전압 인에이블 신호(vpp_en)는 신속하게 고전압(Vpp)의 변동을 따라 갈 수 있다. 이에 따라 고전압 펌핑장치는 일정하고 안정된 고전압(Vpp)을 펌핑할 수 있다.
반면, 비액티브 모드일 때에는 저항(R1), 저항(Rup), 저항(Rdn) 및 저항(R2)이 고전압 분압 동작에 관여한다. 따라서, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 저항값 증가로 인해 감소하게 되므로, 스탠바이 전류나 셀 프 리프레쉬 전류는 감소하여 불필요한 전류 소모를 줄일 수 있게 되며, 관련 사양(Spec.)에서 규정하고 있는 전류에 대한 규정값과의 여유(margin)도 증가시킬 수 있게 된다.
물론, 상기에서 액티브 동작 중일 때에는 전류(Idiv)의 값이 증가하기는 하나, 그 증가하는 양은 수십 [㎂]에 불과하여 수십[mA] 이상에 이르는 전체 액티브 전류에 비하면 극히 적은 양에 해당하므로 상기 전류 증가량은 충분히 무시할 수 있다. 또한, 비액티브 모드일 때에는 고전압(Vpp)의 소모가 거의 없기 때문에, 큰 저항을 사용함에 따라 기생 커패시터의 영향이 증가한다 하더라도 충분히 고전압(Vpp) 변동에 신속하게 대처할 수 있어 목표로 하는 고전압(Vpp) 레벨을 안정되게 유지할 수 있다.
상기에서, 고전압 분배부(410)에 포함된 저항소자의 개수는 본 발명의 사상을 벗어나지 않는 범위 내에서 시스템 조건에 따라 임의적으로 추가 내지 변경될 수 있다.
도 5는 본 발명에 의한 제 2 실시예에 따른 고전압 감지회로를 도시한 것으로서, 이를 참조하여 제 2 실시예에 따른 고전압 감지회로의 구성과 동작을 살펴 본다.
도 5에 도시된 바와 같이, 제 2 실시예에 따른 고전압 감지회로는 고전압신호(Vpp)를 제 1 저항소자군(R3, R4)에 의해 분압하여 출력하는 제 1 분배부(511)와, 고전압신호(Vpp)를 제 2 저항소자군(R5, R6, R7, R8)에 의해 분압하여 출력하 는 제 2 분배부(512)와, 액티브 모드에서는 상기 제 1 분배부(511)를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부(512)를 인에이블시켜 고전압 분배신호(pmpactv)를 출력하는 선택부(513)를 포함하는 고전압 분배부(510)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp_en)를 발생시키는 비교부(520)를 포함하여 구성된다.
제 1 저항 소자군(R3, R4)의 합성저항치는 제 2 저항소자군(R5, R6, R7, R8)의 합성저항치보다 더 작은 것을 특징으로 하며, 제 1 저항 소자군(R3, R4)과 제 2 저항 소자군(R5, R6, R7, R8)은 직렬로 연결된 다수 개의 저항을 포함한다.
상기 선택부(513)는 액티브 모드에서 턴-온되어 상기 제 1 분배부(511)를 인에이블시키는 제 1 게이트(G1)와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부(512)를 인에이블시키는 제 2 게이트(G2)를 포함한다.
상기 비교부(520)는 전원전압 인가단(Vdd)과 제 1 노드(I) 사이에 접속된 PMOS(P1)와; 상기 전원전압 인가단(Vdd)과 제 2 노드(J) 사이에 접속된 PMOS(P2)와; 제 1 노드(I)와 접지단(Vss) 간에 접속되며 게이트로 상기 고전압 분배신호(pmpactv)를 인가받는 NMOS(N1)와; 제 2 노드(J)와 접지단(Vss) 간에 접속되며 게이트로 상기 기준전압(Vrefc)을 인가받는 NMOS(N2)를 포함하여 구성된다.
이와 같이 구성된 제 2 실시예에 따른 고전압 감지회로의 동작을 구체적으로 설명하면 다음과 같다.
고전압 분배부(510)는 신호(rasidle)의 입력에 따라 액티브 모드와 비액티브 모드에서 고전압 분배신호(pmpactv)를 출력한다. 여기서, 신호(rasidle)는 액티브 모드일 때 로우레벨로 있다가 비액티브 모드로 진행됨에 따라 하이레벨로 천이되는 신호이다.
우선, 반도체 장치가 액티브 모드일 때에는, 신호(rasidle)는 로우 레벨로 입력된다. 이에 따라, 게이트(G1)는 턴-온되고 게이트(G2)는 턴-오프되므로, 제 1 분배부(511)의 저항(R3)과 저항(R4)에 의하여 전압 분배된 노드(F)의 신호가 고전압 분배신호(pmpactv)로서 출력된다. 상기에서, 만약 저항(R3)과 저항(R4)의 저항치가 같다면, 노드(H)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력되며, 고전압인가단(Vpp)와 접지단(Vss) 간에는 저항(R3)과 저항(R4)에 의한 전류(Idiv1)가 흐른다.
이어서, 비교부(520)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)과 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다. 여기서, 비교부(520)의 구체적인 동작은 상기 제 1 실시예의 비교부(420)의 동작과 동일하다. 따라서, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 하고, 반면 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.
한편, 반도체 장치가 액티브 모드에서 비액티브 모드로 천이하게 되면, 신호(rasidle)는 하이 레벨로 천이되어 입력된다. 이에 따라, 게이트(G1)는 턴-오프되고 게이트(G2)는 턴-온되므로, 제 2 분배부(512)의 저항(R5)+저항(R6) 및 저항(R7)+저항(R8)에 의하여 전압 분배된 노드(G)의 신호가 고전압 분배신호(pmpactv)로서 출력된다. 상기에서, 만약 저항(R5)+저항(R6)의 합성저항치와 저항(R7)+저항(R8)의 합성저항치가 같다면, 노드(H)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력되며, 고전압인가단(Vpp)와 접지단(Vss) 간에는 저항(R5), 저항(R6), 저항(R7) 및 저항(R4)에 의한 전류(Idiv2)가 흐른다. 이어서, 비교부(520)는 상기 고전압 분배신호(pmpactv)를 인가받아 상기 액티브 모드에서와 동일한 동작에 의하여 고전압 인에이블 신호(vpp-en)를 출력한다.
이와 같이, 제 2 실시예에 따른 고전압 분배부(510)는 액티브 모드이냐, 비액티브 모드이냐에 따라 다수의 분배부(511, 512) 중 어느 하나를 선택함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작이 가능하도록 하고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킨다.
즉, 제 1 저항 소자군(R3, R4)의 합성저항치는 제 2 저항소자군(R5, R6, R7, R8)의 합성저항치보다 더 작은 바, 액티브 모드일 때에는 저항(R3)과 저항(R4)만이 고전압 분압 동작에 관여하므로, 기생 커패시터의 영향은 줄어 들고 고전압 분배신호(pmpactv) 및 고전압 인에이블 신호(vpp_en)는 신속하게 고전압(Vpp)의 변동을 따라 갈 수 있다. 이에 따라 고전압 펌핑장치는 일정하고 안정된 고전압(Vpp)을 펌핑할 수 있다.
반면, 비액티브 모드일 때에는 저항(R5), 저항(R6), 저항(R7) 및 저항(R8)이 고전압 분압 동작에 관여한다. 따라서, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv2)는 큰 저항값에 따라 감소하게 되므로, 스탠바이 전류나 셀프 리프레쉬 전류는 감소하여 불필요한 전류 소모를 줄일 수 있게 되며, 관련 사양(Spec.)에서 규정하고 있는 전류에 대한 규정값과의 여유(margin)도 증가하게 된다.
물론, 상기에서 액티브 동작 중일 때에는 전류(Idiv1)의 값이 전류(Idiv2)보다 크기는 하나, 그 증가된 양은 수십 [㎂]에 불과하여 수십[mA] 이상에 이르는 전체 액티브 전류에 비하면 극히 적은 양에 해당하므로 상기 전류 증가량은 충분히 무시할 수 있다. 또한, 비액티브 모드일 때에는 고전압(Vpp)의 소모가 거의 없기 때문에, 큰 저항을 사용함에 따라 기생 커패시터의 영향이 증가한다 하더라도 충분히 고전압(Vpp) 변동에 신속하게 대처할 수 있어 목표로 하는 고전압(Vpp) 레벨을 안정되게 유지할 수 있다.
상기에서, 고전압 분배부(510)에 포함된 저항소자의 개수는 본 발명의 사상을 벗어나지 않는 범위 내에서 시스템 조건에 따라 임의적으로 추가 내지 변경될 수 있다.
도 7은 상기 제 1 및 제 2 실시예에 따른 고전압 감지회로에서 액티브 모드일 때와 비액티브 모드일 때 고전압 분배신호(pmpactv)와 고전압 인에이블 신호(vpp_en)의 변화 추이를 도시한 것이다. 도시된 바와 같이, 임의의 Vpp 변동에 따라 액티브 모드에서는 고전압 인에이블 신호(vpp_en)가 빠르게 반응하고, 비액티 브 모드에서는 느리게 반응하는 것을 알 수 있다.
도 6은 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것으로서, 이를 참조하여 본 실시예에 따른 고전압 펌핑장치의 구성과 동작을 살펴 본다.
도 6에 도시된 바와 같이, 본 실시예의 고전압 펌핑장치는 피드백되는 고전압 신호(Vpp)를 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키는 고전압 감지회로부(100)와; 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와; 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력하는 펌프 제어부(300)와; 상기 펌프 구동 제어신호(g1, g2)에 따라 상기 고전압 신호(Vpp)를 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다. 상기에서, 고전압 감지회로부(100)로는 상기 제 1 실시예의 고전압 감지회로 또는 제 2 실시예의 고전압 감지회로를 사용한다.
이와 같이 구성된 본 실시예에 따른 고전압 펌핑장치의 동작을 구체적으로 설명하면 다음과 같다.
고전압 감지회로부(100)는 고전압(Vpp) 신호를 감지하여 상기 제 1 실시예 또는 제 2 실시예의 고전압 감지회로와 동일한 동작에 의하여 고전압 인에이블신호(vpp_en)를 생성한다. 그리고, 상기 고전압 감지회로부(100)에서 생성 된 고전압 인에이블신호(vpp_en)는 오실레이터(200)에 인가된다. 고전압 인에이블 신호(vpp_en)가 하이레벨로 천이되면 고전압 펌프부(400)는 펌핑동작을 수행하게 되는데 그 구체적인 동작을 설명하면 다음과 같다.
오실레이터(200)는 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정 주기의 펄스 신호(osc1)를 발생시킨다. 이어서, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력하며, 펌프 구동 제어신호 g1은 커패시터 C1 및 C4의 입력단에 입력되고, 펌프 구동 제어신호 g2는 커패시터 C2 및 C3의 입력단에 각각 입력된다.
고전압 펌프부(400)는 상기 펌프 구동 제어 신호(g1, g2)에 응답하여 소정 레벨의 고전압(Vpp)을 펌핑하는 동작을 수행한다. 즉, 커패시터(C3)의 입력단이 펌프 구동 제어신호 g2에 의해 하이레벨로 되면, NMOS(N100)가 턴-온되어 노드(K)는 외부 전원 전위(Vdd)로 구동되고, 그 후 커패시터(C1)의 입력노드가 펌프 구동 제어신호 g1에 의해 하이레벨로 되면 커패시터 C1에 의하여 노드(K)의 전위는 목적하는 고전압 레벨로 상승한다. 곧이어, 펌프 구동 제어신호 g2는 로우 레벨이 된다. 이 때, NMOS(N200)는 펌프 구동제어신호 g1이 하이레벨이므로 턴-온된 상태이므로 노드(L)는 외부 전원 전위(Vdd)로 구동된다. 이에 따라, PMOS(P100)가 턴-온되어 상기 노드(K)의 전위는 노드(M)로 전달되게 된다.
다음으로, 펌프 구동 제어신호 g1이 로우 레벨로 되고, 펌프 구동제어신호 g2가 Vdd레벨로 되면, 노드(L)에 상기와 같은 동작이 일어나게 되어 고전압이 노드(L)로부터 노드(M)로 전달되게 된다. 결국, 상기 고전압 펌핑장치는 상기와 같 은 동작을 반복하여 고전압(Vpp) 레벨이 목표 레벨에 도달하여 유지될 수 있도록 펌핑 동작을 계속하게 된다.
여기서, 본 발명에 따른 고전압 펌핑장치는 상기 제 1 실시예 또는 제 2 실시예의 고전압 감지회로를 사용함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작을 할 수 있고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킬 수 있다.
상기 실시예에서는 주로 Vpp전원을 발생시키는 고전압펌핑 장치에 관하여 설명하였으나, 상기의 원리는 Vbb 전원을 펌핑하는데 있어서도 유용하게 활용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 고전압 감지회로 및 이를 이용한 고전압 펌핑장치는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄임으로써 고전압 펌핑에 따른 불필요한 전류 소모를 감소시키는 효과를 가진다.

Claims (19)

  1. 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와;
    상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로.
  2. 제 1 항에 있어서,
    상기 고전압 분배부는 상기 고전압 인가단과 접지단 간에 직렬로 연결된 제 1 내지 제 4 저항을 포함하는 상기 다수의 저항소자를 포함하는 고전압 감지회로.
  3. 제 2 항에 있어서,
    상기 고전압 분배부는 상기 제 1 저항과 제 2 저항 간의 제 1 노드와 상기 고전압 인가단 간에 설치되어 액티브 모드시 턴-온되는 제 1 스위치소자와, 상기 제 3 저항과 제 4 저항 간의 제 2 노드와 접지단 간에 설치되어 액티브 모드시 턴-온되는 제 2 스위치소자를 포함하는 고전압 감지회로.
  4. 제 3 항에 있어서,
    상기 제 1 스위치 소자는 PMOS 소자이고, 상기 제 2 스위치 소자는 NMOS 소자인 고전압 감지회로.
  5. 제 1 내지 제 4항 중 어느 한 항에 있어서,
    상기 비교부는
    전원전압 인가단과 제 3 노드 사이에 접속된 제 1 풀-업 소자와;
    상기 전원전압 인가단과 제 4 노드 사이에 접속된 제 2 풀-업 소자와;
    상기 제 3 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와;
    상기 제 4 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 고전압 감지회로.
  6. 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력하는 선택부를 포함하는 고전압 분배부 와;
    상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로.
  7. 제 6항에 있어서,
    상기 제 1 저항 소자군의 합성저항치는 상기 제 2 저항소자군의 합성저항치보다 더 작은 고전압 감지회로.
  8. 제 7항에 있어서,
    상기 제 1 저항 소자군과 제 2 저항 소자군은 직렬로 연결된 다수 개의 저항을 포함하는 고전압 감지회로.
  9. 제 6항에 있어서,
    상기 선택부는 액티브 모드에서 턴-온되어 상기 제 1 분배부를 인에이블시키는 제 1 게이트와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부를 인에이블시키는 제 2 게이트를 포함하는 고전압 감지회로.
  10. 제 6 내지 제 9항 중 어느 한 항에 있어서,
    상기 비교부는
    전원전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와;
    상기 전원전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소자와;
    상기 제 1 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와;
    상기 제 2 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 고전압 감지회로.
  11. 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와;
    상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와;
    상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,
    상기 고전압 감지회로부는 상기 고전압신호를 다수의 저항소자에 의하여 분 압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치.
  12. 제 11 항에 있어서,
    상기 고전압 분배부는 상기 고전압 인가단과 접지단 간에 직렬로 연결된 제 1 내지 제 4 저항을 포함하는 상기 다수의 저항소자를 포함하는 고전압 펌핑장치.
  13. 제 12 항에 있어서,
    상기 고전압 분배부는 상기 제 1 저항과 제 2 저항 간의 제 1 노드와 상기 고전압 인가단 간에 설치되어 액티브 모드시 턴-온되는 제 1 스위치소자와, 상기 제 3 저항과 제 4 저항 간의 제 2 노드와 접지단 간에 설치되어 액티브 모드시 턴-온되는 제 2 스위치소자를 포함하는 고전압 펌핑장치.
  14. 제 11 내지 제 13항 중 어느 한 항에 있어서,
    상기 비교부는
    전원전압 인가단과 제 3 노드 사이에 접속된 제 1 풀-업 소자와;
    상기 전원전압 인가단과 제 4 노드 사이에 접속된 제 2 풀-업 소자와;
    상기 제 3 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와;
    상기 제 4 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 고전압 감지회로.
  15. 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와;
    상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와;
    상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,
    상기 고전압 감지회로부는 상기 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 상기 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력 하는 선택부를 포함하는 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치.
  16. 제 15항에 있어서,
    상기 제 1 저항 소자군의 합성저항치는 상기 제 2 저항소자군의 합성저항치보다 더 작은 고전압 펌핑장치.
  17. 제 16항에 있어서,
    상기 제 1 저항 소자군과 제 2 저항 소자군은 직렬로 연결된 다수 개의 저항을 포함하는 고전압 펌핑장치.
  18. 제 15항에 있어서,
    상기 선택부는 액티브 모드에서 턴-온되어 상기 제 1 분배부를 인에이블시키는 제 1 게이트와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부를 인에이블시키는 제 2 게이트를 포함하는 고전압 감지회로.
  19. 제 15 내지 제 18항 중 어느 한 항에 있어서,
    상기 비교부는
    전원전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와;
    상기 전원전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소자와;
    상기 제 1 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와;
    상기 제 2 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 고전압 펌핑장치.
KR1020040067036A 2004-08-25 2004-08-25 고전압 감지회로 및 이를 이용한 고전압 펌핑장치 KR100613445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067036A KR100613445B1 (ko) 2004-08-25 2004-08-25 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067036A KR100613445B1 (ko) 2004-08-25 2004-08-25 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Publications (2)

Publication Number Publication Date
KR20060018582A KR20060018582A (ko) 2006-03-02
KR100613445B1 true KR100613445B1 (ko) 2006-08-21

Family

ID=37126188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067036A KR100613445B1 (ko) 2004-08-25 2004-08-25 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Country Status (1)

Country Link
KR (1) KR100613445B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764740B1 (ko) 2006-05-16 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
KR100915825B1 (ko) * 2008-02-13 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 감지 회로

Also Published As

Publication number Publication date
KR20060018582A (ko) 2006-03-02

Similar Documents

Publication Publication Date Title
US6922098B2 (en) Internal voltage generating circuit
US7251170B2 (en) Peripheral voltage generator
JP4824500B2 (ja) 半導体記憶装置
KR20100080901A (ko) 복수의 전하 펌프 회로를 이용하는 부스트 전압 생성 장치 및 방법
KR20060127317A (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100956776B1 (ko) 네거티브 전압 생성 장치
US8194476B2 (en) Semiconductor memory device and method for operating the same
US7468928B2 (en) Internal voltage generation circuit of semiconductor memory device
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
US8559245B2 (en) Internal voltage generating circuit having selectively driven drivers in semiconductor memory apparatus
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
JP2007073143A (ja) 半導体記憶装置
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
US20080304335A1 (en) Semiconductor memory device including apparatus for detecting threshold voltage
US7764112B2 (en) Internal voltage discharge circuit and its control method
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
KR100825021B1 (ko) 내부전압 생성기
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR100922885B1 (ko) 내부전압 발생회로
US9135961B2 (en) Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor
KR100719147B1 (ko) 내부전원 공급장치
KR100706834B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 제어 회로
KR100780635B1 (ko) 반도체 메모리 소자 및 그의 코어전압 발생방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee