KR100719147B1 - 내부전원 공급장치 - Google Patents

내부전원 공급장치 Download PDF

Info

Publication number
KR100719147B1
KR100719147B1 KR1020060049119A KR20060049119A KR100719147B1 KR 100719147 B1 KR100719147 B1 KR 100719147B1 KR 1020060049119 A KR1020060049119 A KR 1020060049119A KR 20060049119 A KR20060049119 A KR 20060049119A KR 100719147 B1 KR100719147 B1 KR 100719147B1
Authority
KR
South Korea
Prior art keywords
voltage
level
feedback
power supply
internal power
Prior art date
Application number
KR1020060049119A
Other languages
English (en)
Other versions
KR20070036640A (ko
Inventor
도창호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/528,968 priority Critical patent/US20070070725A1/en
Publication of KR20070036640A publication Critical patent/KR20070036640A/ko
Application granted granted Critical
Publication of KR100719147B1 publication Critical patent/KR100719147B1/ko
Priority to US12/875,018 priority patent/US8183912B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 신뢰성을 향상시킬 수 있는 반도체메모리소자의 내부전원 공급장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 코어전압에 대한 승압전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단에 제어받아 일정 주기의 주기신호를 생성하기 위한 주기신호 생성수단; 및 상기 주기신호의 활성화 구간 동안 외부전압을 차지 펌핑하여 상기 코어전압의 레벨에 비해 문턱전압 이상의 레벨을 갖는 상기 승압전압을 생성하기 위한 펌핑수단을 구비하는 내부전원 공급장치를 제공한다.
내부전원, 신뢰성, 고전압, 테스트모드, 비교

Description

내부전원 공급장치{INTERNAL VOLTAGE SUPPLYING DEVICE}
도 1은 일반적인 반도체메모리소자 내 단위메모리셀의 회로도.
도 2는 종래기술에 따른 반도체메모리소자의 내부전원 공급장치의 블록 구성도.
도 3은 도 2의 감지부의 내부 회로도.
도 4는 본 발명의 제1 실시 예에 따른 내부전원 공급장치의 블록 구성도.
도 5는 도 4의 레벨 감지부의 내부 회로도.
도 6은 제2 실시 예에 따른 내부전원 공급장치의 블록 구성도.
도 7은 도 6의 레벨 감지부의 내부 회로도.
도 8은 도 6의 코어전압 피드백부의 내부 회로도.
도 9은 도 6의 조절부의 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 기준전압 생성부
200 : 코어전압 생성부
300 : 고전압 생성부
500 : 조절부
600 : 코어전압 피드백부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 소자의 신뢰성을 향상시킬 수 있는 반도체메모리소자 내 내부전원 공급장치에 관한 것이다.
일반적으로, 반도체 메모리 장치가 고집적(high desity)화 되면서 칩(chip)의 크기를 최소화 하도록 설계가 이루어진다. 그래서 칩 내의 셀 사이즈(cell size)는 더욱 작아지게 되고, 이렇게 작아진 셀 사이즈로 인해 동작전압(operatingvoltage) 또한 더욱 낮아지게 된다. 내부전원을 발생시키기 위한 내부전원 발생회로('내부전압강하회로' 또는 '전압강하회로' 등 여러 용어가 이 기술분야에 사용되고 있다.)가 온-칩(on-chip)상에 탑재되어, 칩 내부회로의 동작전압을 공급하도록 한다. 이러한 내부전원 발생회로는, 칩의 동작전압을 발생시에 안정한 레벨의 내부전원을 일정하게 공급하도록 설계된다.
한편, 다음에서는 일반적인 반도체메모리소자 내 내부전원이 사용되는 부분을 도면을 통해 살펴보도록 한다.
도 1은 일반적인 반도체메모리소자 내 단위메모리셀의 회로도이다.
도 1에 도시된 바와 같은, 일반적인 다이나믹(Dynamic) RAM의 셀은 데이터를 저장하기 위한 커패시터(C1)와, 데이터를 전달하기 위한 비트라인(BL)과, 커패시터(C1)와 비트라인(BL)을 연결하기 위한 NMOS트랜지스터(NM1)와, NMOS 트랜지스터(NM1)의 게이트 전위를 제어하기 위한 워드라인(WL)으로 구성된다.
여기서, NMOS트랜지스터(NM1)는 셀 데이터의 저장공간인 커패시터(C1)와 비트라인을 연결하는데, NMOS트랜지스터의 특성상 논리레벨 'H'의 고전위를 전달할 때 문턱전압(Threshold Voltage, Vt)만큼의 전압 손실이 발생 된다. 따라서, NMOS트랜지스터(NM1)를 턴온시키기 위한 워드라인(WL)에 내부 코어전압(VCORE) 보다 승압된 고전압을 사용하여, 커패시터(C1)에 논리레벨 'H'의 데이터(데이터의 논리레벨 'H'은 내부 코어전압(VCORE)의 전압 레벨을 가짐.)가 저장된 경우에도 문턱전압의 손실 없이 전달되도록 한다.
다음에서는 워드라인에 인가되는 고전압(VPP)이 내부 코어전압(VCORE) 보다 문턱전압(Vt) 이상의 레벨을 갖도록 하여 생성하기 위한 블록을 도면을 참조하여 살펴보도록 한다.
도 2는 종래기술에 따른 내부전원 공급장치의 블록 구성도이다.
도 2를 참조하면, 종래기술에 내부전원 공급장치는 고전위-기준전압(VREFP) 및 코어-기준전압(VREFC)을 생성하기 위한 기준전압 생성부(10)와, 외부전원(VDD)을 다운 컨버팅(Down Converting)하여 코어-기준전압(VREFC)에 대응되는 레벨의 내부 코어전압(VCORE)을 생성하기 코어전압 생성부(20)와, 고전위-기준전압(VREFP)에 대응되는 레벨을 가져 내부 코어전압(VCORE) 보다 높은 레벨갖는 고전압(VPP)을 생성하기 위한 고전압 생성부(30)를 포함한다.
여기서, 고전압 생성부(30)는 고전위-기준전압(VREFP)에 대한 고전압(VPP)의 레벨을 감지하여 레벨신호(PPEN)를 출력하기 위한 레벨 감지부(32)와, 레벨신호(PPEN)에 응답하여 설정된 주기만큼 진동하는 주기신호(OSC)를 생성하기 위한 오실레이터(34)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)으로 출력하기 위한 펌핑부(36)를 포함한다.
이와 같이, 종래기술에 따른 내부전원 공급장치는 기준전압 생성부(10)를 통해 일정 레벨 관계를 갖는 고전위-기준전압(VREFP)과 코어-기준전압(VREFC)을 생성하므로서, 각기 고전위-기준전압(VREFP)과 코어-기준전압(VREFC)을 기준으로 하여 생성되는 고전압(VPP)과 내부 코어전압(VCORE)이 문턱전압 이상의 레벨 차이를 가질 수 있도록 한다.
한편, 다음에서는 내부 전압 공급장치에 의해 고전압 및 내부 코어전압이 생성되는 과정을 자세히 살펴보도록 한다.
먼저, DRAM이 구동되면, 이에 따라 고전압(VPP) 및 내부 코어전압(VCORE)이 해당 회로블록에서 사용된다.
이때, 사용되는 양에 따라 고전압(VPP) 및 내부 코어전압(VCORE)의 전위가 하강하여, 각기 고전위-기준전압(VREFP)과 코어-기준전압(VREFC)에 대응되는 레벨 보다 낮아진다.
이어서, 코어전압 생성부(20)와 고전압 생성부(30)가 구동되어 고전압(VPP) 및 내부 코어전압(VCORE)이 다시 고전위-기준전압(VREFP)과 코어-기준전압(VREFC)에 대응되는 레벨을 유지하도록 한다.
도 3은 도 2의 레벨 감지부(32)의 내부 회로도이다.
도 3을 참조하면, 레벨 감지부(32)는 고전압(VPP)을 전압 디바이딩하여 피드백-고전압(VP_D)으로 출력하기 위한 디바이딩부(32a)와, 피드백-고전압(VP_D)과 고전위-기준전압(VREFP)의 전압 레벨 차이를 비교하기 위한 비교부(32b)와, 비교부(32b)의 출력신호를 버퍼링하여 레벨신호(PPEN)로 출력하기 위한 버퍼(32c)를 포함한다.
구체적으로 살펴보면, 디바이딩부(32a)는 수동소자인 제1 및 제2 저항(R1, R2)을 직렬 연결하고, 저항의 연결노드에 걸린 전압을 피드백-고전압(VP_D)으로 출력한다.
또한, 비교부(32b)는 피드백-고전압(VP_D)과 고전위-기준전압(VREFP)을 차동 입력으로 갖는 차동 증폭기를 구비한다.
간략히 레벨 감지부(32)의 구동을 살펴보면, 디바이딩부(32a)가 고전압(VPP)을 디바이딩하여 피드백-고전압(VP_D)으로 출력한다.
이어서, 비교부(32b)는 고전위-기준전압(VREFP)에 비해 피드백-고전압(VP_D)의 레벨이 하강한 경우 출력신호를 활성화시키며, 버퍼(32c)는 이를 버퍼링하여 출력하므로, 레벨신호(PPEN)는 논리레벨 'H'로 활성화된다. 반면, 피드백-고전압(VP_D)의 레벨이 고전위-기준전압(VREFP)보다 높은 경우에는, 비교부(32b) 및 버퍼(32c)에 의해 레벨신호(PPEN)가 논리레벨 'L'로 비활성된다.
한편, 앞서 언급한 바와 같이, 레벨신호(PPEN)가 활성화되면, 오실레이터(34)에 의해 주기신호(OSC)가 활성화되므로, 펌핑부(36)가 주기신호(OSC)의 활성 화 동안 외부전압(VDD)을 펌핑하여 고전압(VPP)의 레벨을 상승시킨다. 또한, 레벨신호(PPEN)가 비활성화되면, 오실레이터(34)가 턴-오프(Turn Off)되어 주기신호(OSC)가 비활성화되므로, 펌핑부(36) 역시 턴-오프된다.
한편, 전술한 바와 같은 과정을 통해 생성되는 고전압(VPP)의 레벨은 하기 수학식 1에 도시된 바와 같다.
Figure 112006038662577-pat00001
상기 수학식 1에 도시된 바와 같이, 고전압(VPP)의 레벨은 피드백-고전압(VP_D) 생성 시 디바이딩되는 역비율 (R1+R2)/R2과, 고전위-기준전압(VREFP)의 곱에 의해 결정된다. 따라서, 고전압(VPP)의 레벨은 디바이딩부(32a)의 저항비를 조정하거나, 고전위-기준전압(VREFP)의 전압레벨을 조정하므로서, 원하는 레벨로 변경될 수 있다.
그런데, 고전압(VPP)의 레벨은 실제 구동에 따른 내부 코어전압(VCORE)과 문턱전압 이상의 레벨 차이를 유지하지 못하는 경우가 발생한다. 이는 실제 구동 시 내부 코어전압(VCORE)이 코어-기준전압(VREFC)에 의해 설정된 레벨을 이상적으로 유지하고 있는 것이 아니라, 여러 내부 동작 상황에 따라 과도하게 상승 되는 경우가 발생하기 때문이다. 특히, 사용되는 외부전압(VDD)의 레벨이 높은 경우, 외부전압(VDD)에서 내부 코어전압(VCORE)으로 차지 공급량이 많아져서 내부 코어전압의 레벨이 과도하게 상승 되는 현상이 더욱 자주 발생한다.
그러므로, 종래기술에 의해 생성된 고전압(VPP)은 구동 시 실제 내부 코어전압(VCORE)의 레벨과는 무관하게 고전위-기준전압(VREFP)에 의해 결정되므로, 이 내부 코어전압(VCORE)과의 관계를 안정적으로 유지할 수 없어, 내부 코어전압(VCORE) 전위를 셀에 온전히 전달하기 힘들게 된다. 즉, 내부 코어전압(VCORE)을 전달함에 있어 문턱전압 만큼의 전압 손실이 발생하여, 데이터의 신뢰성이 떨어진다.
한편, 이를 개선하기 위해 내부 코어전압(VCORE)과 고전압(VPP)을 직접 비교하기 위한 미러 타입의 비교부를 구비하는 내부전원 공급장치가 제안되었다. 그러나 미러 타입의 비교부를 구비하는 내부전원 공급장치는 내부 코어전압의 잦은 변동을 조정할 수 있는 수단이 없어, 실제 내부 코어 전압의 즉각적인 변동이 고전압의 레벨에서도 심한 변동을 유발한다. 따라서, 이를 구비하는 DRAM 동작이 고전압의 급격한 레벨 변동에 의해 불안정해지는 문제점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 신뢰성을 향상시킬 수 있는 반도체메모리소자의 내부전원 공급장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 내부전원 공 급장치는 코어전압에 대한 승압전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단에 제어받아 일정 주기의 주기신호를 생성하기 위한 주기신호 생성수단; 및 상기 주기신호의 활성화 구간 동안 외부전압을 차지 펌핑하여 상기 코어전압의 레벨에 비해 문턱전압 이상의 레벨을 갖는 상기 승압전압을 생성하기 위한 펌핑수단을 구비하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 내부전원 공급장치는 코어전압에 대해 일정 전압 비율을 갖는 제1 피드백 전압을 생성하기 위한 피드백수단; 상기 전압 비율을 조절하기 위한 조절수단; 및 상기 코어전압의 레벨 보다 문턱전압 이상 상승된 레벨을 갖는 승압전압을 공급하되, 상기 제1 피드백 전압에 대응되는 레벨을 유지하도록 하는 전압 생성수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
(제1 실시 예)
도 4는 본 발명의 제1 실시 예에 따른 내부전원 공급장치의 블록 구성도이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 내부전원 공급장치는 코어-기준전압(VREFC)을 생성하기 위한 기준전압 생성부(100)와, 외부전원(VDD)을 다운 컨버팅하여 코어-기준전압(VREFC)에 대응되는 레벨의 내부 코어전압(VCORE)을 생성 하기 코어전압 생성부(200)와, 인가된 내부 코어전압(VCORE)을 기준으로 일정 레벨 이상 승압된 고전압(VPP)을 생성하기 위한 고전압 생성부(300)를 포함한다.
여기서, 고전압 생성부(300)는 내부 코어전압(VCORE)에 대한 고전압(VPP)의 레벨을 감지하여 레벨신호(PPEN)를 출력하기 위한 레벨 감지부(320)와, 레벨신호(PPEN)에 응답하여 설정된 주기만큼 진동하는 주기신호(OSC)를 생성하기 위한 주기신호 생성부(340)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)으로 출력하기 위한 펌핑부(360)를 포함한다.
이와 같이, 제1 실시 예에 따른 내부전원 공급장치는 고전압 생성부(300)로 내부 코어전압(VCORE)을 직접 인가받고 이를 기준으로 고전압(VPP)을 생성한다. 따라서, 내부 코어전압(VCORE)이 실제 구동에 의해 레벨이 상승되거나 하강하여도 내부 코어전압을 기준으로 생성된 고전압(VPP)은 내부 코어전압(VCORE)과 문턱전압 이상의 레벨 차이를 항상 유지할 수 있다.
한편, 다음에서 각 블록의 내부 회로를 구체적으로 살펴보도록 한다.
도 5는 도 4의 레벨 감지부(320)의 내부 회로도이다.
도 5를 참조하면, 레벨 감지부(320)는 고전압(VPP)을 전압 디바이딩하여 피드백-고전압(VP_D)으로 출력하기 위한 고전압 피드백부(321)와, 내부 코어전압(VCORE)을 전압 디바이딩하여 피드백-코어전압(VC_D)으로 출력하기 위한 코어전압 피드백부(322)와, 피드백-코어전압(VC_D)과 피드백-고전압(VP_D)의 레벨을 비교하기 위한 비교부(323)와, 비교부(323)의 출력신호를 버퍼링하여 비교신호(PPEN)로 출력하기 위한 버퍼(324)를 포함한다.
그리고 고전압 피드백부(321)는 고전압(VPP)과 접지전압(VSS) 사이에 직렬 연결된 제1 및 제2 저항(R3, R4)을 구비하여, 각 저항의 연결노드에 걸린 전압을 피드백-고전압(VP_D)으로 출력한다.
코어전압 피드백부(322)는 내부 코어전압(VCORE)과 접지전압(VSS) 사이에 직렬 연결된 제1 및 제2 저항(R5, R6)과, 제1 및 제2 저항(R5, R6)의 연결노드에 접속된 커패시터(C2)를 구비하여, 연결노드에 걸린 전압을 피드백-코어전압(VC_D)으로 출력한다.
비교부(323)는 피드백-코어전압(VC_D)과 피드백-고전압(VP_D)을 차동 입력으로 갖는 차동증폭기를 구비한다.
전술한 바와 같이, 비교부(320)는 차동증폭기의 한 입력으로 고전압(VPP)을 디바이딩하여 피드백된 피드백-고전압(VP_D)을 인가받고, 다른 입력으로 실제 셀에서 사용되는 내부 코어전압(VCORE)을 디바이딩하여 생성된 피드백-코어전압(VC_D)을 인가받는다. 따라서, 실제 DRAM의 구동 시 내부 코어전압(VCORE)의 레벨이 코어-기준전압(VREFC) 이상으로 상승하면, 피드백-코어전압(VC_D)의 레벨이 상승되므로 이를 기준으로 생성되는 고전압(VPP)의 레벨 역시 동일한 레벨 상승을 갖게된다. 즉, 고전압(VPP)은 내부 코어전압(VCORE)보다 문턱전압 이상 높은 레벨을 항상 유지한다.
또한, 코어전압 피드백부(322)는 출력노드에 커패시터(C2)를 포함하는데, 이를 통해 내부 코어전압(VCORE)의 레벨이 순간적으로 변동하더라도 피드백-코어전압(VC_D)의 레벨을 안정적으로 유지해 준다. 즉, 내부 코어전압(VCORE)의 순간적 변동 시에도 피드백-코어전압(VC_D)의 레벨을 안정시켜 줌으로서, 과도한 레벨 감지부(320)의 구동을 방지한다.
참고적으로, 코어전압 피드백부(322)는 복수의 저항을 직렬 연결하고, 저항의 연결노드 각각에 커패시터를 분산 접속하여 구현할 수 있다. 또한, 복수의 저항을 직렬 연결하고, 출력 노드에만 커패시터를 접속하여 코어전압 피드백부를 구현할 수 있다. 이때, 저항은 수동소자 또는 액티브 소자의 트랜지스터를 통해 구현될 수 있다.
한편, 도 4 및 도 5에 도시된 내부전원 공급장치의 구동 방법을 살펴 보도록 한다. 특히, 고전압(VPP)이 생성되는 과정을 살펴보도록 한다.
먼저, 코어전압 피드백부(322) 및 고전압 피드백부(321)에 의해 전압 디바이딩된 피드백-코어전압(VC_D) 및 피드백-고전압(VP_D)이 출력된다.
이어, 비교부(323) 및 버퍼(324)는 피드백-코어전압(VC_D)에 비해 피드백-고전압(VP_D)의 레벨이 하강하는 경우 비교신호(PPEN)를 활성화시킨다. 주기신호 생성부(340)는 비교신호(PPEN)의 활성화 동안 설정된 주기를 갖는 주기신호(OSC)를 생성하며, 차지 펌핑부(360)는 주기신호(OSC)에 응답하여 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)을 출력한다.
전술한 과정은 고전압(VPP)이 피드백-코어전압(VC_D)에 대응되는 레벨을 가질 때까지 반복되어 수행된다.
그러므로, 제1 실시 예에 따른 내부전원 공급장치는 실제 구동에 따른 내부 코어전압(VCORE)을 인가받고 이를 기준으로 고전압(VPP)을 생성하기 때문에, 여러 조건에 의해 내부 코어전압(VCORE)의 레벨이 변동되어도 고전압(VPP)은 항상 내부 코어전압(VCORE)보다 일정 이상 높은 전압 레벨을 유지하게 된다. 따라서, DRAM의 셀에서 내부 코어전압 레벨의 데이터를 전달할 때, 문턱전압 만큼의 전압 손실이 발생하지 않아 신뢰성이 향상된다.
한편, 도 4 및 도 5에 도시된 바와 같은 내부전원 공급장치에 의해 생성된 고전압(VPP)의 레벨은 하기 수학식 2와 같이 정리된다.
Figure 112006038662577-pat00002
상기 수학식 2에 도시된 바와 같이, 고전압(VPP)은 고전압 피드백부(321)와 코어전압 피드백부(322)의 저항비율 (R3+R4)/R4, R6/(R5+R6)과 내부 코어전압(VCORE)의 곱으로 표현된다. 따라서, 실제 DRAM의 구동에 따라 내부 코어전압(VCORE)의 레벨이 변동이 발생하여도, 고전압(VPP)의 레벨 역시 변동이 발생한 내부 코어전압(VCORE)을 기준으로 결정된다. 즉, 고전압(VPP)은 내부 코어전압(VCORE)의 레벨에 의해 결정된다.
한편, 테스트모드와 퓨즈옵션을 통해 생성되는 고전압(VPP)의 레벨을 조절할 수 있는데, 이에 관해 도면을 참조하여 구체적으로 살펴보도록 한다.
(제2 실시 예)
도 6은 제2 실시 예에 따른 내부전원 공급장치의 블록 구성도이다.
도 6을 참조하면, 제2 실시 예에 따른 내부전원 공급장치는 내부 코어전압(VCORE)에 대해 일정 전압 비율을 갖는 피드백-코어전압(VC_D)을 생성하기 위한 코어전압 피드백부(600)와, 코어전압 피드백부(600) 내 일정 전압 비율을 조정하기 위한 조절부(500)와, 내부 코어전압(VCORE) 보다 승압된 고전압(VPP)을 생성하되, 피드백-코어전압(VC_D)에 대응되는 레벨을 유지하도록 하기 위한 고전압 생성부(400)를 구비한다.
그리고 고전압 생성부(400)는 피드백-코어전압(VC_D)에 대한 고전압(VPP)의 레벨을 감지하여 레벨신호(PPEN)를 출력하기 위한 레벨 감지부(420)와, 레벨신호(PPEN)에 응답하여 설정된 주기만큼 진동하는 주기신호(OSC)를 생성하기 위한 주기신호 생성부(440)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)으로 출력하기 위한 펌핑부(460)를 포함한다.
이와 같이, 제2 실시 예에 따른 내부전원 공급장치는 조절부(500)를 더 구비하여, 내부 코어전압(VCORE)을 다양한 레벨로 디바이딩하고 조절부(500)를 통해 이들 중 하나를 선택한다. 즉, 피드백-코어전압(VC_D)의 레벨 선택을 통해, 구동되는 상황에 따라 적합한 고전압(VPP)의 레벨을 선택할 수 있다.
도 7은 도 6의 레벨 감지부(420)의 내부 회로도이다.
도 7에 도시된 레벨 감지부(420)는 도 5에 도시된 레벨 감지부(320)와 유사한 회로적 구현을 갖되, 코어전압 피드백부(322)를 구비하지 않아 내부 코어전압(VCORE)이 아니라 피드백-코어전압(VC_D)을 레벨 감지부(423)로 직접 인가받는 것만이 다르다.
동일한 블록을 가지므로 구체적인 언급은 생략하도록 한다.
도 8은 도 6의 코어전압 피드백부(600)의 내부 회로도이다.
도 8을 참조하면, 코어전압 피드백부(600)는 복수의 저항을 통해 내부 코어전압(VCORE)을 디바이딩하여 복수의 디바이딩전압을 출력하기 위한 디바이딩부(620)와, 복수의 선택신호(SEL0~n) 중 활성화된 선택신호에 대응되는 디바이딩전압을 피드백-코어전압(VC_D)으로 출력하기 위한 선택부(640)를 포함한다.
여기서, 선택부(640)는 해당 선택신호에 응답하여 해당 디바이딩전압을 전달하기 위한 복수의 스위치로 구현된다.
참고적으로, 도면에는 도시되지 않았으나, 디바이딩부(620) 내 저항의 각 연결노드에 커패시터를 분산하여 접속하거나, 선택부(640)의 출력노드에 커패시터를 접속하므로서, 내부 코어전압(VCORE)의 순간적인 변동에 따른 과도한 ㄱ고고전압 생성부(400)의 구동을 방지할 수 있다.
도 9은 도 6의 조절부(500)의 내부 회로도이다.
도 9을 참조하면, 조절부(500)는 테스트모드신호(TM0, TM1)와 퓨즈옵션ㅇ의 출력신호(F_OUT0, F_OUT1)을 통해 설정신호(EN0, EN1)를 출력하기 위한 설정부(520)와, 설정신호(EN0, EN1)를 디코딩하여 복수의 선택신호 중 하나를 활성화하기 위한 디코더(540)를 포함한다.
여기서, 설정부(520)는 하나의 테스트모드신호와 퓨즈옵션의 출력신호를 각각 입력으로 갖는 복수의 노어게이트와, 각 노어게이트의 출력신호를 반전시켜 해 당 설정신호로 출력하기 위한 인버터를 구비한다.
참고적으로, 도면에는 2개의 테스트모드신호와 퓨즈옵션을 갖는 것으로 도시되었으나, 디바이딩부(620)에 의해 생성되는 디바이딩전압의 수에 따라 복수 개의 테스트모드신호 및 퓨즈옵션을 인가받을 수 있다.
또한, 조절부(500)는 테스트모드신호(TM0, TM1) 또는 퓨즈옵션만을 선택적으로 구비할 수 있는데, 이러한 경우 설정부(520) 없이 테스트모드신호(TM0, TM1) 또는 퓨즈옵션에 의한 출력신호(F_OUT0, F_OUT1)를 디코더(540)에 직접 인가하여 선택신호(SEL0~n)를 생성할 수 있다.
한편, 도 6 내지 도 9에 도시된 제2 실시 예에 따른 내부전원 공급장치의 동작을 간략히 살펴보도록 한다.
먼저, 디바이딩부(620)는 내부 코어전압(VCORE)을 다양한 전압 비율로 디바이딩하여 복수의 디바이딩전압을 생성한다.
이어서, 테스트모드에서 인가되는 테스트모드신호(TM0, TM1)에 응답하여 설정부(520)가 설정신호(EN0, EN1)를 활성화시키고, 디코더(540)는 설정신호(EN0, EN1)를 디코딩하여 해당 선택신호(SEL0~n)를 활성화시킨다.
이어서, 선택부가 활성화된 선택신호(SEL0~n)에 대응되는 디바이딩전압을 피드백-코어전압(VC_D)으로 출력한다.
고전압 생성부(400)는 피드백-코어전압(VC_D)에 대응되는 레벨을 고전압(VPP)이 유지하도록, 외부전압(VDD)을 차지 펌핑하여 고전압(VPP)으로 출력한다.
이와 같이, 테스트모드에서 다양한 테스트모드신호(TM0, TM1)의 조합을 통해 피드백-코어전압(VC_D)의 레벨을 선택하여, 고전압(VPP)의 레벨을 조절할 수 있다.
한편, 테스트모드를 통해 고전압(VPP) 레벨을 테스트하여 적합한 레벨을 찾은 뒤, 퓨즈옵션의 컷팅을 통해 테스트의 결과에 따른 고전압(VPP)의 레벨이 지속적으로 유지되도록 한다. 구체적으로 살펴보면, 퓨즈옵션이 설정되면 해당 퓨즈옵션신호(F_OUT0, F_OUT1)가 논리레벨 'H'로 활성화되므로, 설정부(520) 및 디코더(540)가 해당 선택신호(SEL0~n)를 활성화한다. 코어전압 피드백부(600)는 해당 선택신호(SEL0~n)에 대응되는 디바이딩전압을 피드백-코어전압(VC_D)으로 출력하여, 고전압 생성부(400)가 선택된 피드백-코어전압(VC_D)에 대응되는 레벨을 갖는 고전압(VPP)을 생성하도록 한다.
전술한 바와 같이, 피드백-코어전압(VC_D)의 레벨을 테스트모드신호(TM0, TM1) 및 퓨즈옵션을 통해 선택하여, 출력되는 고전압(VPP)의 레벨은 하기 수학식 3과 같다. 참고적으로, 피드백-고전압(VP_D)은 고전압(VPP)에 대해 R2/R1+R2의 비율을 가지며, 피드백-코어전압(VC_D)은 선택신호 SEL1가 활성화되어 이에 대응되는 디바이딩 전압이 출력되는 것으로 가정한다.
Figure 112006038662577-pat00003
상기 수학식 3에 도시된 바와 같이, 제2 실시 예에 따른 내부전원 공급장치 는 테스트모드 또는 퓨즈옵션을 통해 고전압의 레벨을 조절할 수 있다.
또한, 제2 실시 예에 따른 내부전원 공급장치는 실제 DRAM의 구동에 따른 내부 코어전압을 인가받아 고전압을 생성하므로, 항상 내부 코어전압보다 일정 레벨 이상으로 유지되는 고전압을 공급한다. 뿐만 아니라, 커패시터를 더 구비하므로서, 내부 코어전압의 급격한 변동에 따른 고전압 생성부의 과도한 구동을 방지한다.
한편, 전술한 본 발명의 제1 및 제2 내부전원 공급장치는 내부 코어전압을 직접 인가받고, 이를 기준으로 고전압의 레벨 하강을 감지하여 고전압을 생성한다. 즉, 본 발명에 따른 내부전원 공급장치에 의해 생성되는 고전압은 항상 내부 코어전압에 대해 문턱전압 이상의 레벨을 유지한다. 따라서, 내부 코어전압 레벨의 데이터를 전송할 때, 문턱전압에 따른 전압 손실이 발생하지 않아 신뢰성을 향상시킨다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 실제 구동에 따른 내부 코어전압을 인가받고, 이를 기준으로 일정 레벨 이상이 유지되는 고전압을 생성하므로서, 고전압과 내부 코어전압의 레벨 차이가 항상 문턱전압 이상으로 유지되어 데이터의 신뢰성을 향상한다.

Claims (26)

  1. 코어전압에 대한 승압전압의 레벨을 감지하기 위한 레벨 감지수단;
    상기 레벨 감지수단에 제어받아 일정 주기의 주기신호를 생성하기 위한 주기신호 생성수단; 및
    상기 주기신호의 활성화 구간 동안 외부전압을 차지 펌핑하여 상기 코어전압의 레벨에 비해 문턱전압 이상의 레벨을 갖는 상기 승압전압을 생성하기 위한 펌핑수단
    을 구비하는 내부전원 공급장치.
  2. 제1항에 있어서,
    상기 레벨 감지수단은,
    상기 코어전압을 전압 디바이딩하여 제1 피드백 전압으로 출력하기 위한 제1 피드백부와,
    상기 승압전압을 전압 디바이딩하여 제2 피드백 전압으로 출력하기 위한 제2 피드백부와,
    상기 제1 피드백 전압에 대한 상기 제2 피드백 전압의 레벨을 비교하기 위한 비교부와,
    상기 비교부의 출력신호를 버퍼링하여 상기 레벨신호로 출력하기 위한 버퍼 를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  3. 제2항에 있어서,
    상기 제1 피드백부는,
    상기 코어전압과 접지전압 사이에 직렬 연결된 제1 및 제2 저항과,
    상기 제1 및 제2 저항의 연결 노드에 접속된 커패시터를 포함하여,
    상기 연결노드에 걸린 전압을 상기 제1 피드백 전압으로 출력하는 것
    을 특징으로 하는 내부전원 공급장치.
  4. 제2항에 있어서,
    상기 제1 피드백부는,
    상기 코어전압과 접지전압 사이에 직렬 연결된 복수의 저항과,
    상기 직렬 연결된 복수 저항의 각 연결 노드에 접속된 복수의 커패시터를 구비하여,
    상기 복수 연결노드 중 하나에 걸린 전압을 상기 제1 피드백 전압으로 출력하는 것
    을 특징으로 하는 내부전원 공급장치.
  5. 제2항에 있어서,
    상기 제1 피드백부는,
    상기 코어전압과 상기 접지전압 사이에 직렬 연결된 복수의 저항과,
    상기 저항의 연결 노드 중 하나에 접속된 커패시터와,
    상기 커패시터가 접속된 연결 노드에 걸린 전압을 상기 제1 피드백 전압으로 출력하는 것
    을 특징으로 하는 내부전원 공급장치.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 피드백부는,
    상기 승압전압과 상기 접지전압 사이에 직렬 연결된 제1 및 제2 저항으로 구현되는 것을 특징으로 하는 내부전원 공급장치.
  7. 제6항에 있어서,
    상기 비교부는 상기 제2 피드백 전압과 상기 제1 피드백 전압을 차동입력으로 갖는 차동증폭기 인 것을 특징으로 하는 내부전원 공급장치.
  8. 제7항에 있어서,
    상기 저항은 수동소자로 구현되는 것을 특징으로 하는 내부전원 공급장치.
  9. 제7항에 있어서,
    상기 저항은 액티브소자인 트랜지스터로 구현되는 것을 특징으로 하는 내부전원 공급장치.
  10. 코어전압에 대해 일정 전압 비율을 갖는 제1 피드백 전압을 생성하기 위한 피드백수단;
    상기 전압 비율을 조절하기 위한 조절수단; 및
    상기 코어전압의 레벨 보다 문턱전압 이상 상승된 레벨을 갖는 승압전압을 공급하되, 상기 제1 피드백 전압에 대응되는 레벨을 유지하도록 하는 전압 생성수단
    을 구비하는 내부전원 공급장치.
  11. 제10항에 있어서,
    상기 피드백수단은,
    상기 코어전압을 다양한 레벨로 디바이딩하여 복수의 디바이딩전압으로 출력하기 위한 디바이딩부와,
    상기 복수의 디바이딩전압 중 하나를 상기 조절수단에 제어받아 선택하고, 이를 상기 제1 피드백전압으로 출력하기 위한 선택부를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  12. 제11항에 있어서,
    상기 디바이딩부는 직렬 연결된 복수의 저항을 구비하여,
    각 저항의 연결 노드에 걸린 전압을 상기 복수의 디바이딩전압으로 출력하는 것
    을 특징으로 하는 내부전원 공급장치.
  13. 제12항에 있어서,
    상기 각 저항의 연결노드에 커패시터를 복수개 더 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  14. 제12항 또는 제13항에 있어서,
    상기 조절수단은,
    테스트모드신호를 디코딩하여 상기 선택신호로 출력하기 위한 디코더인 것을 특징으로 하는 내부전원 공급장치.
  15. 제12항 또는 제13항에 있어서,
    상기 조절수단은,
    복수의 퓨즈 옵션과,
    상기 복수의 퓨즈옵션의 설정에 따른 신호를 디코딩하여 상기 선택신호로 출력하기 위한 디코더를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  16. 제12항 또는 제13항에 있어서,
    상기 조절수단은,
    복수의 퓨즈 옵션과 테스트모드신호의 설정을 감지하여 복수의 설정신호로 출력하기 위한 설정 감지부와,
    상기 복수의 설정신호 디코딩하여 상기 선택신호로 출력하기 위한 디코더를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  17. 제16항에 있어서,
    상기 설정 감지부는,
    상기 각 해당 퓨즈옵션의 출력신호와 테스트모드신호를 입력으로 갖는 노어게이트와,
    상기 노어게이트의 출력신호를 반전시켜 상기 설정신호로 출력하기 위한 인버터를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  18. 제17항에 있어서,
    상기 전압 생성수단은,
    상기 제1 피드백 전압에 대한 상기 승압전압의 레벨을 감지하여 레벨신호로 출력하기 위한 레벨 감지부와,
    상기 레벨신호에 응답하여 설정된 주기만큼 진동하는 주기신호를 생성하기 위한 주기신호 생성부와,
    상기 주기신호의 활성화 구간 동안 외부전압을 차지 펌핑하여 상기 고전압으로 출력하기 위한 펌핑수단
    을 구비하는 내부전원 공급장치.
  19. 제18항에 있어서,
    상기 레벨 감지부는,
    상기 승압전압을 전압 디바이딩하여 제2 피드백 전압으로 출력하기 위한 피드백부와,
    상기 제1 피드백 전압에 대한 상기 제2 피드백 전압의 레벨을 비교하기 위한 비교부와,
    상기 비교부의 출력신호를 버퍼링하여 상기 레벨신호로 출력하기 위한 버퍼를 포함하는 것
    을 특징으로 하는 내부전원 공급장치.
  20. 제19항에 있어서,
    상기 비교부는,
    상기 제2 피드백 전압과 상기 제1 피드백 전압을 차동 입력으로 인가받는 차동증폭기인 것을 특징으로 하는 내부전원 공급장치.
  21. 제20항에 있어서,
    상기 제2 피드백부는,
    직렬 연결된 제1 및 제2 저항을 구비하여,
    상기 제1 및 제2 저항의 연결노드에 걸린 전압을 상기 제2 피드백 전압으로 출력하는 것
    을 특징으로 하는 내부전원 공급장치.
  22. 제21항에 있어서,
    상기 저항은 수동소자로 구현되는 것을 특징으로 하는 내부전원 공급장치.
  23. 제21항에 있어서,
    상기 저항은 액티브소자인 트랜지스터로 구현되는 것을 특징으로 하는 내부전원 공급장치.
  24. 코어전압에 대해 일정 전압 비율을 갖는 제1 피드백 전압을 생성하는 단계;
    승압전압에 대해 일정 전압 비율을 갖는 제2 피드백 전압을 생성하는 단계; 및
    상기 코어전압에 비해 문턱전압 이상 상승된 레벨의 상기 승압전압을 생성하되, 상기 제2 피드백 전압의 레벨이 상기 제1 피드백 전압에 대응되는 레벨을 유지하도록 하는 단계를 갖되,
    상기 코어전압은 셀에 논리레벨 하이의 데이터를 저장하기 위해 사용되며, 상기 승압전압은 데이터가 전달되도록 상기 셀을 활성화하기 위해 사용되는 것
    을 특징으로 하는 내부전원 공급장치의 구동 방법.
  25. 제24항에 있어서,
    상기 레벨 상승단계는,
    상기 제2 피드백 전압의 레벨을 상기 제1 피드백 전압과 비교하는 단계와,
    상기 비교단계에서, 상기 제2 피드백전압이 더 낮은 경우 차지 펌핑하여 상기 제2 내부전압의 레벨을 상승시키는 단계를 포함하는 것
    을 특징으로 하는 내부전원 공급장치의 구동방법.
  26. 제25항에 있어서,
    상기 일정 전압 비율은 테스트모드신호 또는 퓨즈 옵션을 통해 조절되는 것을 특징으로 하는 내부전원 공급장치의 구동방법.
KR1020060049119A 2005-09-29 2006-05-31 내부전원 공급장치 KR100719147B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/528,968 US20070070725A1 (en) 2005-09-29 2006-09-27 Internal voltage supplying device
US12/875,018 US8183912B2 (en) 2005-09-29 2010-09-02 Internal voltage supplying device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050090961 2005-09-29
KR1020050090961 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036640A KR20070036640A (ko) 2007-04-03
KR100719147B1 true KR100719147B1 (ko) 2007-05-18

Family

ID=38158768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049119A KR100719147B1 (ko) 2005-09-29 2006-05-31 내부전원 공급장치

Country Status (1)

Country Link
KR (1) KR100719147B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078969A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102692721B1 (ko) * 2021-09-09 2024-08-07 쓰리에이로직스(주) 전자 퓨즈를 이용하여 프로그램가능한 광원 출력 제어 장치, 조명 장치, 및 상기 조명 장치를 프로그램하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10337003A (ja) 1997-04-02 1998-12-18 Lg Semicon Co Ltd 半導体メモリ装置のチャージポンプ回路
KR20030002251A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 전원 공급회로
KR20030047020A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 고전압 발생기
KR20030093035A (ko) * 2002-06-01 2003-12-06 삼성전자주식회사 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치
KR20070002804A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 내부전원 생성장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10337003A (ja) 1997-04-02 1998-12-18 Lg Semicon Co Ltd 半導体メモリ装置のチャージポンプ回路
KR20030002251A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 전원 공급회로
KR20030047020A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 고전압 발생기
KR20030093035A (ko) * 2002-06-01 2003-12-06 삼성전자주식회사 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치
KR20070002804A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 내부전원 생성장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078969A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법
KR102571603B1 (ko) 2018-12-24 2023-08-29 에스케이하이닉스 주식회사 내부 전압 생성 장치 및 방법

Also Published As

Publication number Publication date
KR20070036640A (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
US9123402B2 (en) Dynamic random access memory and boosted voltage producer therefor
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
KR101092997B1 (ko) 네거티브 내부전압 생성장치
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US8194476B2 (en) Semiconductor memory device and method for operating the same
US7859347B2 (en) Self refresh oscillator and oscillation signal generation method of the same
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
KR100719147B1 (ko) 내부전원 공급장치
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US7606103B2 (en) Semiconductor memory device for controlling reservoir capacitor
US20100320988A1 (en) Internal voltage supplying device
US20070070726A1 (en) Over-driving circuit in semiconductor memory device
US7656222B2 (en) Internal voltage generator
KR100825021B1 (ko) 내부전압 생성기
US20100052776A1 (en) Internal voltage generating circuit
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR100706834B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 제어 회로
KR100861302B1 (ko) 칼럼 선택 드라이버의 동작전압 공급 장치 및 그 방법
KR20090063373A (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
KR20100041239A (ko) 내부전압 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee