KR20090063373A - 반도체 메모리 장치의 펌핑 전압 생성 회로 - Google Patents

반도체 메모리 장치의 펌핑 전압 생성 회로 Download PDF

Info

Publication number
KR20090063373A
KR20090063373A KR1020070130700A KR20070130700A KR20090063373A KR 20090063373 A KR20090063373 A KR 20090063373A KR 1020070130700 A KR1020070130700 A KR 1020070130700A KR 20070130700 A KR20070130700 A KR 20070130700A KR 20090063373 A KR20090063373 A KR 20090063373A
Authority
KR
South Korea
Prior art keywords
voltage
trimming
level
supply
pumping
Prior art date
Application number
KR1020070130700A
Other languages
English (en)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070130700A priority Critical patent/KR20090063373A/ko
Publication of KR20090063373A publication Critical patent/KR20090063373A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 기준 전압을 인가 받아 제 1 트리밍 전압, 및 제 2 트리밍 전압을 생성하는 전압 트리밍 수단, 온도 정보 신호에 응답하여 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압을 선택적으로 출력하는 선택 수단, 및 상기 선택 수단의 출력 전압인 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압 레벨에 응답하여 펌핑 전압을 생성하는 펌핑 전압 생성 수단을 포함한다.
워드라인, 펌핑 전압, 트랜지스터

Description

반도체 메모리 장치의 펌핑 전압 생성 회로{Circuit for Generating Pumping Voltage of Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 펌핑 전압 생성 회로에 관한 것이다.
도 1에 도시된 바와 같이, 일반적인 반도체 메모리 셀은 워드라인(WL), 비트라인(BL), 트랜지스터(tr), 및 커패시터(C)를 포함한다.
라이트(write) 동작에서 상기 반도체 메모리 셀은 상기 워드라인(WL)이 인에이블되면 상기 비트라인(BL)의 전압이 상기 트랜지스터(tr)를 통하여 상기 커패시터(C)에 인가된다.
리드(read) 동작에서 상기 반도체 메모리 셀은 상기 워드라인(WL)이 인에이블되면 상기 커패시터(C)에 충전되어 있던 전압이 상기 비트라인(BL)에 인가된다.
이때, 상기 워드라인(WL)은 펌핑 전압(VPP) 레벨로 인에이블되며, 상기 커패시터(C)는 하이 값을 저장할 경우 코어 전압(Vcore) 레벨을 저장한다. 상기 펌핑 전압(VPP)과 코어 전압(Vcore)은 반도체 메모리 장치 내부에서 생성된 내부 전압으로서 항상 일정한 레벨을 유지한다.
상기 트랜지스터(tr)는 그 특성상 온도에 따라 문턱 전압 레벨이 변한다. 예컨데, 상기 트랜지스터(tr)는 온도가 내려갈수록 자신의 문턱 전압이 올라가게 된다.
따라서, 온도가 내려갈수록 문턱 전압이 올라가는 상기 트랜지스터(tr)로 인하여 상기 커패시터(C)는 코어 전압(Vcore) 레벨의 전압을 충전하거나 상기 비트라인(BL)에 충전된 전압을 모두 인가시킬수 없다.
좀 더 자세히 설명하면, 온도가 내려갈수록 상기 트랜지스터(tr)의 문턱 전압이 올라가 상기 트랜지스터(tr)의 전류 패스량은 작아진다. 게이트에 일정한 레벨의 펌핑 전압(VPP)을 인가 받는 상기 트랜지스터(tr)는 온도가 내려가면 전류 패스량이 작아져 상기 커패시터(C)에 코어 전압(Vcore) 레벨의 전압을 충전할 수도, 상기 비트라인(BL)에 인가할 수도 없다.
결국, 이와 같은 반도체 메모리 셀을 구비하는 반도체 메모리 장치는 온도가 내려가면 정상적인 데이터를 입력할 수도 출력할 수도 없어지는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 온도 변화에 따라 펌핑 전압 레벨을 선택적으로 출력할 수 있는 반도체 메모리 장치의 펌핑 전압 생성 회로를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 기준 전압을 인가 받아 제 1 트리밍 전압, 및 제 2 트리밍 전압을 생성하는 전압 트리밍 수단, 온도 정보 신호에 응답하여 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압을 선택적으로 출력하는 선택 수단, 및 상기 선택 수단의 출력 전압인 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압 레벨에 응답하여 펌핑 전압을 생성하는 펌핑 전압 생성 수단을 포함한다.
본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 온도에 따라 펌핑 전압 레벨을 변화시킬 수 있어, 반도체 메모리 셀에 일정한 레벨의 전압을 충전시키거나 비트라인에 일정한 레벨의 전압을 인가시킬 수 있으므로 반도체 메모리 장치의 동작 신뢰도를 높이는 효과가 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 도 2에 도시된 바와 같이, 펌핑 전압 생성 수단(10), 전압 트리밍 수단(100), 및 선택 수단(200)을 포함한다.
상기 전압 트리밍 수단(100)은 기준 전압(Vref) 레벨에 따라 제 1 트리밍 전압(V_trim1) 및 제 2 트리밍 전압(V_trim2)의 레벨을 결정하여 출력한다. 이때, 상기 제 1 트리밍 전압(V_trim1)은 상기 제 2 트리밍 전압(V_trim2) 레벨보다 높다.
상기 선택 수단(200)은 온도 정보 신호(temp_s)에 응답하여 상기 제 1 트리밍 전압(V_trim1) 또는 상기 제 2 트리밍 전압(V_trim2)을 상기 펌핑 전압 생성 수단(10)에 출력한다. 상기 온도 정보 신호(temp_s)는 온도가 기설정된 온도이하로 내려가면 인에이블되는 신호이다.
상기 펌핑 전압 생성 수단(10)은 상기 제 1 트리밍 전압(V_trim1)이 인가되면 상기 제 2 트리밍 전압(V_trim2)이 인가되었을 때보다 높은 레벨의 펌핑 전압(VPP)을 생성한다. 즉, 상기 펌핑 전압 생성 수단(10)은 기준으로 인가되는 전압 레벨에 따라 출력되는 펌핑 전압 레벨이 결정된다.
상기 전압 트리밍 수단(100)은 도 3에 도시된 바와 같이, 전압 공급부(100), 제 1 전압 분배부(120), 및 제 2 전압 분배부(130)를 포함한다.
상기 전압 공급부(100)는 비교기(com), 및 전압 인가부(111)를 포함한다.
상기 비교기(com)는 상기 기준 전압(Vref)과 공급 전압(V_supply)의 레벨을 비교하여 비교 신호(com_s)를 생성한다.
상기 비교기(com)는 상기 기준 전압(Vref)과 상기 공급 전압(V_supply)을 인가 받아 상기 비교 신호(com_s)를 출력한다.
상기 전압 인가부(111)는 상기 비교 신호(com_s)에 응답하여 외부 전압(VDD) 을 상기 공급 전압(V_supply)으로서 출력한다.
상기 전압 인가부(111)는 트랜지스터(P11)를 포함하며, 상기 트랜지스터(P11)는 게이트에 상기 비교 신호(com_s)를 입력 받고 소오스에 상기 외부 전압(VDD)을 인가 받으며 소오스가 상기 공급 전압(V_supply)을 출력한다.
상기 비교기(com)는 상기 공급 전압(V_supply)의 레벨이 상기 기준 전압(Vref)의 레벨보다 낮으면 상기 비교 신호(com_s)의 전위 레벨을 낮춘다. 한편, 상기 비교기(com)는 상기 공급 전압(V_supply)의 레벨이 상기 기준 전압(Vref)의 레벨보다 높으면 상기 비교 신호(com)의 전위 레벨을 높인다. 상기 전압 인가부(111)의 트랜지스터(P11)는 상기 비교 신호(com_s)의 전위 레벨에 응답하여 상기 외부 전압(VDD)의 출력량을 결정한다.
그러므로 상기 전압 공급부(100)가 출력하는 상기 공급 전압(V_supply)의 레벨은 상기 기준 전압(Vref)의 레벨과 동일하다.
상기 제 1 전압 분배부(120)는 상기 공급 전압(V_supply)을 분배하여 상기 제 1 트리밍 전압(V_trim1)을 생성한다.
상기 제 1 전압 분배부(120)는 제 1 및 제 2 저항 소자(R11, R12)를 포함한다. 상기 제 1 저항 소자(R11)는 일단에 상기 공급 전압(V_supply)을 인가 받는다. 상기 제 2 저항 소자(R12)는 일단에 상기 제 1 저항 소자(R11)의 타단이 연결되고 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 1 저항 소자(R11)와 상기 제 2 저항 소자(R12)가 연결된 노드에서 상기 제 1 트리밍 전압(V_trim1)이 출력된다.
상기 제 2 전압 분배부(130)는 상기 공급 전압(V_supply)을 분배하여 상기 제 2 트리밍 전압(V_trim2)을 생성한다.
상기 제 2 전압 분배부(130)는 제 3 및 제 4 저항 소자(R13, R14)를 포함하다. 상기 제 3 저항 소자(R13)는 일단에 상기 공급 전압(V_supply)을 인가 받는다. 상기 제 4 저항 소자(R12)는 일단에 상기 제 1 저항 소자(R11)의 타단이 연결되고 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 3 저항 소자(R13)와 상기 제 4 저항 소자(R14)가 연결된 노드에서 상기 제 2 트리밍 전압(V_trim2)이 출력된다.
상기 선택 수단(200)은 도 4에 도시된 바와 같이, 제 1 스위칭부(210), 제 2 스위칭부(220), 및 인버터(IV11)를 포함한다.
상기 인버터(IV11)는 상기 온도 정보 신호(temp_s)를 반전시켜 출력한다.
상기 제 1 스위칭부(210)는 상기 온도 정보 신호(temp_s)가 인에이블되면 턴온되어 상기 제 1 트리밍 전압(V_trim1)을 상기 펌핑 전압 생성 수단(10)에 출력한다.
상기 제 1 스위칭부(210)는 제어단에 상기 온도 정보 신호(temp_s)가 입력되고 입력단에 상기 제 1 트리밍 전압(V_trim1)이 인가되며 출력단은 상기 펌핑 전압 생성 수단(10)에 연결된다.
상기 제 2 스위칭부(220)는 상기 온도 정보 신호(temp_s)가 디스에이블되면 턴온되어 상기 제 2 트리밍 전압(V_trim2)을 상기 펌핑 전압 생성 수단(10)에 출력한다.
상기 제 2 스위칭부(220)는 제어단에 상기 인버터(IV11)의 출력 신호가 입력되고 입력단에 상기 제 2 트리밍 전압(V_trim2)이 인가되면 출력단은 상기 펌핑 전 압 생성 수단(10)에 연결된다.
이와 같이 구성된 본 발명에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로는 다음과 같이 동작한다.
전압 트리밍 수단(100)은 기준 전압(Vref) 레벨에 따라 전압 레벨이 결정된 제 1 및 제 2 트리밍 전압(V_trim1, V_trim2)을 생성한다. 이때, 상기 제 1 트리밍 전압(V_trim1)은 상기 제 2 트리밍 전압(V_trim2) 레벨보다 높다.
선택 수단(200)은 온도 정보 신호(temp_s)가 인에이블되면 상기 제 1 트리밍 전압(V_trim1)을 펌핑 전압 생성 수단(10)에 출력한다. 한편, 상기 선택 수단(200)은 상기 온도 정보 신호(temp_s)가 디스에이블되면 상기 제 2 트리밍 전압(V_trim2)을 상기 펌핑 전압 생성 수단(10)에 출력한다. 이때, 상기 온도 정보 신호(temp_s)는 온도가 기설정된 온도이하로 내려가면 인에이블되는 신호이다.
상기 펌핑 전압 생성 수단(10)은 상기 제 1 트리밍 전압(V_trim1)을 인가 받으면 상기 제 2 트리밍 전압(V_trim2)을 인가 받을 때보다 더 높은 레벨의 펌핑 전압(VPP)을 생성한다.
본 발명은 온도가 기설정된 온도이하로 내려가면 기설정된 온도이상일 때보다 더 높은 레벨의 펌핑 전압(VPP)을 생성하도록 구성된다. 따라서 본 발명에 따른 펌핑 전압 생성 회로를 적용한 반도체 메모리 장치는 반도체 메모리 셀(도 1 참조)을 구성하는 트랜지스터(tr)의 온도 특성을 보상하여 온도가 내려가더라도 정상적으로 커패시터(C)에 코어 전압(Vcore)을 충전시킬 수 있다. 또한 상기 커패시터(C)에 충전된 전압을 모두 비트라인(BL)에 인가시킬 수 있다. 이는 온도가 내려가면 전류 패스량이 작아지는 트랜지스터의 온도 특성을 게이트에 인가되는 전압 레벨을 높여 작아진 전류 패스량를 늘임으로써 트랜지스터의 온도 특성을 보상할 수 있기 때문이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 반도체 메모리 장치의 반도체 메모리 셀의 상세 구성도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 펌핑 전압 생성 회로의 블록도,
도 3은 도 1의 전압 트리밍 수단의 상세 구성도,
도 4는 도 1의 선택 수단의 상세 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 펌핑 전압 생성 수단 100: 전압 트리밍 수단
200: 펌핑 전압 생성 수단

Claims (7)

  1. 기준 전압을 인가 받아 제 1 트리밍 전압, 및 제 2 트리밍 전압을 생성하는 전압 트리밍 수단;
    온도 정보 신호에 응답하여 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압을 선택적으로 출력하는 선택 수단; 및
    상기 선택 수단의 출력 전압인 상기 제 1 트리밍 전압 또는 상기 제 2 트리밍 전압 레벨에 응답하여 펌핑 전압을 생성하는 펌핑 전압 생성 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 제 1 트리밍 전압은 상기 제 2 트리밍 전압 레벨보다 높은 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 전압 트리밍 수단은
    외부 전압으로 상기 기준 전압 레벨과 동일한 레벨의 공급 전압을 생성하는 전압 공급부,
    상기 공급 전압을 분배하여 상기 제 1 트리밍 전압을 생성하는 제 1 전압 분배부, 및
    상기 공급 전압을 분배하여 상기 제 2 트리밍 전압을 생성하는 제 2 전압 분배부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  4. 제 3 항에 있어서,
    상기 전압 공급부는
    상기 기준 전압과 상기 공급 전압의 레벨을 비교하여 비교 신호를 생성하는 비교기, 및
    상기 비교 신호에 응답하여 상기 외부 전압을 상기 공급 전압으로서 출력하는 전압 인가부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  5. 제 1 항에 있어서,
    상기 온도 정보 신호는 온도가 기설정된 온도이하로 내려가면 인에이블되는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  6. 제 5 항에 있어서,
    상기 선택 수단은
    상기 온도 정보 신호가 인에이블되면 상기 제 1 트리밍 전압을 출력하고 상기 온도 정보 신호가 디스에이블되면 상기 제 2 트리밍 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
  7. 제 6 항에 있어서,
    상기 선택 수단은
    상기 온도 정보 신호가 인에이블되면 상기 제 1 트리밍 전압을 출력하는 제 1 스위칭부, 및
    상기 온도 정보 신호가 디스에이블되면 상기 제 2 트리밍 전압을 출력하는 제 2 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 펌핑 전압 생성 회로.
KR1020070130700A 2007-12-14 2007-12-14 반도체 메모리 장치의 펌핑 전압 생성 회로 KR20090063373A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070130700A KR20090063373A (ko) 2007-12-14 2007-12-14 반도체 메모리 장치의 펌핑 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070130700A KR20090063373A (ko) 2007-12-14 2007-12-14 반도체 메모리 장치의 펌핑 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20090063373A true KR20090063373A (ko) 2009-06-18

Family

ID=40992345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070130700A KR20090063373A (ko) 2007-12-14 2007-12-14 반도체 메모리 장치의 펌핑 전압 생성 회로

Country Status (1)

Country Link
KR (1) KR20090063373A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085447B (zh) * 2016-02-16 2022-02-01 中芯国际集成电路制造(上海)有限公司 一种用于多时间程序存储器的泵体结构及电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107085447B (zh) * 2016-02-16 2022-02-01 中芯国际集成电路制造(上海)有限公司 一种用于多时间程序存储器的泵体结构及电子装置

Similar Documents

Publication Publication Date Title
US9201439B2 (en) Semiconductor device
KR20140080945A (ko) 비휘발성 메모리 장치
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
KR100798804B1 (ko) 반도체 메모리 장치
KR20150022241A (ko) 반도체 메모리 장치
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100706826B1 (ko) 비트라인 프리차지 전압 발생 장치
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
KR20090063373A (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
CN116027843A (zh) 电压调节器电路和相应的存储器器件
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
KR100825021B1 (ko) 내부전압 생성기
US8582385B2 (en) Semiconductor memory device
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
US20150177769A1 (en) Voltage generation circuits and semiconductor devices including the same
US20130321067A1 (en) Semiconductor device
KR100719147B1 (ko) 내부전원 공급장치
WO2014059560A1 (en) Apparatuses and methods for providing oscillation signals
KR101948900B1 (ko) 주기신호생성회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR100922885B1 (ko) 내부전압 발생회로
KR20150094114A (ko) 반도체 메모리 장치 및 이를 위한 기준전압 제어회로와 내부전압 발생회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination