KR20130064991A - 기준전압생성회로 및 이를 이용한 내부전압생성회로 - Google Patents

기준전압생성회로 및 이를 이용한 내부전압생성회로 Download PDF

Info

Publication number
KR20130064991A
KR20130064991A KR1020110131649A KR20110131649A KR20130064991A KR 20130064991 A KR20130064991 A KR 20130064991A KR 1020110131649 A KR1020110131649 A KR 1020110131649A KR 20110131649 A KR20110131649 A KR 20110131649A KR 20130064991 A KR20130064991 A KR 20130064991A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
internal
node
resistor
Prior art date
Application number
KR1020110131649A
Other languages
English (en)
Inventor
김영주
손종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110131649A priority Critical patent/KR20130064991A/ko
Priority to US13/451,473 priority patent/US20130147544A1/en
Publication of KR20130064991A publication Critical patent/KR20130064991A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

내부전압생성회로는 제어신호에 응답하여 기준전압의 레벨을 조절하는 기준전압생성부; 상기 기준전압을 모니터링하거나 상기 기준전압에 전압을 인가할 수 있는 패드; 및 상기 기준전압을 입력받아 서로 다른 레벨로 트리밍된 제1 및 제2 내부전압을 생성하는 내부전압트리밍부를 포함한다.

Description

기준전압생성회로 및 이를 이용한 내부전압생성회로{REFERENCE VOLTAGE GENERATION CIRCUIT AND INTERNAL VOLTAGE GENERATION CIRCUIT USING THE SAME}
본 발명은 페일에 따른 동작 오류가 발생되는 것을 방지할 수 있도록 한 기준전압생성회로 및 이를 이용한 내부전압생성회로에 관한 것이다.
통상적으로 반도체메모리장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압들을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙시에 사용되는 승압전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 승압전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 승압전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
일반적으로 내부전압들은 기준전압을 이용하여 생성하는데, 내부전압이 기준전압보다 낮은 레벨인 경우 내부전압을 전원전압에 의해 구동하거나, 내부전압을 펌핑하는 방식으로 내부전압을 생성하게 된다.
그런데, 기준전압의 레벨이 PVT(Process, Voltage, Temperature) 변동에 의해 변화하는 경우 내부온도 변화에 따른 기준전압의 온도특성이 변화하게 된다. 따라서, 기준전압의 온도특성 변화는 내부전압에도 영향을 미쳐 내부전압을 공급받는 내부회로의 동작에 오류를 야기한다.
본 발명은 기준전압의 레벨을 조절하여 내부온도 변화에 따른 기준전압의 온도 특성을 일정하게 유지함으로써, 내부전압을 공급받는 내부회로의 동작에 오류가 발생되는 것을 방지할 수 있도록 한 기준전압생성회로 및 이를 이용한 내부전압생성회로를 제공한다.
이를 위해 본 발명은 내부온도의 변화를 보상하여 전류를 생성하고, 상기 전류를 기준전압이 생성되는 출력노드로 출력하는 전류원; 상기 출력노드와 접지전압 사이에 연결된 제1 저항부; 및 상기 출력노드와 상기 접지전압 사이에 상기 제1 저항부와 병렬 연결되어, 상기 제어신호에 응답하여 저항값이 조절되는 제2 저항부를 포함하는 기준전압생성회로를 제공한다.
또한, 본 발명은 제어신호에 응답하여 기준전압의 레벨을 조절하는 기준전압생성부; 상기 기준전압을 모니터링하거나 상기 기준전압에 전압을 인가할 수 있는 패드; 및 상기 기준전압을 입력받아 서로 다른 레벨로 트리밍된 제1 및 제2 내부전압을 생성하는 내부전압트리밍부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 제어신호에 응답하여 제1 기준전압의 레벨을 조절하는 기준전압생성부; 상기 제1 기준전압을 버퍼링하여 제2 기준전압을 생성하는 버퍼부; 상기 제2 기준전압을 모니터링하거나 상기 제2 기준전압에 전압을 인가할 수 있는 패드; 및 상기 제2 기준전압을 입력받아 서로 다른 레벨로 트리밍된 제1 및 제2 내부전압을 생성하는 내부전압트리밍부를 포함하는 내부전압생성회로를 제공한다.
본 발명에 의하면 기준전압의 레벨을 조절하여 내부온도 변화에 따른 기준전압의 온도특성을 일정하게 유지함으로써, 내부전압을 공급받는 내부회로의 동작에 오류가 발생되는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부전압생성회로에 포함된 기준전압생성회로의 회로도이다.
도 3은 도 1에 도시된 내부전압생성회로에 포함된 내부전압트리밍부의 회로도이다.
도 4는 도 2에 도시된 기준전압생성회로에서 생성되는 기준전압의 내부온도 변화에 따른 특성 변화를 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 내부전압생성회로는 기준전압생성부(1), 패드(2) 및 내부전압트리밍부(3)를 포함한다. 기준전압생성부(1)는 제1 및 제2 제어신호(CNT<1:2>)에 응답하여 기준전압(VREF)의 레벨을 조절한다. 패드(2)는 모니터링(monitoring)을 위해 기준전압(VREF)이 출력되고, 기준전압(VREF)에 전압을 인가할 수 있다. 내부전압트리밍부(3)는 기준전압(VREF)을 입력받아 서로 다른 레벨로 트리밍된 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)을 생성한다. 이하, 도 2 및 도 3을 참고하여 기준전압생성부(1), 패드(2) 및 내부전압트리밍부(3)의 구성을 보다 구체적으로 살펴보면 다음과 같다.
도 2를 참고하면 기준전압생성부(1)는 전류원(11), 제1 저항부(12) 및 제2 저항부(13)를 포함한다. 전류원(11)은 내부온도 변화에 따라 전류 특성이 반대인 MOS 트랜지스터와 저항소자를 포함하여 전류(I)를 생성하는 Widlar형 전류원으로 구현되는 것이 바람직하다. 전류(I)는 기준전압(VREF)이 출력되는 노드(nd11)로 출력된다. 제1 저항부(12)는 노드(nd11)과 접지전압 사이에 연결된 복수의 다이오드 소자를 포함한다. 제2 저항부(13)는 노드(nd11) 및 노드(nd12) 사이에 연결되어 저항소자(R11)와, 제1 제어신호(CNT<1>)에 응답하여 턴온하여 노드(nd11) 및 노드(nd12)를 단락(short) 시키는 스위치소자로 동작하는 NMOS 트랜지스터(N11)와, 노드(nd12) 및 접지전압 사이에 연결되어 저항소자(R12)와, 제1 제어신호(CNT<1>)에 응답하여 턴온하여 노드(nd12)를 접지전압에 단락(short) 시키는 스위치소자로 동작하는 NMOS 트랜지스터(N12)로 구성된다.
이와 같이 구성된 기준전압생성부(1)에서 생성되는 기준전압(VREF)의 레벨은 제1 및 제2 제어신호(CNT<1:2>)에 따라 제2 저항부(13)의 저항값이 커지면 감소되고, 제2 저항부(13)의 저항값이 작아지면 기준전압(VREF)의 레벨을 증가된다.
도 3을 참고하면 내부전압트리밍부(3)는 풀업신호(PU)에 응답하여 노드(nd31)을 구동하는 구동소자로 동작하는 PMOS 트랜지스터(P31)와, 노드(nd31) 및 제1 내부전압(VINT1)이 출력되는 노드(nd32) 사이에 연결된 저항소자(R31)와, 노드(nd32) 및 제2 내부전압(VINT2)이 출력되는 노드(nd33) 사이에 연결된 저항소자(R32)와, 노드(nd33) 및 접지전압 사이에 연결된 저항소자(R33)와, 제2 내부전압(VINT2)이 기준전압(VREF)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업신호(PU)를 생성하는 비교부(31)로 구성된다.
이와 같이 구성된 내부전압트리밍부(3)는 기준전압(VREF)에 따라 레벨이 조절되는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)을 생성한다. 즉, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨은 기준전압(VREF)의 레벨이 상승하면 상승하고, 기준전압(VREF)의 레벨이 감소하면 감소한다.
이상 살펴본 바와 같이 구성된 내부전압생성회로의 동작을 도 4를 참고하여 살펴보면 다음과 같다.
우선, 기준전압(VREF)의 레벨이 PVT 변동에 의해 V1 레벨에서 V2 레벨로 상승하는 경우 기준전압(VREF)의 온도 특성이 변화한다. 즉, 기준전압(VREF)이 V1 레벨인 경우 전류(I)의 양이 저온(T2)보다 고온(T1)에서 작은데 반해, 기준전압(VREF)이 V2 레벨인 경우에는 전류(I)의 양이 저온(T2)보다 고온(T1)에서 커진다. 이와 같은 기준전압(VREF)의 온도 특성이 변화는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)에도 반영되어 내부회로의 동작 오류를 야기하기 때문에, 본 실시예의 내부전압생성회로는 제1 및 제2 제어신호(CNT<1:2>)에 따라 제2 저항부(13)의 저항값을 증가시켜 기준전압(VREF)의 레벨을 감소시킨다.
다음으로, 기준전압(VREF)의 레벨이 PVT 변동에 의해 V2 레벨에서 V1 레벨로 감소하는 경우 기준전압(VREF)의 온도 특성이 변화한다. 즉, V2 레벨인 경우 전류(I)의 양이 저온(T2)보다 고온(T1)에서 커지는 데 반해, 기준전압(VREF)이 V1 레벨인 경우에는 전류(I)의 양이 저온(T2)보다 고온(T1)에서 작아진다. 이와 같은 기준전압(VREF)의 온도 특성이 변화는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)에도 반영되어 내부회로의 동작 오류를 야기하기 때문에, 본 실시예의 내부전압생성회로는 제1 및 제2 제어신호(CNT<1:2>)에 따라 제2 저항부(13)의 저항값을 감소시켜 기준전압(VREF)의 레벨을 증가시킨다.
이상을 정리하면 본 실시예의 내부전압생성회로는 제1 및 제2 제어신호(CNT<1:2>)에 따라 기준전압(VREF)의 레벨을 조절하여 내부온도 변화에 따른 기준전압의 온도 특성을 일정하게 유지할 수 있다. 따라서, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 온도 특성도 일정하게 유지되어 내부회로의 동작에 오류가 발생되는 것을 방지할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 내부전압생성회로는 기준전압생성부(4), 버퍼부(5), 패드(6) 및 내부전압트리밍부(7)를 포함한다. 본 실시예의 내부전압생성회로는 기준전압조절부(4)에서 생성된 제1 기준전압(VREF1)을 버퍼링하여 제2 기준전압(VREF2)을 생성하는 버퍼부(5)를 포함한다는 점에서 도 1에 도시된 내부전압생성회로와 구별된다. 패드(6)는 버퍼부(5)를 통해 버퍼링된 제2 기준전압(VREF2)을 출력하므로, 모니터링 정확도가 더 높아진다.
1: 기준전압생성회로 2: 패드
3: 내부전원트리밍부 11: 전류원
12: 제1 저항부 13: 제2 저항부
31: 비교부

Claims (13)

  1. 내부온도의 변화를 보상하여 전류를 생성하고, 상기 전류를 기준전압이 생성되는 출력노드로 출력하는 전류원;
    상기 출력노드와 접지전압 사이에 연결된 제1 저항부; 및
    상기 출력노드와 상기 접지전압 사이에 상기 제1 저항부와 병렬 연결되어, 상기 제어신호에 응답하여 저항값이 조절되는 제2 저항부를 포함하는 기준전압생성회로.
  2. 제 1 항에 있어서, 상기 제1 저항부는 적어도 하나의 다이오드소자로 구성되는 기준전압생성회로.
  3. 제 1 항에 있어서, 상기 제2 저항부는
    상기 출력노드와 접지전압 사이에 연결된 저항소자; 및
    상기 출력노드와 상기 접지전압 사이에서 상기 저항소자와 병렬 연결되어 상기 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 기준전압생성회로.
  4. 제어신호에 응답하여 기준전압의 레벨을 조절하는 기준전압생성부;
    상기 기준전압을 모니터링하거나 상기 기준전압에 전압을 인가할 수 있는 패드; 및
    상기 기준전압을 입력받아 서로 다른 레벨로 트리밍된 제1 및 제2 내부전압을 생성하는 내부전압트리밍부를 포함하는 내부전압생성회로.
  5. 제 4 항에 있어서, 상기 기준전압생성부는
    내부온도의 변화를 보상하여 전류를 생성하고, 상기 전류를 기준전압이 생성되는 출력노드로 출력하는 전류원;
    상기 출력노드와 접지전압 사이에 연결된 제1 저항부; 및
    상기 출력노드와 상기 접지전압 사이에 상기 제1 저항부와 병렬 연결되어, 상기 제어신호에 응답하여 저항값이 조절되는 제2 저항부를 포함하는 내부전압생성회로.
  6. 제 5 항에 있어서, 상기 제1 저항부는 적어도 하나의 다이오드소자로 구성되는 내부전압생성회로.
  7. 제 5 항에 있어서, 상기 제2 저항부는
    상기 출력노드와 접지전압 사이에 연결된 저항소자; 및
    상기 출력노드와 상기 접지전압 사이에서 상기 저항소자와 병렬 연결되어 상기 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 내부전압생성회로.
  8. 제 4 항에 있어서, 상기 내부전압트리밍부는
    풀업신호에 응답하여 제1 노드를 구동하는 구동소자;
    상기 제1 노드와 상기 제1 내부전압이 출력되는 제2 노드 사이에 연결된 제1 저항소자;
    상기 제2 노드와 상기 제2 내부전압이 출력되는 제3 노드 사이에 연결된 제2 저항소자; 및
    상기 제2 내부전압과 상기 기준전압을 비교하여 상기 풀업신호를 생성하는 비교부를 포함하는 내부전압생성회로.
  9. 제어신호에 응답하여 제1 기준전압의 레벨을 조절하는 기준전압생성부;
    상기 제1 기준전압을 버퍼링하여 제2 기준전압을 생성하는 버퍼부;
    상기 제2 기준전압을 모니터링하거나 상기 제2 기준전압에 전압을 인가할 수 있는 패드; 및
    상기 제2 기준전압을 입력받아 서로 다른 레벨로 트리밍된 제1 및 제2 내부전압을 생성하는 내부전압트리밍부를 포함하는 내부전압생성회로.
  10. 제 9 항에 있어서, 상기 기준전압생성부는
    내부온도의 변화를 보상하여 전류를 생성하고, 상기 전류를 제1 기준전압이 생성되는 출력노드로 출력하는 전류원;
    상기 출력노드와 접지전압 사이에 연결된 제1 저항부; 및
    상기 출력노드와 상기 접지전압 사이에 상기 제1 저항부와 병렬 연결되어, 상기 제어신호에 응답하여 저항값이 조절되는 제2 저항부를 포함하는 내부전압생성회로.
  11. 제 10 항에 있어서, 상기 제1 저항부는 적어도 하나의 다이오드소자로 구성되는 내부전압생성회로.
  12. 제 10 항에 있어서, 상기 제2 저항부는
    상기 출력노드와 접지전압 사이에 연결된 저항소자; 및
    상기 출력노드와 상기 접지전압 사이에서 상기 저항소자와 병렬 연결되어 상기 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 내부전압생성회로.
  13. 제 9 항에 있어서, 상기 내부전압트리밍부는
    풀업신호에 응답하여 제1 노드를 구동하는 구동소자;
    상기 제1 노드와 상기 제1 내부전압이 출력되는 제2 노드 사이에 연결된 제1 저항소자;
    상기 제2 노드와 상기 제2 내부전압이 출력되는 제3 노드 사이에 연결된 제2 저항소자; 및
    상기 제2 내부전압과 상기 기준전압을 비교하여 상기 풀업신호를 생성하는 비교부를 포함하는 내부전압생성회로.
KR1020110131649A 2011-12-09 2011-12-09 기준전압생성회로 및 이를 이용한 내부전압생성회로 KR20130064991A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110131649A KR20130064991A (ko) 2011-12-09 2011-12-09 기준전압생성회로 및 이를 이용한 내부전압생성회로
US13/451,473 US20130147544A1 (en) 2011-12-09 2012-04-19 Reference voltage generation circuit and internal volatage generation circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131649A KR20130064991A (ko) 2011-12-09 2011-12-09 기준전압생성회로 및 이를 이용한 내부전압생성회로

Publications (1)

Publication Number Publication Date
KR20130064991A true KR20130064991A (ko) 2013-06-19

Family

ID=48571426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131649A KR20130064991A (ko) 2011-12-09 2011-12-09 기준전압생성회로 및 이를 이용한 내부전압생성회로

Country Status (2)

Country Link
US (1) US20130147544A1 (ko)
KR (1) KR20130064991A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144617A (ko) * 2014-06-17 2015-12-28 에스케이하이닉스 주식회사 온도 전압 발생 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102158859B1 (ko) 2014-05-21 2020-09-22 삼성전자주식회사 전압 발생기 및 이를 포함하는 반도체 메모리 장치
KR102487430B1 (ko) 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
KR20210153240A (ko) * 2020-06-10 2021-12-17 에스케이하이닉스 주식회사 온도 센서 및 이의 제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327376A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144617A (ko) * 2014-06-17 2015-12-28 에스케이하이닉스 주식회사 온도 전압 발생 장치

Also Published As

Publication number Publication date
US20130147544A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP4982688B2 (ja) 温度依存性を有する内部電源発生装置
KR100792370B1 (ko) 내부전압 발생 장치
KR100870433B1 (ko) 반도체 소자
KR102193790B1 (ko) 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
KR100818105B1 (ko) 내부 전압 발생 회로
KR20140029818A (ko) 반도체 장치의 전압 트리밍 회로 및 트리밍 방법
KR20120086953A (ko) 내부전압생성회로 및 반도체메모리장치
KR100904423B1 (ko) 반도체 메모리 소자
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
US10084311B2 (en) Voltage generator
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
US20130147545A1 (en) Reference voltage generation circuit and internal voltage generation circuit using the same
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
US9136018B2 (en) Internal voltage generation circuits
KR20100129991A (ko) 반도체 메모리 장치의 기판 바이어스 전압 레벨 감지 장치
US8582385B2 (en) Semiconductor memory device
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR100904426B1 (ko) 내부 전압 생성 회로
KR20150031054A (ko) 정전압 발생 장치
KR20140030552A (ko) 기준전압 발생장치
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100922885B1 (ko) 내부전압 발생회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid