KR100818105B1 - 내부 전압 발생 회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치에 사용되는 내부 전압을 생성하는 내부 전압 발생 회로에 관한 것으로서, 비교 전압과 기준 전압을 비교하여 검출 신호로 출력하는 커런트 미러형 내부 전압 검출부; 및 상기 내부 전압을 출력하고, 상기 검출 신호로써 상기 내부 전압의 레벨을 조절하는 차지 펌프부;를 포함하며, 상기 커런트 미러형 내부 전압 검출부는 출력되는 내부 전압에 대응하여 전류가 가변되는 가변 전류원을 갖는 커런트 미러의 출력에 따라 레벨이 결정되는 비교 전압을 생성함을 특징으로 한다.

Description

내부 전압 발생 회로{INNER VORTAGE GENERTION CIRCUIT}

도 1은 종래의 내부 전압 검출 회로를 도시한 회로도.

도 2는 도 1에서 공정 조건 변화와 백 바이어스 전압 VBB 레벨 변동에 따른 노드(ND1)의 전압과 검출 신호 DET0의 레벨 변화를 나타내는 파형도.

도 3은 본 발명의 내부 전압 발생 회로를 나타내는 블럭도.

도 4는 도 3의 커런트 미러형 내부 전압 검출부(10)를 나타내는 회로도.

도 5는 도 3에서 공정 조건 변화와 내부 전압 VI 레벨 변동에 따른 비교 전압 VCOMP과 검출 신호 DET1의 레벨 변화를 나타내는 파형도.

본 발명은 전압 발생 회로에 관한 것으로, 더욱 상세하게는, 반도체 메모리 장치에 사용되는 내부 전압을 생성하는 내부 전압 발생 회로에 관한 것이다.

일반적으로, 반도체 메모리 장치는 안정적인 동작을 위해 일정한 레벨을 갖는 다양한 내부 전압들을 만들어 사용한다. 특히, 반도체 메모리 장치는 누설 전류(leakage current)를 줄이고 문턱 전압 안정을 위해 백 바이어스 전압을 생성하여 내부에 구비된 MOS 트랜지스터들로 제공한다.

백 바이어스 전압 등과 같은 내부 전압은 안정적인 동작을 위해 공정 조건, 즉, PVT(Process, Voltage, Temperature) 변화에 대해서 항상 일정 범위 내의 전압 레벨로 유지되어야 한다. 따라서, 내부 전압의 레벨이 항상 일정 범위 내로 유지되기 위해 내부 전압 레벨 변동을 검출하는 검출 회로가 수반되어야 한다.

종래의 백 바이어스 전압 검출 회로는 도 1에 도시된 바와 같이, 내부 전원 전압 VINT, 외부 접지 전압 VSS, 및 내부적으로 레벨이 변동되는 백 바이어스 전압 VBB에 의한 PMOS 트랜지스터들(P1,P2)의 턴 온 저항 차로 검출 신호 DET0를 출력한다.

즉, 백 바이어스 전압 VBB이 접지 전압 VSS 레벨보다 하강하면, PMOS 트랜지스터(P2)의 게이트와 소스 간에 형성되는 전압의 절대값이 커져서, PMOS 트랜지스터(P2)의 저항이 PMOS 트랜지스터(P1)의 저항에 비해 작아진다. 따라서, PMOS 트랜지스터들(P1,P2)의 저항비 변화에 의해 노드(ND1)의 전위가 하강한다.

노드(ND1)의 전위가 인버터(INV)를 구성하는 MOS 트랜지스터형 풀 업 소자의 문턱 전압보다 아래로 하강하면, 상기 MOS 트랜지스터형 풀 업 소자에 의해 검출 신호 DET0가 접지 전압 VSS 레벨에서 전원 전압 VDD 레벨로 천이한다.

이때, 검출 신호 DET0의 천이 포인트(point)는 PMOS 트랜지스터들(P1,P2)의 사이즈 조절을 통해 미리 설정된 레벨로 설정될 수 있으며, 설정된 검출 신호 DET0의 천이 포인트에 대응하여 백 바이어스 전압 VBB의 레벨이 조절된다.

즉, 종래의 백 바이어스 전압 검출 회로는 PMOS 트랜지스터들(P1,P2)과 인버터(INV)의 동작에 의해 백 바이어스 전압 VBB의 레벨 변동을 검출하여 검출 신호 DET0로 출력하며, 검출 신호 DET0의 상태에 따라 백 바이어스 전압 VBB의 레벨이 조절된다.

하지만, 종래의 백 바이어스 전압 검출 회로는 공정 조건 변화에 의해 내부 전원 전압 VINT 레벨이 변동될 수 있거나 PMOS 트랜지스터들(P1,P2)과 인버터(INV)의 특성이 변할 수 있다.

이 경우, 도 2에 도시된 바와 같이, 노드(ND1)의 전압 레벨 변동이 심해지므로, 검출 신호 DET0의 레벨이 큰 변동 값을 가져서, 검출 포인트의 스큐(skew)가 커지는 문제점이 있다.

따라서, 본 발명의 목적은 공정 변화에 따라 내부 전압의 검출 포인트가 변동하는 것을 줄이고자 함에 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 내부 전압 발생 회로는, 상기 비교 전압과 기준 전압을 비교하여 검출 신호로 출력하는 커런트 미러형 내부 전압 검출부; 및 상기 내부 전압을 출력하고, 상기 검출 신호로써 상기 내부 전압의 레벨을 조절하는 차지 펌프부;를 포함함을 특징으로 한다.

여기서, 상기 내부 전압은 네거티브 전압 레벨을 가짐이 바람직하다.

상기 구성에서, 상기 커런트 미러형 내부 전압 검출부는 가변 전류원을 갖는 커런트 미러의 출력에 따라 레벨이 결정되는 비교 전압을 생성함을 특징으로 한다.

상기 가변 전류원은 출력되는 내부 전압에 따라 전류가 가변됨을 특징으로 한다.

상기 커런트 미러형 내부 전압 검출부는 상기 내부 전압에 따라 전류가 가변되는 가변 전류원과 고정 전류원으로 구동되어 구동 제어 신호를 출력하는 커런트 미러부; 상기 구동 제어 신호에 따라 전류의 양을 제어하고, 상기 전류에 대응하는 레벨의 상기 비교 전압을 출력하는 구동부; 및 상기 비교 전압과 상기 기준 전압을 비교하여 상기 검출 신호로 출력하는 비교부;를 포함함이 바람직하다.

상기 커런트 미러형 내부 전압 검출부의 구성에서, 상기 커런트 미러부는, 제 1 노드와 연결되는 공통 게이트 단자를 갖고, 전원 전압 라인과 상기 제 1 노드, 그리고 상기 전원 전압 라인과 제 2 노드 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 PMOS 트랜지스터; 상기 제 2 노드와 연결되는 공통 게이트 단자를 갖고, 상기 제 1 노드와 제 3 노드, 그리고 상기 제 2 노드와 접지 전압 라인 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 NMOS 트랜지스터; 및 상기 제 3 노드와 상기 내부 전압 라인 사이에 연결되는 제 1 저항;을 포함하며, 상기 제 1 노드로 상기 구동 제어 신호를 출력함이 바람직하다.

또한, 상기 구동부는, 상기 구동 제어 신호에 따라 전류의 양을 제어하는 전류원; 및 상기 전류에 대응되는 레벨을 갖는 상기 비교 전압을 출력하는 부하;를 포함함이 바람직하다.

상기 구동부의 구성에서, 상기 전류원은 상기 구동 제어 신호에 따라 전원 전압에서 제공되는 전류의 양을 제어하는 제 3 PMOS 트랜지스터를 포함함이 바람직하다.

이때, 상기 제 1 내지 제 3 PMOS 트랜지스터와 상기 제 1 및 제 2 NMOS 트랜지스터의 사이즈는 모두 동일함이 바람직하다.

상기 구동부의 구성에서, 상기 부하는 상기 전류원과 접지 전압 라인 사이에 연결된 제 2 저항을 포함함이 바람직하다.

상기 커런트 미러형 내부 전압 검출부의 구성에서, 상기 비교부는 상기 비교 전압을 비반전 입력 단자로 입력받고 상기 기준 전압을 반전 입력 단자로 입력받아 상기 검출 신호를 출력하는 연산 증폭기를 포함함이 바람직하다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 면에 따른 내부 전압 발생 회로는, 출력되는 내부 전압에 따라 전류가 가변되는 가변 전류원과 고정 전류원으로 구동되어 구동 제어 신호를 출력하는 커런트 미러부; 상기 구동 제어 신호에 따라 전류의 양을 제어하고, 상기 전류에 대응하는 레벨의 상기 비교 전압을 출력하는 구동부; 상기 비교 전압과 기준 전압을 비교하여 검출 신호로 출력하는 비교부; 및 상기 내부 전압을 출력하고, 상기 검출 신호로써 상기 내부 전압의 레벨을 조절하는 차지 펌프부;를 포함함을 특징으로 한다.

여기서, 상기 내부 전압은 네거티브 전압 레벨을 가짐이 바람직하다.

상기 구성에서, 상기 커런트 미러부는, 제 1 노드와 연결되는 공통 게이트 단자를 갖고, 전원 전압 라인과 상기 제 1 노드, 그리고 상기 전원 전압 라인과 제 2 노드 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 PMOS 트랜지스터; 상기 제 2 노드와 연결되는 공통 게이트 단자를 갖고, 상기 제 1 노드와 제 3 노드, 그리고 상기 제 2 노드와 접지 전압 라인 사이에 각각 연결되어 커런트 미러 를 형성하는 제 1 및 제 2 NMOS 트랜지스터; 및 상기 제 3 노드와 상기 내부 전압 라인 사이에 연결되는 제 1 저항;을 포함하며, 상기 제 1 노드로 상기 구동 제어 신호를 출력함이 바람직하다.

또한, 상기 구동부는, 상기 구동 제어 신호에 따라 전류의 양을 제어하는 전류원; 및 상기 전류에 대응되는 레벨을 갖는 상기 비교 전압을 출력하는 부하;를 포함함이 바람직하다.

상기 구동부의 구성에서, 상기 전류원은 상기 구동 제어 신호에 따라 전원 전압에서 제공되는 전류의 양을 제어하는 제 3 PMOS 트랜지스터를 포함함이 바람직하다.

이때, 상기 제 1 내지 제 3 PMOS 트랜지스터와 상기 제 1 및 제 2 NMOS 트랜지스터의 사이즈는 모두 동일함을 특징으로 하는 내부 전압 발생 회로.

상기 구동부의 구성에서, 상기 부하는 상기 전류원과 접지 전압 라인 사이에 연결된 제 2 저항을 포함함이 바람직하다.

아울러, 상기 비교부는 상기 비교 전압을 비반전 입력 단자로 입력받고 상기 기준 전압을 반전 입력 단자로 입력받아 상기 검출 신호를 출력하는 연산 증폭기를 포함함을 특징으로 하는 내부 전압 발생 회로.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.

본 발명의 내부 전압 발생 회로는 커런트 미러로써 가변되는 내부 전압에 대응되는 비교 전압을 생성하고, 상기 비교 전압과 기준 전압의 레벨을 비교하여 상 기 내부 전압의 레벨을 조절한다.

본 발명의 실시 예에서, 내부 전압 VI은 백 바이어스 전압 VBB과 같이 네거티브 전압 레벨을 갖는 전압을 의미하며, 기준 전압 VREF은 내부 전압 VI의 타겟 레벨에 대응되는 절대값을 갖는 전압을 의미한다. 그리고, 내부 전원 전압 VINT은 외부 전원 전압 등으로 대체될 수 있다.

구체적으로, 본 발명의 내부 전압 발생 회로는, 도 3과 같이, 피드백된 내부 전압 VI과 기준 전압 VREF의 레벨을 비교하여 검출 신호 DET1로 출력하는 커런트 미러형 내부 전압 검출부(10)와, 검출 신호 DET1로써 내부 전압 VI의 레벨을 조절하는 차지 펌프부(20)를 포함한다.

커런트 미러형 내부 전압 검출부(10)는, 도 4에 도시된 바와 같이, 내부 전압 VI에 따라 전류가 가변되는 가변 전류원과 고정 전류원으로 구동되어 구동 제어 신호 DRC를 출력하는 커런트 미러부(11), 구동 제어 신호 DRC에 따라 전류의 양을 제어하고 상기 전류에 대응하는 레벨의 비교 전압 VCOMP을 출력하는 구동부(12), 및 비교 전압 VCOMP과 기준 전압 VREF을 비교하여 검출 신호 DET1로 출력하는 비교부(13)를 포함한다.

커런트 미러부(11)는 내부 전원 전압 VINT 라인과 노드(ND2) 사이에 연결되는 PMOS 트랜지스터(P3), 내부 전원 전압 VINT 라인과 노드(ND3) 사이에 연결되는 PMOS 트랜지스터(P4), 노드(ND2)와 저항(R1) 사이에 연결되는 NMOS 트랜지스터(N1), 노드(ND3)와 접지 전압 VSS 라인 사이에 연결되는 NMOS 트랜지스터(N2), 및 NMOS 트랜지스터(N1)와 내부 전압 VI 라인 사이에 연결되는 저항(R1)을 포함한 다. 여기서, 두 PMOS 트랜지스터(P3,P4)의 게이트 단자는 노드(ND2)에 공통으로 연결되고, 두 NMOS 트랜지스터(N1,N2)의 게이트 단자는 노드(ND3)에 공통으로 연결된다.

상기 구성에서, 두 PMOS 트랜지스터(P3,P4)와 두 NMOS 트랜지스터(N1,N2)가 각각 커런트 미러(current mirror) 구조를 이루며, 내부 전압 VI과 저항(R1)에 의해 형성되는 전류가 노드(ND2)를 통해 구동 제어 신호 DRC로 제공된다.

이때, 커런트 미러 동작을 위해, 두 PMOS 트랜지스터(P3,P4)와 두 NMOS 트랜지스터(N1,N2)의 사이즈는 모두 동일한 것이 바람직하다.

구동부(12)는 구동 제어 신호 DRC에 따라 내부 전원 전압 VINT에서 제공되는 전류의 양을 제어하는 PMOS 트랜지스터(P5)와, PMOS 트랜지스터(P5)와 접지 전압 VSS 라인 사이에 연결되는 저항(R2)을 포함한다.

상기 구성에서, PMOS 트랜지스터(P5)와 저항(R2)은 직렬로 연결되고 PMOS 트랜지스터(P5)와 저항(R2) 사이를 연결하는 노드를 통해 비교 전압 VCOMP이 제공되며, PMOS 트랜지스터(P5)에서 공급되는 전류와 저항(R2)에 의해 비교 전압 VCOMP의 레벨이 결정된다.

이때, 노드(ND2)와 동일한 전류를 저항(R2)으로 공급하기 위해, PMOS 트랜지스터(P5)의 사이즈는 커런트 미러부(11)의 두 PMOS 트랜지스터(P3,P4)와 두 NMOS 트랜지스터(N1,N2)의 사이즈와 동일한 것이 바람직하다.

비교부(13)는 비교 전압 VCOMP과 기준 전압 VREF을 비교하여 검출 신호 DET1로 출력하는 연산 증폭기(OP)를 포함한다. 여기서, 연산 증폭기(OP)는 전원 전압 VDD과 접지 전압 VSS에 의해 구동하며, 연산 증폭기(OP)의 비반전 단자(+)는 비교 전압 VCOMP을 입력받고, 반전 단자(-)는 기준 전압 VREF을 입력받는다.

이와 같은 구성을 갖는 커런트 미러형 내부 전압 검출부(10)의 내부 전압 VI 검출 동작을 상세히 살펴보면 아래와 같다.

우선, 커런트 미러 구조의 PMOS 트랜지스터들(P3,P4)과 NMOS 트랜지스터들(N1,N2)에 의해 노드(ND2)와 노드(ND3)에 흐르는 전류가 동일해진다. 그리고, 가상 쇼트(virtual short) 현상에 의해 NMOS 트랜지스터(N1)와 저항(R1) 사이의 노드가 접지 전압 VSS 레벨로 된다.

따라서, 저항(R1)의 양단 사이에 형성되는 전압은 내부 전압 VI 레벨과 동일하게 되며, 내부 전압 VI의 레벨이 변동할 경우 저항(R1)에는 내부 전압 VI 레벨 변동에 비례하는 전류 iVI가 흐르게 된다. 이때, 전류 iVI는 내부 전압 VI에서 저항(R1)을 나눈 값을 갖는다.

그리고, 저항(R1)과 동일 노드 상에 위치하는 PMOS 트랜지스터(P3)에도 전류 iVI가 흐르게 되므로, 구동 제어 신호 DRC에 의해 PMOS 트랜지스터(P5)에도 동일한 전류가 iVI가 흐르게 된다.

결국, 비교 전압 VCOMP은 저항(R2)에서 저항(R1)을 나눈 값에 내부 전압 VI을 곱한 만큼의 레벨을 갖게 된다. 즉, 비교 전압 VCOMP은 내부 전압 VI의 레벨이 하강하면 비례적으로 상승하고, 내부 전압 VI의 레벨이 상승하면 비례적으로 하강하는 전압 레벨을 갖는다.

그리고, 연산 증폭기(OP)는 내부 전압 VI에 따라 레벨이 변동되는 비교 전압 VCOMP과 미리 정해진 타겟 레벨을 갖는 기준 전압 VREF을 비교하여 검출 신호 DET1로 출력한다.

예를 들어, 내부 전압 VI의 타겟 레벨을 -0.6V로 설정한 경우, 도 5에 도시된 바와 같이, 내부 전압 VI의 레벨이 하강하여 비교 전압 VCOMP이 0.6V로 상승했을 때 검출 신호 DET1가 하이 레벨에서 로우 레벨로 천이한다. 반면에, 내부 전압 VI의 레벨이 상승하여 비교 전압 VCOMP이 0.6V로 하강했을 때 검출 신호 DET1는 로우 레벨에서 하이 레벨로 천이한다.

이와 같이 커런트 미러형 내부 전압 검출부(10)는 내부 전압 VI의 레벨 변동에 따라 레벨이 천이되는 검출 신호 DET1를 출력하며, 차지 펌프부(20)는 검출 신호 DET1로써 내부 전압 VI의 레벨을 조절하여 타겟 레벨을 기준으로 소정 범위 내의 레벨을 유지하는 내부 전압 VI을 출력한다.

차지 펌프부(20)는 캐패시터 소자를 이용하여 검출 신호 DET1에 따라 차지(charge) 또는 디스차지(discharge)를 반복함으로써 내부 전압 VI의 레벨을 조절하며, 이러한 차지 펌프부(20)는 당업계에 널리 알려진 회로이므로 자세한 구성 및 동작 설명은 생략하기로 한다.

이상에서 살펴본 바와 같이, 본 발명은 커런트 미러 구조를 이용하여 내부 전압 VI에 대응되는 비교 전압 VCOMP을 생성하고, 생성된 비교 전압 VCOMP과 기준 전압 VREF을 비교함으로써 내부 전압 VI의 레벨을 검출하며, 검출된 결과에 따라 내부 전압 VI의 레벨을 조절한다.

특히, 내부 전압 VI의 레벨을 검출함에 있어, 본 발명은 내부 전압 VI 변동 에 대응되는 가변 전류를 복사하여 비교 신호 VCOMP로 생성한다.

따라서, 본 발명은 공정 조건 변화에 따라 비교 신호 VCOMP의 레벨 변동이 크게 변하지 않으므로, 공정 조건 변화에 따른 내부 전압 VIN 레벨 검출 포인트의 스큐가 줄어들 수 있는 효과가 있다.

이와 같이, 본 발명은 커런트 미러를 이용하여 내부 전압의 레벨을 검출함으로써, 공정 조건 변화에 따른 내부 전압 레벨 검출 포인트의 스큐가 줄어들 수 있는 효과가 있다.

본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (19)

1. 비교 전압을 생성하고, 상기 비교 전압과 기준 전압을 비교하여 검출 신호로 출력하는 커런트 미러형 내부 전압 검출부; 및

   상기 내부 전압을 출력하고, 상기 검출 신호로써 상기 내부 전압의 레벨을 조절하는 차지 펌프부;를 포함함을 특징으로 하는 내부 전압 발생 회로.
2. 제 1 항에 있어서,

   상기 내부 전압은 네거티브 전압 레벨을 가짐을 특징으로 하는 내부 전압 발생 회로.
3. 제 1 항에 있어서,

   상기 커런트 미러형 내부 전압 검출부는 가변 전류원을 갖는 커런트 미러의 출력에 따라 레벨이 결정되는 비교 전압을 생성함을 특징으로 하는 내부 전압 발생 회로.
4. 제 3 항에 있어서,

   상기 가변 전류원은 상기 내부 전압에 대응되어 전류가 가변됨을 특징으로 하는 내부 전압 발생 회로.
5. 제 4 항에 있어서,

   상기 커런트 미러형 내부 전압 검출부는,

   상기 내부 전압에 따라 전류가 가변되는 가변 전류원과 고정 전류원으로 구동되어 구동 제어 신호를 출력하는 커런트 미러부;

   상기 구동 제어 신호에 따라 전류의 양을 제어하고, 상기 전류에 대응하는 레벨의 상기 비교 전압을 출력하는 구동부; 및

   상기 비교 전압과 상기 기준 전압을 비교하여 상기 검출 신호로 출력하는 비교부;를 포함함을 특징으로 하는 내부 전압 발생 회로.
6. 제 5 항에 있어서,

   상기 커런트 미러부는,

   제 1 노드와 연결되는 공통 게이트 단자를 갖고, 전원 전압 라인과 상기 제 1 노드, 그리고 상기 전원 전압 라인과 제 2 노드 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 PMOS 트랜지스터;

   상기 제 2 노드와 연결되는 공통 게이트 단자를 갖고, 상기 제 1 노드와 제 3 노드, 그리고 상기 제 2 노드와 접지 전압 라인 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 NMOS 트랜지스터; 및

   상기 제 3 노드와 상기 내부 전압 라인 사이에 연결되는 제 1 저항;을 포함하며,

   상기 제 1 노드로 상기 구동 제어 신호를 출력함을 특징으로 하는 내부 전압 발생 회로.
7. 제 5 항에 있어서,

   상기 구동부는,

   상기 구동 제어 신호에 따라 전류의 양을 제어하는 전류원; 및

   상기 전류에 대응되는 레벨을 갖는 상기 비교 전압을 출력하는 부하;를 포함함을 특징으로 하는 내부 전압 발생 회로.
8. 제 7 항에 있어서,

   상기 전류원은 상기 구동 제어 신호에 따라 전원 전압에서 제공되는 전류의 양을 제어하는 제 3 PMOS 트랜지스터를 포함함을 특징으로 하는 내부 전압 발생 회로.
9. 제 6 항에 있어서,

   상기 제 1 및 제 2 PMOS 트랜지스터와 상기 제 1 및 제 2 NMOS 트랜지스터의 사이즈는 모두 동일함을 특징으로 하는 내부 전압 발생 회로.
10. 제 7 항에 있어서,

    상기 부하는 상기 전류원과 접지 전압 라인 사이에 연결된 제 2 저항을 포함함을 특징으로 하는 내부 전압 발생 회로.
11. 제 5 항에 있어서,

    상기 비교부는 상기 비교 전압을 비반전 입력 단자로 입력받고 상기 기준 전압을 반전 입력 단자로 입력받아 상기 검출 신호를 출력하는 연산 증폭기를 포함함을 특징으로 하는 내부 전압 발생 회로.
12. 출력되는 내부 전압에 따라 전류가 가변되는 가변 전류원과 고정 전류원으로 구동되어 구동 제어 신호를 출력하는 커런트 미러부;

    상기 구동 제어 신호에 따라 전류의 양을 제어하고, 상기 전류에 대응하는 레벨의 상기 비교 전압을 출력하는 구동부;

    상기 비교 전압과 기준 전압을 비교하여 검출 신호로 출력하는 비교부; 및

    상기 내부 전압을 출력하고, 상기 검출 신호로써 상기 내부 전압의 레벨을 조절하는 차지 펌프부;를 포함함을 특징으로 하는 내부 전압 발생 회로.
13. 제 12 항에 있어서,

    상기 내부 전압은 네거티브 전압 레벨을 가짐을 특징으로 하는 내부 전압 발생 회로.
14. 제 12 항에 있어서,

    상기 커런트 미러부는,

    제 1 노드와 연결되는 공통 게이트 단자를 갖고, 전원 전압 라인과 상기 제 1 노드, 그리고 상기 전원 전압 라인과 제 2 노드 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 PMOS 트랜지스터;

    상기 제 2 노드와 연결되는 공통 게이트 단자를 갖고, 상기 제 1 노드와 제 3 노드, 그리고 상기 제 2 노드와 접지 전압 라인 사이에 각각 연결되어 커런트 미러를 형성하는 제 1 및 제 2 NMOS 트랜지스터; 및

    상기 제 3 노드와 상기 내부 전압 라인 사이에 연결되는 제 1 저항;을 포함하며,

    상기 제 1 노드로 상기 구동 제어 신호를 출력함을 특징으로 하는 내부 전압 발생 회로.
15. 제 12 항에 있어서,

    상기 구동부는,

    상기 구동 제어 신호에 따라 전류의 양을 제어하는 전류원; 및

    상기 전류에 대응되는 레벨을 갖는 상기 비교 전압을 출력하는 부하;를 포함함을 특징으로 하는 내부 전압 발생 회로.
16. 제 15 항에 있어서,

    상기 전류원은 상기 구동 제어 신호에 따라 전원 전압에서 제공되는 전류의 양을 제어하는 제 3 PMOS 트랜지스터를 포함함을 특징으로 하는 내부 전압 발생 회로.
17. 제 14 항에 있어서,

    상기 제 1 및 제 2 PMOS 트랜지스터와 상기 제 1 및 제 2 NMOS 트랜지스터의 사이즈는 모두 동일함을 특징으로 하는 내부 전압 발생 회로.
18. 제 15 항에 있어서,

    상기 부하는 상기 전류원과 접지 전압 라인 사이에 연결된 제 2 저항을 포함함을 특징으로 하는 내부 전압 발생 회로.
19. 제 12 항에 있어서,

    상기 비교부는 상기 비교 전압을 비반전 입력 단자로 입력받고 상기 기준 전압을 반전 입력 단자로 입력받아 상기 검출 신호를 출력하는 연산 증폭기를 포함함을 특징으로 하는 내부 전압 발생 회로.

Images