TWI773214B - 振盪電路以及半導體積體電路 - Google Patents

振盪電路以及半導體積體電路 Download PDF

Info

Publication number
TWI773214B
TWI773214B TW110110537A TW110110537A TWI773214B TW I773214 B TWI773214 B TW I773214B TW 110110537 A TW110110537 A TW 110110537A TW 110110537 A TW110110537 A TW 110110537A TW I773214 B TWI773214 B TW I773214B
Authority
TW
Taiwan
Prior art keywords
current
circuit
transistor
oscillator
output
Prior art date
Application number
TW110110537A
Other languages
English (en)
Other versions
TW202141218A (zh
Inventor
中谷真史
村上洋樹
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202141218A publication Critical patent/TW202141218A/zh
Application granted granted Critical
Publication of TWI773214B publication Critical patent/TWI773214B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0232—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Pulse Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Logic Circuits (AREA)

Abstract

本發明提供一種振盪電路以及半導體積體電路，能夠抑制由於定電流電路的異常所引起的時脈訊號的頻率的上限。本發明的振盪電路包含定電流電路、振盪器以及電流限制電路。定電流電路根據電源電壓而產生第1輸出電流。電流限制電路接收第1輸出電流及產生第2輸出電流，且在電源電壓下降到低於定電流電路的運作保證範圍的下限時，限制第2輸出電流的上限。振盪器根據第2輸出電流而產生時脈訊號。藉由限制第2輸出電流的上限，可限制時脈訊號的最大頻率。

Description

振盪電路以及半導體積體電路
本發明是關於振盪電路，特別是關於使用定電流電路的振盪電路。
習知技術已提到多種定電流電路的技術或應用。例如日本專利特開2005-234890號公報揭示了將電流鏡電路用於定電流電路。日本專利特開2013-97751號公報公開了不依存電源電壓且輸出恆定電流的定電流電路。此外，日本專利特開2017-69825號公報揭示了使用定電流電路（V/I轉換電路）的振盪電路。
第1圖表示既有的定電流電路10，其包含：運算放大器OP、PMOS電晶體PMOS1、PMOS2以及可變電阻RT 。PMOS電晶體PMOS1及可變電阻RT 之間具有節點N。運算放大器OP的反相輸入端子（-）接收基準電壓VREF ，非反相輸入端子（+）接收節點N的電壓VN 。電晶體PMOS1與可變電阻RT 串聯在電源電壓VDD與接地電位GND之間，電晶體PMOS1的閘極與運算放大器OP的輸出連接。可變電阻RT 被配置以相應於電路元件的公差等而微調其電阻值。運算放大器OP控制電晶體PMOS1的閘極電壓，使得節點N的電壓VN 與基準電壓VREF 相等（VN =VREF ）。換言之，運算放大器OP作為單位增益緩衝器來運作。因此，流通於電晶體PMOS1的基準電流，以IREF =VREF /RT 表示，基準電流IREF 成為不依存電源電壓的變動的定電流。另外，運算放大器OP的輸出還可耦接至與電晶體PMOS1構成電流鏡電路的電晶體PMOS2的閘極。藉此，電晶體PMOS2可產生與流通於電晶體PMOS1的電流IREF 相應的輸出電流IMIRROR ，且將該輸出電流IMIRROR 提供給負載。
第2圖表示利用第1圖所示的定電流電路10的振盪電路的一例。振盪器20包含一對的延遲電路22、24及正反器電路26。定電流電路10的P型電晶體PMOS2（繪示於第3(A)圖中）提供輸出電流IMIRROR 給延遲電路22、24的第一輸入端。延遲電路22、24的輸出OUT1、OUT2分別與正反器電路26的輸入S、R連接。正反器電路26的輸出Q、
Figure 02_image001
分別與延遲電路22、24的第二輸入端連接，且在輸出Q產生時脈訊號CLK。其中，輸出
Figure 02_image001
為輸出Q的反相。
第3(A)圖表示延遲電路22的構成，第3(B)、3(C)、3(D)圖分別為延遲電路22的輸入IN、節點N3及輸出OUT1上的電壓對應時間的運作波形。延遲電路22包含N型電晶體NMOS1、電容器C以及比較器CMP。定電流電路10的P型電晶體PMOS2與延遲電路22的N型電晶體NMOS1串聯在電源電壓VDD與接地電位GND之間。定電流電路10的電晶體PMOS2所產生的輸出電流IMIRROR 被提供給位於電晶體PMOS2與電晶體NMOS1之間的節點N3。電容器C及比較器CMP耦接至節點N3。詳細而言，比較器CMP的反相輸入端子（-）接收基準電壓VREF ，非反相輸入端子（+）接收節點N3的電壓。比較器CMP被配置以比較節點N3的電壓與基準電壓VREF ，當節點N3的電壓小於或等於基準電壓VREF 時，比較器CMP輸出L位準，當節點N3的電壓大於基準電壓VREF 時，比較器CMP輸出H位準。比較器CMP的輸出OUT1與正反器電路26的輸入S連接；正反器電路26的輸出Q作為輸入IN，施加於電晶體NMOS1的閘極。延遲電路24亦為相同的構成。
詳細而言，在時間t1～t4的期間，正反器電路26的輸出Q為L位準(即輸入IN為L位準)，在這段期間，電晶體NMOS1關閉，電容器C透過電晶體PMOS2與電源電壓VDD連接，換言之，電容器C在時間t1～t4的期間被充電。
時間t1開始前，輸入IN為H位準，使電晶體NMOS1為導通狀態，因此透過導通的電晶體NMOS1，節點N3的電壓朝向接地電位GND放電。此時，透過運算放大器OP的輸出電壓Vg而流通於電晶體PMOS2的電流小於能夠流通於電晶體NMOS1的電流，因此，節點N3的電位幾乎變得與接地電位GND相等，電容器C未被充電。在時間t1，當電晶體NMOS1一關閉，則電荷會從電源電壓VDD透過電晶體PMOS2對電容器C充電。充電速度與流通於電晶體PMOS2的輸出電流IMIRROR 依存。
當電容器C被充電且節點N3的電壓變得大於基準電壓VREF 時，比較器CMP的輸出OUT1變成H位準。之後，因為正反器電路26接收來自比較器CMP的H位準的輸出OUT1，正反器電路26的輸出Q(即輸入IN)在時間t4開始朝向H位準變化，使得電晶體NMOS1導通，電容器C開始放電。當節點N3的電壓變得比基準電壓VREF 還低時，比較器CMP的輸出OUT1變成L位準。此外，自時間t4開始，因為正反器電路26輸出
Figure 02_image001
開始朝向L位準變化，使得另一延遲電路24的輸入IN朝向L位準變化，進而使延遲電路24的電容器C開始被充電。如此一來，透過相互連接正反器電路26的延遲電路22、24所產生的振盪，從正反器電路26的輸出Q產生時脈訊號CLK。
在定電流電路10中，假如電源電壓VDD下降到很接近基準電壓VREF ，則做為運算放大器OP的輸出驅動器的電晶體PMOS1，將變得無法在飽和區運作，使得運算放大器OP的輸出電壓Vg變得非常地低。這樣一來，電晶體PMOS2同樣也變得無法持續在飽和區運作，而有可能產生與電流鏡比無關，且明顯大於電晶體PMOS1的基準電流IREF 的輸出電流IMIRROR 。
第3(C)圖的輸出電流IMIRROR_L （虛線）表示出當輸出電流IMIRROR 明顯大於基準電流IREF 的非理想情況。若從輸出電流IMIRROR_S 增加為輸出電流IMIRROR_L ，則電容器C的充電時間會相應於此而變短。因此，如第3(D)圖所示，在理想情況中（即輸出電流IMIRROR_S 等於基準電流IREF 的實施例中），比較器CMP的輸出OUT1在時間t3變成H位準；相對地，在非理想情況中（即輸出電流IMIRROR_L 明顯大於基準電流IREF 的實施例中），輸出OUT1在早於時間t3的時間t2變成H位準。換句話說，在這樣的非理想情況中，相較於理想情況，電容器C的充電所造成的延遲時間就變短，所產生的時脈訊號CLK的振盪頻率就變高。萬一振盪器20產生的時脈訊號CLK的頻率變得過高，則需與時脈訊號CLK同步的電路的運作將無法被保證。
本發明是為了解決像這樣的既有課題，目的在於提供一種振盪電路，能夠對由於定電流電路的異常而引起的時脈訊號的頻率進行上限抑制。
關於本發明的振盪電路，包含：定電流電路，被配置以根據電源電壓而產生第1輸出電流；電流限制電路，被配置以接收第1輸出電流及產生第2輸出電流，且在電源電壓下降到低於定電流電路的運作保證範圍的下限時，限制第2輸出電流的上限；以及振盪器，被配置以根據第2輸出電流而產生時脈訊號。
根據本發明，由於限制了電源電壓下降到低於定電流電路的運作保證範圍的下限時的異常電流，因此可以防止時脈訊號的頻率比需要的值還更高。
接著，參照圖式詳細說明本發明的實施形態。關於本發明的振盪電路，能夠被利用在快閃記憶體、動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）、可變電阻式記憶體（RRAM）、磁性隨機存取記憶體（MRAM）等記憶裝置，或是邏輯、訊號處理等各種的半導體裝置。
第4圖表示本實施例的振盪電路的構成，針對與第2圖以及第3(A)圖相同的構成，則給予同一個參考編號，並省略重複的說明。
本實施例的振盪電路100包含定電流電路10、電流限制電路110以及振盪器20。電流限制電路110是配置於定電流電路10與振盪器20之間。其中，僅於振盪器20中繪示延遲電路22作為代表，而有關振盪器20的其他元件，例如延遲電路24與正反器電路26則被省略繪示出。於一實施例中，延遲電路22與24可共同地耦接至一個電流限制電路110。於另一實施例中，振盪電路100可包括兩個電晶體PMOS2與兩個電流限制電路110，且延遲電路22是耦接至串接的其中一個電晶體PMOS2與其中一個電流限制電路110，而延遲電路24是耦接至串接的另一個電晶體PMOS2與另一個電流限制電路110。
本實施例的電流限制電路110被配置為在定電流電路10流通異常大的定電流時，限制振盪器20產生的時脈訊號CLK的頻率的上限。舉例來說，若提供給定電流電路10的電源電壓VDD，因為某種原因從預定的電源電壓VDD（例如1.8V）下降到很靠近基準電壓VREF （例如，以能帶隙參考電路產生的1.2V）時，運算放大器OP的輸出電壓Vg將變得過小，且作為輸出驅動器的電晶體PMOS1、PMOS2變得不在飽和區運作（例如，在線性區運作）。如此一來，電晶體PMOS1、PMOS2所構成的電流鏡電路不能正常運作，電晶體PMOS2的輸出電流IMIRROR 不遵照電流鏡比，有可能變得非常大。
如第3(A)圖所示，振盪器20的延遲電路22、24包含電容器C。對電容器C充電的時間，與輸出電流IMIRROR 依存。若輸出電流IMIRROR 變得越大，則充電速度就變得越快，延遲電路22、24造成的延遲時間就變得越短，時脈訊號CLK的頻率就變得越高。
本實施例的電流限制電路110被配置為規範電源電壓VDD降低時的定電流電路10的輸出電流IMIRROR 的上限，防止延遲電路22的電容器C的充電時間變得過短，而造成延遲時間短於第一預定值的問題，進而使時脈訊號CLK的頻率不大於第二預定值。藉此，可保證與來自於振盪電路100的時脈訊號CLK同步運作的電路的運作。
本實施例的電流限制電路110如第4圖所示，包含P型電晶體PMOS4、PMOS5以及電阻RLIM 。其中，電晶體PMOS5是串聯在定電流電路10與振盪器20之間。於本實施例中，電晶體PMOS5是串聯在電晶體PMOS2與電晶體NMOS1之間。電流限制電路110包括位於電源電壓VDD與接地電位GND之間的電流ILIM 電流路徑，且電晶體PMOS4與電阻RLIM 是串聯在電流ILIM 流通路徑中。電晶體PMOS4的閘極以及電晶體PMOS5的閘極是共通地連接至位於電晶體PMOS4以及電阻RLIM 之間的節點N4。電晶體PMOS4以及電晶體PMOS5構成電流鏡電路。根據本實施例的電流限制電路110，電晶體PMOS5的閘極的偏壓是由流通於電晶體PMOS4以及電阻RLIM 的電流ILIM 來決定。因此，流通於PMOS5的電流，是由電流ILIM 來決定。若電源電壓VDD變得越高，則電流ILIM 變得越大；若電源電壓VDD變得越低，則電流ILIM 變得越小。另外，若把電阻RLIM 的電阻值調整得越小，則電流ILIM 變得越大；若把電阻RLIM 的電阻值調整得越大，則電流ILIM 變得越小。
若電源電壓VDD顯著地大於基準電壓VREF 時，即滿足定電流電路10的運作保證範圍的下限時，電晶體PMOS1在飽和區運作，電晶體PMOS2遵照電流鏡比，產生與流通於電晶體PMOS1的基準電流IREF 相應的輸出電流IMIRROR 。若電源電壓VDD因為某種原因而下降到很靠近基準電壓VREF ，甚至小於基準電壓VREF 時，電晶體PMOS1將在線性區運作，且電晶體PMOS2不再作為基準電流IREF 的電流鏡而運作，導致輸出電流IMIRROR 大於基準電流IREF 。藉由本實施例的電流限制電路110，可限制提供給電容器C的電流。
電阻RLIM 為可變電阻。當電源電壓VDD小於使定電流電路10的運作保證範圍的下限時，電流ILIM 被調整為小到讓流通於電晶體PMOS5的汲極電流所造成的電容器C的充電時間不小於既定的時間。舉例來說，當電源電壓VDD等於定電流電路10的運作保證範圍的下限時，電阻RLIM 被配置為將電流ILIM 調整至與輸出電流IMIRROR 相等。即，調整後的電流ILIM 等於基準電流IREF 。如此一來，當電源電壓VDD正常時，由基準電流IREF 控制輸出電流IMIRROR ；另一方面，當電源電壓VDD低於定電流電路10的運作保證範圍的下限時，藉由使電流ILIM 小於基準電流IREF ，而抑制輸出電流IMIRROR 。
藉由規範輸出電流IMIRROR 的上限，如第3(C)圖所示，虛線所示的電壓波形被限制成實線所示的電壓波形，而限制了時脈訊號的頻率的上限。
於正常運作時，電流限制電路110的電流ILIM 大於基準電流IREF ，因此不會限制電晶體PMOS5產生的輸出電流IMIRROR 。
藉由像這樣適當地調整電流限制電路110的電阻RLIM 的電阻值，使得當定電流電路10的輸出電流IMIRROR 變大時，電流限制電路110作為電流限制器運作，以限制輸出電流IMIRROR 流通的上限，使電容器C的充電時間不小於既定的時間；而在定電流電路10輸出正常的定電流的狀態下，電流限制電路110提供與基準電流IREF 相應的輸出電流IMIRROR ，而不會作為電流限制器運作。藉此，在使用本實施例的定電流電路的振盪電路中，可以避免振盪器產生不預期的高頻率的時脈訊號，並且保證與時脈訊號同步的電路的運作。
接著，第5圖表示使用關於本發明第2實施例的定電流電路的振盪電路的構成。第6圖表示本發明第2實施例的延遲電路22’、24’的構成。於第5圖及第6圖中，針對與第2圖、第3(A)圖以及第4圖相同的構成，則給予同一個參考編號，並省略重複的說明。根據本實施例的振盪電路100A，電流限制電路110’設置在定電流電路10與振盪器20之間。電流限制電路110’包括P型電晶體PMOS4、PMOS5、PMOS7、電阻RLIM 、N型電晶體NMOS2、NMOS3。與第4圖的實施例相異的是，本實施例的電流限制電路110’的電晶體PMOS5的汲極是耦接至電晶體NMOS2。因此，第1電流路徑K1包含串聯於電源電壓VDD與接地電位GND之間的P型電晶體PMOS2、電流限制電路110的電晶體PMOS5，以及N型電晶體NMOS2。根據自電晶體PMOS5的汲極流出的電流，可在節點N2產生驅動電晶體NMOS2的偏壓電壓BIAS。和先前的實施例類似，當電源電壓VDD低於定電流電路10的運作保證範圍時，電晶體PMOS2可能產生過剩的輸出電流IMIRROR ，透過電流限制電路110’，可限制過剩的輸出電流IMIRROR 輸出至振盪器20的量。
另外，P型電晶體PMOS7及N型電晶體NMOS3配置於位於電源電壓VDD與接地電位GND之間的第2電流路徑K2中。P型電晶體PMOS7的閘極耦接至振盪器20的P型電晶體PMOS3（繪示於第6圖所示）的閘極。亦即，電晶體PMOS7與電晶體PMOS3構成電流鏡電路。電晶體NMOS2的閘極與電晶體NMOS3的閘極共通地耦接至節點N2，且偏壓電壓BIAS施加於節點N2。藉由電晶體NMOS2與電晶體NMOS3所構成的電流鏡電路，流通於第2電流路徑K2的輸出電流IMIRROR 受到電流ILIM 所規範。另外，根據流通於第2電流路徑K2的輸出電流IMIRROR ，在電晶體PMOS7與電晶體NMOS3之間的節點N5產生偏壓電壓BIASP，且偏壓電壓BIASP亦施加於電晶體PMOS7以及第6圖所示的電晶體PMOS3的閘極。藉此，流通於第2電流路徑K2的輸出電流IMIRROR 可規範流通於電晶體PMOS3的輸出電流IMIRROR ，亦即使延遲電路22、24的電流源被限制在一定值以下。
當電源電壓VDD變得低於定電流電路10的運作保證範圍的下限時，由電流限制電路110’的電流ILIM 限制第1電流路徑K1的輸出電流IMIRROR 被提供至電晶體NMOS2的上限（亦即使偏壓電壓BIAS小於等於一預定值）。響應於此，電晶體NMOS3的汲極電流限制第2電流路徑K2的輸出電流IMIRROR 的上限。響應於此，流通於延遲電路22’、24’的電晶體PMOS3的輸出電流IMIRROR 將小於等於一預定值，使提供至節點N3的電流小於等於一預定值。藉此，可限制提供給電容器C的電流，避免電容器C充電的速度過快。
根據本實施例，能夠以1個電流限制電路110’來控制一對的延遲電路22’、24’的電容器C的充電時間，而不需要像第1實施例那樣，對應各個延遲電路22、24個別地設置電流限制電路110。
上述實施例中，振盪器被設計為以一對的延遲電路、以及與其互相連接的正反器電路所構成，然而，這僅為一個範例，也可以是其他已知的構成。具體來說，本發明的電流限制電路適用於基於定電流電路產生的電流的電流量，來決定時脈訊號的頻率的振盪器。
詳述了關於本發明較佳的實施形態，但本發明並非限定於特定的實施形態，在申請專利範圍所記載的發明要旨的範圍內，可進行各種的變形/變更。
10:定電流電路 20:振盪器 22,24:延遲電路 22’,24’:延遲電路 26:正反器電路 100,100A:振盪電路 110:電流限制電路 110’:電流限制電路 BIAS,BIASP:偏壓電壓 C:電容器 CLK:時脈訊號 CMP:比較器 ILIM :電流 IMIRROR ,IMIRROR_L ,IMIRROR_S :輸出電流 IN:輸入 IREF :基準電流 K1:第1電流路徑 K2:第2電流路徑 N,N2,N3,N4,N5:節點 NMOS1~NMOS3:電晶體 OP:運算放大器 OUT1:輸出 PMOS1~PMOS5,PMOS7:電晶體 Q:輸出
Figure 02_image001
:輸出 R:輸入 RLIM :電阻 RT :可變電阻 S:輸入 t1,t2,t3,t4:時間 VDD:電源電壓 Vg:輸出電壓 VN :電壓 VREF :基準電壓
第1圖表示既有的定電流電路的構成。 第2圖表示使用既有的定電流電路的振盪電路的構成。 第3(A)圖表示振盪器的延遲電路的構成，第3(B)～3(D)圖表示延遲電路的各節點上的電壓的運作波形。 第4圖表示使用根據本發明實施例的振盪電路的構成。 第5圖表示使用根據本發明第2實施例的定電流電路的振盪電路的構成。 第6圖表示本發明第2實施例的延遲電路的構成。
10:定電流電路
20:振盪器
22:延遲電路
100:振盪電路
110:電流限制電路
C:電容器
CMP:比較器
ILIM :電流
IMIRROR :輸出電流
IN:輸入
IREF :基準電流
N,N3,N4:節點
NMOS1:電晶體
OP:運算放大器
OUT1:輸出
PMOS1,PMOS2,PMOS4,PMOS5:電晶體
RLIM :電阻
RT :可變電阻
VDD:電源電壓
Vg:輸出電壓
VN :電壓
VREF :基準電壓

Claims (15)

  1. 一種振盪電路，包含：定電流電路，被配置以根據電源電壓而產生第1輸出電流；電流限制電路，被配置以接收該第1輸出電流及產生第2輸出電流，且在該電源電壓下降到低於該定電流電路的運作保證範圍的下限時，限制該第2輸出電流的上限；以及振盪器，被配置以根據該第2輸出電流而產生時脈訊號；其中，該電流限制電路包含：第二可變電阻；以及第2電流鏡電路，耦接至該第二可變電阻，且被配置以依據該電源電壓與該第二可變電阻的電阻值於第2電流路徑產生上限電流，且根據該上限電流決定該第2輸出電流的上限。
  2. 如請求項1之振盪電路；其中，該定電流電路包含：第1電流鏡電路，被配置以依據該電源電壓與第一可變電阻的電阻值產生基準電流，且響應於該基準電流於第1電流路徑產生該第1輸出電流；其中，當該電源電壓下降到低於該定電流電路的運作保證範圍的下限時，該電流限制電路將該上限電流配置為小於該基準電流。
  3. 如請求項2之振盪電路；其中，該第2電流鏡電路被配置為根據該基準電流或該上限電流提供一第一偏壓電壓，且該電流限制電路更包含： 第3電流鏡電路，耦接至該第2電流鏡電路以接收該第一偏壓電壓，且被配置以響應於該第一偏壓電壓產生控制電流；以及電晶體，耦接至該第3電流鏡電路及該振盪器的電流源電晶體，該電晶體被配置為與該電流源電晶體構成第4電流鏡電路，且根據該控制電流產生該第2輸出電流。
  4. 如請求項2之振盪電路；其中，該第2電流鏡電路包含：第1電晶體，與該第1電流鏡電路串接，以接收該第1輸出電流及產生該第2輸出電流；以及第2電晶體，配置於該第2電流路徑，該第1電晶體的閘極以及該第2電晶體的閘極共同地連接至位於該第2電晶體與該第二可變電阻之間的第1節點。
  5. 如請求項3之振盪電路；其中，該第2電流鏡電路包含：第1電晶體，與該第1電流路徑串接，且配置於該第1電流鏡電路與該第3電流鏡電路之間，以提供該第一偏壓電壓；以及第2電晶體，配置於該第2電流路徑，該第1電晶體的閘極以及該第2電晶體的閘極共同地連接至位於該第2電晶體與該第二可變電阻之間的第1節點。
  6. 如請求項4之振盪電路；其中，該第二可變電阻被配置為，在該電源電壓大於或等於該定電流電路的運作保證範圍的下限時，使該第1電晶體不抑制該第1輸出 電流，且在該電源電壓低於該定電流電路的運作保證範圍的下限時，使該第1電晶體根據該上限電流決定該第2輸出電流的上限。
  7. 如請求項2之振盪電路；其中，在該電源電壓大於或等於該定電流電路的運作保證範圍的下限時，該電流限制電路被配置為調整該第二可變電阻的電阻值，使得該上限電流大於或等於該基準電流。
  8. 如請求項4之振盪電路；其中，該振盪電路包含多個該電流限制電路，該振盪器包含多個延遲電路，且各該延遲電路經由該第1電晶體與該些電流限制電路的對應一者連接。
  9. 如請求項4之振盪電路；其中，該振盪器包含：延遲電路，包括耦接至該第1電晶體的電容器，該延遲電路被配置為根據該第2輸出電流對該電容器充電，以根據該電容器的充電時間產生延遲時間；其中，該振盪器根據該延遲時間產生該時脈訊號。
  10. 如請求項3之振盪電路；其中，該振盪器包含：延遲電路，包括耦接至該電流源電晶體的電容器，該延遲電路被配置為根據該第2輸出電流對該電容器充電，以根據該電容器的充電時間產生延遲時間；其中，該振盪器根據該延遲時間產生該時脈訊號。
  11. 如請求項3之振盪電路；其中，該電流限制電路被配置為在該電晶體與該第3電流鏡電路之間的節點上產生第二偏壓電壓，且該第二偏壓電壓被提供至該電晶體的閘極與該電流源電晶體的閘極。
  12. 如請求項2之振盪電路；其中，該振盪器包含延遲電路，且該延遲電路包含：電容器；第3電晶體，與該電容器並聯地耦接至第2節點，且被配置為根據該時脈訊號與該第2輸出電流於該第2節點上產生一充電電壓；以及比較器，被配置為比較基準電壓以及該充電電壓以產生比較結果，其中，該振盪器根據該比較結果產生該時脈訊號。
  13. 如請求項12之振盪電路；其中，該振盪器包含兩個該延遲電路與正反器電路，該些延遲電路的其中一者的輸出係耦接至該正反器電路的第一輸入端，該正反器電路的第一輸出端係耦接至該些延遲電路的其中一者的該第3電晶體的閘極，該些延遲電路的另一者的輸出係耦接至該正反器電路的第二輸入端，該正反器電路的第二輸出端係耦接至該些延遲電路的另一者的該第3電晶體的閘極，且該時脈訊號係產生自該正反器電路的該第一輸出端。
  14. 如請求項12之振盪電路；其中，該第2電流鏡電路由兩個閘極互相耦接的P型MOS電晶體所構成，且該第3電晶體為N型MOS電晶體。
  15. 一種半導體積體電路，包含：如請求項1至14任何一項之振盪電路；以及與該振盪電路產生的時脈訊號同步運作的電路。
TW110110537A 2020-04-20 2021-03-24 振盪電路以及半導體積體電路 TWI773214B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-074621 2020-04-20
JP2020074621A JP6886544B1 (ja) 2020-04-20 2020-04-20 発振回路

Publications (2)

Publication Number Publication Date
TW202141218A TW202141218A (zh) 2021-11-01
TWI773214B true TWI773214B (zh) 2022-08-01

Family

ID=76310188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110537A TWI773214B (zh) 2020-04-20 2021-03-24 振盪電路以及半導體積體電路

Country Status (5)

Country Link
US (1) US11323067B2 (zh)
JP (1) JP6886544B1 (zh)
KR (1) KR102506190B1 (zh)
CN (1) CN113541606A (zh)
TW (1) TWI773214B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11966241B2 (en) * 2021-07-09 2024-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Low dropout regulator circuits, input/output device, and methods for operating a low dropout regulator
WO2023239850A1 (en) * 2022-06-08 2023-12-14 Texas Instruments Incorporated Inductance detection for power converters

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101389A (ja) * 2001-09-21 2003-04-04 Mitsumi Electric Co Ltd 発振回路
US20050237118A1 (en) * 2004-04-27 2005-10-27 Mader Urs H Precision relaxation oscillator without comparator delay errors
JP2007074190A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 三角波発生回路ならびにそれを用いたパルス幅変調器およびスイッチングレギュレータ
CN1938924A (zh) * 2004-04-13 2007-03-28 崇贸科技股份有限公司 具有用于节省功率和减少噪声的调制器的pwm控制器
US20110215783A1 (en) * 2010-03-02 2011-09-08 Renesas Electronics Corporation Semiconductor device
JP2013038744A (ja) * 2011-08-11 2013-02-21 Renesas Electronics Corp 発振回路及びそれを備えた半導体集積回路
CN103248319A (zh) * 2012-04-25 2013-08-14 嘉兴联星微电子有限公司 一种低功耗振荡电路
JP2014075744A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 発振回路
US8890630B2 (en) * 2011-07-18 2014-11-18 Crane Electronics, Inc. Oscillator apparatus and method with wide adjustable frequency range
CN108207053A (zh) * 2016-12-16 2018-06-26 施耐德电气工业公司 驱动电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038552B2 (en) 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
JP2005234890A (ja) 2004-02-19 2005-09-02 Sanyo Electric Co Ltd 定電流回路
CN102255497B (zh) * 2010-05-17 2013-10-16 华邦电子股份有限公司 电荷泵电路的控制电路
JP5573781B2 (ja) * 2011-06-13 2014-08-20 株式会社デンソー Ｃｒ発振回路およびその周波数補正方法
JP2013097751A (ja) 2011-11-07 2013-05-20 Yamaha Corp 定電流回路
CN103368243A (zh) * 2012-03-29 2013-10-23 海洋王照明科技股份有限公司 一种限流充电电路
JP6185741B2 (ja) * 2013-04-18 2017-08-23 ルネサスエレクトロニクス株式会社 周波数同期ループ回路及び半導体集積回路
CN105337496B (zh) * 2014-05-29 2019-06-25 展讯通信（上海）有限公司 基于压控振荡器的脉冲频率调制电路
US9903892B2 (en) 2014-09-08 2018-02-27 Qualcomm Incorporated Low power small area oscillator-based ADC
JP6416650B2 (ja) * 2015-02-06 2018-10-31 エイブリック株式会社 定電圧回路及び発振装置
US9484893B1 (en) * 2015-04-20 2016-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Clock generation circuit with fast-startup standby mode
JP6624873B2 (ja) * 2015-09-30 2019-12-25 エイブリック株式会社 発振回路
JP7101499B2 (ja) * 2018-03-12 2022-07-15 エイブリック株式会社 発振回路
KR102509824B1 (ko) * 2018-06-15 2023-03-14 삼성전자주식회사 발진기

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101389A (ja) * 2001-09-21 2003-04-04 Mitsumi Electric Co Ltd 発振回路
CN1938924A (zh) * 2004-04-13 2007-03-28 崇贸科技股份有限公司 具有用于节省功率和减少噪声的调制器的pwm控制器
US20050237118A1 (en) * 2004-04-27 2005-10-27 Mader Urs H Precision relaxation oscillator without comparator delay errors
JP2007074190A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 三角波発生回路ならびにそれを用いたパルス幅変調器およびスイッチングレギュレータ
US20110215783A1 (en) * 2010-03-02 2011-09-08 Renesas Electronics Corporation Semiconductor device
US8890630B2 (en) * 2011-07-18 2014-11-18 Crane Electronics, Inc. Oscillator apparatus and method with wide adjustable frequency range
JP2013038744A (ja) * 2011-08-11 2013-02-21 Renesas Electronics Corp 発振回路及びそれを備えた半導体集積回路
CN103248319A (zh) * 2012-04-25 2013-08-14 嘉兴联星微电子有限公司 一种低功耗振荡电路
JP2014075744A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 発振回路
CN108207053A (zh) * 2016-12-16 2018-06-26 施耐德电气工业公司 驱动电路

Also Published As

Publication number Publication date
TW202141218A (zh) 2021-11-01
US11323067B2 (en) 2022-05-03
US20210328548A1 (en) 2021-10-21
JP2021175007A (ja) 2021-11-01
KR102506190B1 (ko) 2023-03-03
CN113541606A (zh) 2021-10-22
JP6886544B1 (ja) 2021-06-16
KR20210130106A (ko) 2021-10-29

Similar Documents

Publication Publication Date Title
JP3732884B2 (ja) 内部電源電圧発生回路、内部電圧発生回路および半導体装置
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US6700363B2 (en) Reference voltage generator
JP2012191745A (ja) 電源回路システム
KR100818105B1 (ko) 내부 전압 발생 회로
TWI773214B (zh) 振盪電路以及半導體積體電路
JP2000228084A (ja) 電圧発生回路
KR100410987B1 (ko) 내부 전원전압 발생회로
JP2014067240A (ja) 半導体装置
US7479767B2 (en) Power supply step-down circuit and semiconductor device
US7126434B2 (en) Oscillator circuit for semiconductor device
US20230298656A1 (en) Internal voltage generation circuit and semiconductor memory apparatus including the same
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
JP7239250B2 (ja) 基準電圧発生回路、および半導体装置
US11695338B2 (en) Semiconductor integrated circuit for a regulator for forming a low current consumption type DC power supply device
TW201910958A (zh) 調節電路及其提供調節電壓至目標電路的方法
JP2021153259A (ja) 放電制御回路および電流源回路
JP2002258956A (ja) 電圧制御回路
JP2008152433A (ja) ボルテージレギュレータ
JP2005237164A (ja) 電源回路
US6459329B1 (en) Power supply auxiliary circuit
JP2021047674A (ja) ボルテージレギュレーター
US9621022B1 (en) Method and apparatus for generating complementary signals
JP2014134862A (ja) 半導体装置
JP2006108778A (ja) 出力回路