JP6416650B2

JP6416650B2 - 定電圧回路及び発振装置

Info

Publication number: JP6416650B2
Application number: JP2015022427A
Authority: JP
Inventors: 正哉村田; 真見谷; 考太郎渡邊
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2015-02-06
Filing date: 2015-02-06
Publication date: 2018-10-31
Anticipated expiration: 2035-02-06
Also published as: TW201636755A; US20160233831A1; US9722538B2; KR20160097137A; CN105871354B; CN105871354A; TWI701538B; JP2016146050A

Description

本発明は、水晶発振回路を備えた発振装置に関し、より詳しくは低電源電圧時においてリーク電流を検出して安定した電源電圧レベルの電圧出力を可能にする定電圧回路に関する。

図５は、時計や電子機器などに広く用いられる従来の発振装置１００の構成図である。従来の発振装置１００は、入力電圧から一定の出力電圧ＶＲＥＧを生成する定電圧回路１０と、生成された定電圧ＶＲＥＧにより水晶振動子ＸＴＡＬを発振する水晶発振回路２０と、を備えている。なお、この発振装置１００は、ＶＤＤを接地電位とし、ＶＳＳを電源電圧としている。

発振装置１００は、消費電流を抑制するために、水晶発振回路２０を駆動するための電圧を極力小さくすることが重要である。そのため、ある一定の電源電圧以上においても一定の定電圧ＶＲＥＧを出力する定電圧回路１０が設けられている。一方、水晶発振回路２０は、水晶振動子ＸＴＡＬの発振特性、発振インバータ、負荷容量などにより決まる発振停止電圧ＶＤＯＳを有している。従って、定電圧回路１０は、定電圧ＶＲＥＧの絶対値|ＶＲＥＧ|を発振停止電圧の絶対値|ＶＤＯＳ|よりも高くする必要がある。

図６は、従来の発振装置１００の定電圧回路１０を示す回路図である。定電圧回路１０は、基準電圧回路１０１と、差動増幅回路１０２と、出力回路１０３と、を備える。
基準電圧回路１０１は、ＰＭＯＳトランジスタＭＰ１に定電流源デプレッション型ＮＭＯＳトランジスタＭＤ１から定電流ＩＲＥＦが流れ、基準電圧ＶＲＥＦを生成する。差動増幅回路１０２は、反転入力端子に基準電圧ＶＲＥＦが入力され、非反転入力端子に帰還電圧ＦＢが入力される。差動増幅回路１０２は、基準電圧ＶＲＥＦと帰還電圧ＦＢが等しくなるように、出力端子ＮＯ２に接続された出力トランジスタＭＮ５のゲート電圧を制御する。従って、定電圧回路１０の定電圧出力の絶対値|ＶＲＥＧ|は、基準電圧の絶対値|ＶＲＥＦ|とＮＭＯＳトランジスタＭＮ６のゲートとソース間電圧Ｖｇｓを加えた電圧になる。

従来の定電圧回路１０の出力電圧ＶＲＥＧは、低電源電圧時において、出力トランジスタＭＮ５のゲートに接地電位ＶＤＤレベルの電圧が伝わることで、電源電圧ＶＳＳと等しくなる（例えば、特許文献１参照）。

特開２００１−３１２３２０号公報

本発明は、上記課題に鑑みてなされ、リーク電流の影響を受けず、低電源電圧時において安定した電源電圧レベルの電圧出力を可能にする定電圧回路及びそれを用いた水晶発振回路を提供することを目的とする。

本発明は、上記課題を解決するため、定電圧回路を以下のような構成とした。
基準電圧と帰還電圧を入力する差動増幅回路と、差動増幅回路の出力電圧によって定電圧回路の出力端子に定電圧を出力する出力トランジスタと、トランジスタのリーク電流を検出するリーク電流検出回路と、を備え、リーク電流検出回路は、リーク電流が所定値を超えたことを検出すると、出力トランジスタのゲートとソース間電圧を高くする構成とした定電圧回路。

本発明では、定電圧回路によれば、トランジスタのリーク電流が所定値を超えた場合に、リーク電流検出回路が出力トランジスタのゲートにオンするのに十分な電圧を印加することで、安定した電源電圧レベルの電圧を出力できる。特に、消費電流低減のために定電圧出力を小さくすることを目的としてＭＯＳトランジスタの閾値電圧を低くしたプロセスや、ＩＣのチップ面積を小さくするためにＭＯＳトランジスタのチャネル長を短くした発振回路において効果的である。

第一の実施形態の定電圧回路を示す回路図である。第一の実施形態のリーク電流検出回路を示す回路図である。第二の実施形態の定電圧回路の内部構成を示す回路図である。第二の実施形態のリーク電流検出回路を示す回路図である。本発明の定電圧回路が用いられる発振装置を示す概略図である。従来の発振装置の定電圧回路を示す回路図である。

図１は、第一の実施形態の定電圧回路１０を示す回路図である。定電圧回路１０は、基準電圧回路１０１と、差動増幅回路１０２と、出力回路１０３と、リーク電流検出回路３０と、を備える。

基準電圧回路１０１は、デプレッション型ＮＭＯＳトランジスタＭＤ１と、ＮＭＯＳトランジスタＭＮ１とＭＮ２、ＰＭＯＳトランジスタＭＰ１で構成される。デプレッション型ＮＭＯＳトランジスタＭＤ１は、定電流源として動作する。ＮＭＯＳトランジスタＭＮ１とＮＭＯＳトランジスタＭＮ２は、カレントミラー接続され、ＮＭＯＳトランジスタＭＮ２にも定電流ＩＲＥＦが流れる。ＰＭＯＳトランジスタＭＰ１は、ゲートとドレインが接続され、ソースが接地される。従って、基準電圧回路１０１は、ＰＭＯＳトランジスタＭＰ１に定電流源デプレッション型ＮＭＯＳトランジスタＭＤ１から定電流ＩＲＥＦが流れ、基準電圧ＶＲＥＦを生成する。

差動増幅回路１０２は、ＰＭＯＳトランジスタＭＰ２と、差動対を構成するＰＭＯＳトランジスタＭＰ３とＭＰ４、カレントミラーを構成するＮＭＯＳトランジスタＭＮ３とＭＮ４から構成される。ＰＭＯＳトランジスタＭＰ１とカレントミラーを構成するＰＭＯＳトランジスタＭＰ２には、定電流ＩＲＥＦが流れ動作電流となっている。

出力回路１０３は、ＰＭＯＳトランジスタＭＰ５と、出力トランジスタＭＮ５とＭＮ６から構成される。出力トランジスタＭＮ５は、ゲートが差動増幅回路１０２の出力Ｎ０３であるＰＭＯＳトランジスタＭＰ３のドレインに接続され、ソースが電源電圧ＶＳＳに接続され、ドレインが定電圧回路１０の出力ＶＲＥＧに接続される。ＮＭＯＳトランジスタＭＮ６は、ゲートが自身のドレインに接続されて差動増幅回路１０２の非反転入力端子であるＰＭＯＳトランジスタＭＰ４に入力され、ソースが定電圧回路１０の出力ＶＲＥＧに接続される。ＰＭＯＳトランジスタＭＰ５は、ゲートがＰＭＯＳトランジスタＭＰ１のゲート及びドレインに接続され、ソースは接地される。ＰＭＯＳトランジスタＭＰ１とカレントミラーを構成するＰＭＯＳトランジスタＭＰ５には、定電流ＩＲＥＦが流れる。

リーク電流検出回路３０は、基準電圧ＶＲＥＦと差動増幅回路１０２の出力Ｎ０３の間に接続される。図２は、リーク電流検出回路３０を示す回路図である。
リーク電流検出回路３０は、リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１、ＰＭＯＳトランジスタＭＰ６とＭＰ７とＭＰ８、ＮＭＯＳトランジスタＭＮ７とＭＮ８で構成される。リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１は、ゲートとソースが接地され、ドレインはＰＭＯＳトランジスタＭＰ８のソースに接続される。ＰＭＯＳトランジスタＭＰ８は、ゲートが基準電圧ＶＲＥＦに接続され、ドレインはＮＭＯＳトランジスタＭＮ８のドレインに接続される。ＮＭＯＳトランジスタＭＮ８は、ゲートが基準電圧ＶＲＥＦに接続され、ソースは電源電圧ＶＳＳに接続される。ＰＭＯＳトランジスタＭＰ７は、ゲートが基準電圧ＶＲＥＦに接続され、ソースは接地され、ドレインはＮＭＯＳトランジスタＭＮ７のドレインに接続される。ＮＭＯＳトランジスタＭＮ７は、ゲートがＰＭＯＳトランジスタＭＰ８及びＮＭＯＳトランジスタＭＮ８のドレインに接続され、ソースは電源電圧ＶＳＳに接続される。ＰＭＯＳトランジスタＭＰ６は、ゲートがＰＭＯＳトランジスタＭＰ７及びＮＭＯＳトランジスタＭＮ７のドレインに接続され、ソースは接地され、ドレインは定電圧回路１０の出力トランジスタＭＮ５のゲートＮ０３に接続されている。

第一の実施形態の発振装置１００の定電圧回路１０の動作について説明する。
リーク電流検出回路３０のリーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１は、ゲートとソースが接地されているので常時ＯＦＦしている。また、リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１は、所定のリーク電流量に合わせて素子サイズを適切に調整する。所定のリーク電流量とは、高温での動作環境や、製造ばらつきによりＭＯＳトランジスタの閾値電圧が所定より低い場合において、低電源電圧時に定電圧回路１０のＰＭＯＳトランジスタＭＰ１のドレインとソース間電圧Ｖｄｓが小さくなり、ＰＭＯＳトランジスタＭＰ３のゲートとソース間電圧Ｖｇｓが確保できなくなる条件を指す。

所定のリーク電流を超えた場合、リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１にはリーク電流が流れる。ＰＭＯＳトランジスタＭＰ８は、ゲート電位が基準電圧ＶＲＥＦなので、リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１がリーク電流を流したことにより、リーク電流か定電流ＩＲＥＦのどちらか低い方の電流を流すことができる。

一方、ＮＭＯＳトランジスタＭＮ８は、ＰＭＯＳトランジスタＭＰ８と同様にゲート電位が基準電圧ＶＲＥＦで、ソース電位が電源電圧ＶＳＳである。つまり、ＰＭＯＳトランジスタＭＰ８とＮＭＯＳトランジスタＭＮ８は、共にＯＮするので、電流駆動能力の高い側のトランジスタが勝り、次段のＮＭＯＳトランジスタＭＮ７のゲートに伝える。低電源電圧時においては、ＮＭＯＳトランジスタＭＮ８のゲートとソース間電圧Ｖｇｓが十分に確保しづらくなるため、ＰＭＯＳトランジスタＭＰ８の電流駆動能力が勝ることになり、次段のＮＭＯＳトランジスタＭＮ７のゲートには接地電位ＶＤＤを伝える。

一方、ＰＭＯＳトランジスタＭＰ７は、ゲート電位が基準電圧ＶＲＥＦで、ソース電位が接地電位ＶＤＤなので、定電流ＩＲＥＦを流す。つまり、ＰＭＯＳトランジスタＭＰ７とＮＭＯＳトランジスタＭＮ７は、共にＯＮしているが、低電源電圧時においては、ＮＭＯＳトランジスタＭＮ７がＰＭＯＳトランジスタＭＰ７より電流駆動能力が高くなるように素子サイズを調整させることで、次段のＰＭＯＳトランジスタＭＰ６のゲート電位には電源電圧ＶＳＳを伝える。

従って、低電源電圧時において所定のリーク電流を超えた場合、ＰＭＯＳトランジスタＭＰ６がＯＮすることになり、出力トランジスタＭＮ５のゲート電位Ｎ０３は接地電位ＶＤＤとなり、出力トランジスタＭＮ５のゲートとソース間電圧Ｖｇｓを確保できてＯＮできるため、|ＶＲＥＧ|＝|ＶＳＳ|となる。

所定のリーク電流が流れない場合、リーク電流モニター用ＰＭＯＳトランジスタＭＰＬ１がＯＦＦなので、ＰＭＯＳトランジスタＭＰ８がＯＮしていても電流を流すことができない。ＮＭＯＳトランジスタＭＮ８は、ソース電位が電源電圧ＶＳＳなので、ＯＮすることで次段のＮＭＯＳトランジスタＭＮ７のゲートには電源電圧ＶＳＳを伝える。次に、ＮＭＯＳトランジスタＭＮ７はゲート電位が電源電圧ＶＳＳなのでＯＦＦする。ＰＭＯＳトランジスタＭＰ７は、ゲート電位が基準電圧ＶＲＥＦで、ソース電位が接地電位ＶＤＤなので、ＯＮするので、次段のＰＭＯＳトランジスタＭＰ６のゲート電位には接地電位ＶＤＤを伝える。

従って、所定のリーク電流を流さない場合、ＰＭＯＳトランジスタＭＰ６がＯＦＦすることになり、リーク電流検出回路３０は非動作となり、定電圧回路１０の動作に全く影響を及ぼさない。またリーク電流検出回路３０は、非動作時に電流を流す経路が無くなるので、本発明における定電圧回路１０の消費電流は従来の定電圧回路１０と比較して全く増えずに実現している。

次に、本発明の第二の実施形態の定電圧回路１０について説明する。
図３は、第二の実施形態の定電圧回路１０を示す回路図である。定電圧回路１０は、基準電圧回路１０１と、差動増幅回路１０２と、出力回路１０３と、リーク電流検出回路４０と、を備える。

リーク電流検出回路４０は、定電流源を構成するデプレッション型ＮＭＯＳトランジスタＭＤ１のソース電位である基準電圧Ｎ０１と差動増幅回路１０２の出力Ｎ０３の間に接続される。図４は、リーク電流検出回路４０を示す回路図である。

リーク電流検出回路４０は、リーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１、ＰＭＯＳトランジスタＭＰ１２とＭＰ９とＭＰ１０とＭＰ１１、ＮＭＯＳトランジスタＭＮ９とＭＮ１０とＭＮ１１で構成される。リーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１は、ゲートとソースが電源電圧ＶＳＳに接続され、ドレインはＮＭＯＳトランジスタＭＮ１１のソースに接続される。ＮＭＯＳトランジスタＭＮ１１は、ゲートが基準電圧Ｎ０１に接続され、ドレインはＰＭＯＳトランジスタＭＰ１１のドレインに接続される。ＰＭＯＳトランジスタＭＰ１１はゲートが基準電圧Ｎ０１に接続され、ソースは接地される。ＮＭＯＳトランジスタＭＮ１０は、ゲートが基準電圧Ｎ０１に接続され、ソースは電源電圧ＶＳＳに接続され、ドレインはＰＭＯＳトランジスタＭＰ１０のドレインに接続される。ＰＭＯＳトランジスタＭＰ１０は、ゲートがＰＭＯＳトランジスタＭＰ１１及びＮＭＯＳトランジスタＭＮ１１のドレインに接続され、ソースは接地される。ＮＭＯＳトランジスタＭＮ９は、ゲートがＰＭＯＳトランジスタＭＰ１０及びＮＭＯＳトランジスタＭＮ１０のドレインに接続され、ソースは電源電圧ＶＳＳに接続され、ドレインはＰＭＯＳトランジスタＭＰ９のドレインに接続される。ＰＭＯＳトランジスタＭＰ９は、ゲートがＰＭＯＳトランジスタＭＰ１０及びＮＭＯＳトランジスタＭＮ１０のドレインに接続され、ソースは接地される。ＰＭＯＳトランジスタＭＰ１２は、ゲートがＰＭＯＳトランジスタＭＰ９及びＮＭＯＳトランジスタＭＮ９のドレインに接続され、ソースは接地され、ドレインは定電圧回路１０の出力トランジスタＭＮ５のゲートＮ０３に接続されている。

第二の実施形態の発振装置１００の定電圧回路１０の動作について説明する。
リーク電流検出回路４０のリーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１は、ゲートとソースが電源電圧ＶＳＳに接続されているので常時ＯＦＦしている。またリーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１は、所定のリーク電流量に合わせて素子サイズを適切に調整する。所定のリーク電流量とは、高温での動作環境や、製造ばらつきによりＭＯＳトランジスタの閾値電圧が所定より低い場合において、低電源電圧時に定電圧回路１０のＮＭＯＳトランジスタＭＮ３がリーク電流を流すことにより、出力トランジスタＭＮ５のゲート電位が電源電圧ＶＳＳ側に引っ張られる条件を指す。

所定のリーク電流を超えた場合、リーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１にはリーク電流が流れる。ＮＭＯＳトランジスタＭＮ１１は、ゲート電位が基準電圧Ｎ０１なので、リーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１がリーク電流を流したことにより、リーク電流か定電流ＩＲＥＦのどちらか低い方の電流を流すことができる。

一方、ＰＭＯＳトランジスタＭＰ１１は、ＮＭＯＳトランジスタＭＮ１１と同様にゲート電位が基準電圧Ｎ０１で、ソース電位が接地電位ＶＤＤである。つまり、ＮＭＯＳトランジスタＭＮ１１とＰＭＯＳトランジスタＭＰ１１は、共にＯＮするので、電流駆動能力の高い側のトランジスタが勝り、次段のＰＭＯＳトランジスタＭＰ１０のゲートに伝える。低電源電圧時においては、ＰＭＯＳトランジスタＭＰ１１のゲートとソース間電圧Ｖｇｓが十分に確保しづらくなるため、ＮＭＯＳトランジスタＭＮ１１の電流駆動能力が勝ることになり、次段のＰＭＯＳトランジスタＭＰ１０のゲートには電源電圧ＶＳＳを伝える。

一方、ＮＭＯＳトランジスタＭＮ１０は、ゲート電位が基準電圧Ｎ０１で、ソース電位が電源電圧ＶＳＳなので、定電流ＩＲＥＦを流す。つまり、ＮＭＯＳトランジスタＭＮ１０とＰＭＯＳトランジスタＭＰ１０は、共にＯＮしているが、低電源電圧時においては、ＰＭＯＳトランジスタＭＰ１０がＮＭＯＳトランジスタＭＮ１０より電流駆動能力が高くなるように素子サイズを調整させることで、次段のＰＭＯＳトランジスタＭＰ９とＮＭＯＳトランジスタＭＮ９のゲート電位には接地電位ＶＤＤを伝える。そして、ＮＭＯＳトランジスタＭＮ９がＯＮするので、次段のＰＭＯＳトランジスタＭＰ１２のゲート電位には電源電圧ＶＳＳを伝える。

従って、低電源電圧時において所定のリーク電流を超えた場合、ＰＭＯＳトランジスタＭＰ１２がＯＮすることになり、出力トランジスタＭＮ５のゲート電位Ｎ０３は接地電位ＶＤＤとなり、出力トランジスタＭＮ５のゲートとソース間電圧Ｖｇｓを確保できてＯＮできるため、|ＶＲＥＧ|＝|ＶＳＳ|となる。

所定のリーク電流を流さない場合、リーク電流モニター用ＮＭＯＳトランジスタＭＮＬ１がＯＦＦなので、ＮＭＯＳトランジスタＭＮ１１がＯＮしていても電流を流すことができない。ＰＭＯＳトランジスタＭＰ１１は、ソース電位が接地電位ＶＤＤなので、ＯＮすることで次段のＰＭＯＳトランジスタＭＰ１０のゲート電位には接地電位ＶＤＤを伝える。次に、ＰＭＯＳトランジスタＭＰ１０のゲート電位は接地電位ＶＤＤなのでＯＦＦする。ＮＭＯＳトランジスタＭＮ１０は、ゲート電位が基準電圧Ｎ０１で、ソース電位が電源電圧ＶＳＳなので、ＯＮするので、次段のＰＭＯＳトランジスタＭＰ９とＮＭＯＳトランジスタＭＮ９のゲート電位には電源電圧ＶＳＳを伝える。そして、ＰＭＯＳトランジスタＭＰ９がＯＮするので、次段のＰＭＯＳトランジスタＭＰ１２のゲート電位には接地電位ＶＤＤを伝える。

従って、所定のリーク電流を流さない場合、ＰＭＯＳトランジスタＭＰ１２がＯＦＦすることになり、リーク電流検出回路４０は非動作となり、定電圧回路１０の動作に全く影響を及ぼさない。またリーク電流検出回路４０は、非動作時に電流を流す経路が無くなるので、本発明における定電圧回路１０の消費電流は従来の定電圧回路１０と比較して全く増えずに実現している。

以上、本発明の実施形態について説明したが、本発明はこれらの実施形態または発振装置に限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。

１００発振装置
１０定電圧回路
２０水晶発振回路
３０、４０リーク電流検出回路
１０１基準電圧回路
１０２差動増幅回路
１０３出力回路

Claims

水晶発振回路を備えた発振装置を駆動するための定電圧を出力する定電圧回路であって、
前記定電圧回路は、
定電流源のミラー電流により基準電圧を出力する基準電圧回路と、
前記基準電圧と前記定電圧に基づく帰還電圧を入力する差動増幅回路と、
前記差動増幅回路の出力電圧によって前記定電圧回路の出力端子に前記定電圧を出力する出力トランジスタと、
前記基準電圧回路の出力端子と前記出力トランジスタのゲートの間に設けられ、前記基準電圧を基にトランジスタのリーク電流を検出するリーク電流検出回路と、を備え、
前記リーク電流検出回路は、前記リーク電流が所定値を超えたことを検出すると、前記出力トランジスタのゲートとソース間電圧を高くする、
ことを特徴とする定電圧回路。
前記リーク電流検出回路は、
リーク電流モニター用ＰＭＯＳトランジスタ、第１のＰＭＯＳトランジスタ、第１のＮＭＯＳトランジスタ、第２のＰＭＯＳトランジスタ、第２のＮＭＯＳトランジスタ、第３のＰＭＯＳトランジスタと、を有し、
前記リーク電流モニター用ＰＭＯＳトランジスタは、ゲートとソースが接地され、ドレインは前記第１のＰＭＯＳトランジスタのソースに接続され、
前記第１のＰＭＯＳトランジスタは、ゲートが前記基準電圧出力に接続され、ドレインは前記第１のＮＭＯＳトランジスタのドレインに接続され、
前記第１のＮＭＯＳトランジスタは、ゲートが前記基準電圧出力に接続され、ソースは電源電圧に接続され、
前記第２のＰＭＯＳトランジスタは、ゲートが前記基準電圧出力に接続され、ソースは接地され、ドレインは前記第２のＮＭＯＳトランジスタのドレインに接続され、
前記第２のＮＭＯＳトランジスタは、ゲートが前記第１のＰＭＯＳトランジスタ及び前記第１のＮＭＯＳトランジスタのドレインに接続され、ソースは電源電圧に接続され、
前記第３のＰＭＯＳトランジスタは、ゲートが前記第２のＰＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタのドレインに接続され、ソースは接地され、ドレインは前記出力トランジスタのゲートに接続されている、
ことを特徴とする請求項１に記載の定電圧回路。
水晶発振回路を備えた発振装置を駆動するための定電圧を出力する定電圧回路であって、
前記定電圧回路は、
定電流源のミラー電流により基準電圧を出力する基準電圧回路と、
前記基準電圧と前記定電圧に基づく帰還電圧を入力する差動増幅回路と、
前記差動増幅回路の出力電圧によって前記定電圧回路の出力端子に前記定電圧を出力する出力トランジスタと、
前記定電流源の出力端子と前記出力トランジスタのゲートの間に設けられ、前記定電流源の出力端子の電圧を基にトランジスタのリーク電流を検出するリーク電流検出回路を更に備え、
前記リーク電流検出回路は、前記リーク電流が所定値を超えたことを検出すると、前記出力トランジスタのゲートとソース間電圧を高くさせる、
ことを特徴とする定電圧回路。
前記リーク電流検出回路は、
リーク電流モニター用ＮＭＯＳトランジスタ、第３のＮＭＯＳトランジスタ、第４のＰＭＯＳトランジスタ、第４のＮＭＯＳトランジスタ、第５のＰＭＯＳトランジスタ、第５のＮＭＯＳトランジスタ、第６のＰＭＯＳトランジスタと、第７のＰＭＯＳトランジスタと、を有し、
前記リーク電流モニター用ＮＭＯＳトランジスタは、ゲートとソースが電源電圧に接続され、ドレインは前記第３のＮＭＯＳトランジスタのソースに接続され、
前記第３のＮＭＯＳトランジスタは、ゲートが前記定電流源のソースに接続され、ドレインは前記第４のＰＭＯＳトランジスタのドレインに接続され、
前記第４のＰＭＯＳトランジスタは、ゲートが前記定電流源のソースに接続され、ソースは接地され、
前記第４のＮＭＯＳトランジスタは、ゲートが前記定電流源のソースに接続され、ソースは電源電圧に接続され、ドレインは前記第５のＰＭＯＳトランジスタのドレインに接続され、
前記第５のＰＭＯＳトランジスタは、ゲートが前記第３のＮＭＯＳトランジスタ及び前記第４のＰＭＯＳトランジスタのドレインに接続され、ソースは接地され、
前記第５のＮＭＯＳトランジスタは、ゲートが前記第４のＮＭＯＳトランジスタ及び前記第５のＰＭＯＳトランジスタのドレインに接続され、ソースは電源電圧に接続され、ドレインは前記第６のＰＭＯＳトランジスタのドレインに接続され、
前記第６のＰＭＯＳトランジスタは、ゲートが前記第４のＮＭＯＳトランジスタ及び前記第５のＰＭＯＳトランジスタのドレインに接続され、ソースは接地され、
前記第７のＰＭＯＳトランジスタは、ゲートが前記第５のＮＭＯＳトランジスタ及び前記第６のＰＭＯＳトランジスタのドレインに接続され、ソースは接地され、ドレインは前記出力トランジスタのゲートに接続されている、
ことを特徴とする請求項３に記載の定電圧回路。
請求項１から４のいずれか記載の定電圧回路と、
前記定電圧回路の電圧で駆動される発振回路と、
を備えたことを特徴とする発振装置。