CN105871354A - 恒压电路及振荡装置 - Google Patents
恒压电路及振荡装置 Download PDFInfo
- Publication number
- CN105871354A CN105871354A CN201610076255.5A CN201610076255A CN105871354A CN 105871354 A CN105871354 A CN 105871354A CN 201610076255 A CN201610076255 A CN 201610076255A CN 105871354 A CN105871354 A CN 105871354A
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- voltage
- grid
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000012544 monitoring process Methods 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 11
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 8
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 8
- 101150104042 MNL1 gene Proteins 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 101150011281 mpl1 gene Proteins 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- -1 PMOS transistor MP12 Proteins 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Control Of Electrical Variables (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
Abstract
恒压电路及振荡装置，恒压电路在低电源电压时检测漏电流而输出稳定的电源电压等级的电压，石英振荡电路使用了该恒压电路。在恒压电路中具备漏电流检测电路，该漏电流检测电路具有将栅极和源极接地的漏电流监测用PMOS晶体管，即使是恒压电源，在检测到漏电流的情况下，也能够对恒压电路的输出晶体管的栅极施加足以使其导通的电压。
Description
技术领域
本发明涉及具备石英振荡电路的振荡装置，更详细而言，涉及能够在低电源电压时检测漏电流并输出稳定的电源电压等级的电压的恒压电路。
背景技术
图5是广泛应用于钟表或电子设备等的以往的振荡装置100的结构图。以往的振荡装置100具备：根据输入电压而生成恒定的输出电压VREG的恒压电路10；以及通过所生成的恒压VREG使石英振子XTAL振荡的石英振荡电路20。另外，在该振荡装置100中，设VDD为接地电位，设VSS为电源电压。
在振荡装置100中，为了抑制消耗电流，极力减小用于驱动石英振荡电路20的电压是很重要的。因此，设置有即使在某个恒定的电源电压以上也输出恒定的恒压VREG的恒压电路10。另一方面，石英振荡电路20具有由石英振子XTAL的振荡特性、振荡逆变器、负载电容等确定的振荡停止电压VDOS。因此，在恒压电路10中，需要使恒压VREG的绝对值|VREG|比振荡停止电压的绝对值|VDOS|高。
图6是示出以往的振荡装置100的恒压电路10的电路图。恒压电路10具备基准电压电路101、差动放大电路102以及输出电路103。
在基准电压电路101中，恒流IREF从恒流源耗尽型NMOS晶体管MD1流向PMOS晶体管MP1，生成基准电压VREF。在差动放大电路102中，向反相输入端子输入基准电压VREF，向同相输入端子输入反馈电压FB。差动放大电路102对与输出端子NO2连接的输出晶体管MN5的栅极电压进行控制，使得基准电压VREF与反馈电压FB相等。因此，恒压电路10的恒压输出的绝对值|VREG|是将基准电压的绝对值|VREF|和NMOS晶体管MN6的栅源间电压Vgs相加而得到的电压。
以往的恒压电路10的输出电压VREG在低电源电压时通过向输出晶体管MN5的栅极传递接地电位VDD电压等级的电压而变得与电源电压VSS相等(例如，参照专利文献1)。
专利文献1：日本特开2001-312320号公报
但是，在由于高温时或制造偏差而导致MOS晶体管的阈值电压低于规定值的情况下，若MOS晶体管的漏电流增大，则PMOS晶体管MP1的漏极与源极之间的电压Vds变小，从而无法确保PMOS晶体管MP3的栅源间电压Vgs。而且，当无法将接地电位VDD充分地传递给输出晶体管MN5的栅极的情况下，或者当由于在NMOS晶体管MN3中流过漏电流而导致接地电位VDD无法充分地传递给输出晶体管MN5的栅极的情况下，无法确保输出晶体管MN5的栅源间电压Vgs，从而输出晶体管MN5截止。因此，恒压的绝对值|VREG|与电源电压的绝对值|VSS|的关系没有成为|VREG|＝|VSS|，而成为|VREG|＜|VSS|，若|VREG|低于振荡停止电压的绝对值|VDOS|，则石英振荡电路20无法进行动作。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供不受漏电流的影响，在低电源电压时能够输出稳定的电源电压等级的电压的恒压电路及使用了该恒压电路的石英振荡电路。
在本发明中，为了解决上述课题，使恒压电路采取以下那样的结构。
恒压电路具备：输入基准电压和反馈电压的差动放大电路；根据差动放大电路的输出电压而向恒压电路的输出端子输出恒压的输出晶体管；以及检测晶体管的漏电流的漏电流检测电路，该恒压电路构成为，漏电流检测电路在检测到漏电流超过规定值时，增大输出晶体管的栅源间电压。
在本发明中，根据恒压电路，在晶体管的漏电流超过规定值的情况下，漏电流检测电路通过对输出晶体管的栅极施加使其导通所需的充分的电压而能够输出稳定的电源电压等级的电压。特别地，在以为了减少消耗电流而使恒压输出变小为目的，使MOS晶体管的阈值电压下降的处理中，或者在为了使IC的芯片面积变小而使MOS晶体管的沟道长度变短的振荡电路中是有效的。
附图说明
图1是示出第一实施方式的恒压电路的电路图。
图2是示出第一实施方式的漏电流检测电路的电路图。
图3是示出第二实施方式的恒压电路的内部结构的电路图。
图4是示出第二实施方式的漏电流检测电路的电路图。
图5是示出使用了本发明的恒压电路的振荡装置的概略图。
图6是示出以往的振荡装置的恒压电路的电路图。
标号说明
100：振荡装置；10：恒压电路；20：石英振荡电路；30、40：漏电流检测电路；101：基准电压电路；102：差动放大电路；103：输出电路。
具体实施方式
图1是示出第一实施方式的恒压电路10的电路图。恒压电路10具备基准电压电路101、差动放大电路102、输出电路103以及漏电流检测电路30。
基准电压电路101由耗尽型NMOS晶体管MD1和NMOS晶体管MN1和MN2以及PMOS晶体管MP1构成。耗尽型NMOS晶体管MD1作为恒流源而进行动作。NMOS晶体管MN1和NMOS晶体管MN2被电流镜像(current mirror)连接，从而在NMOS晶体管MN2也流过恒流IREF。在PMOS晶体管MP1中，栅极与漏极连接，源极接地。因此，在基准电压电路101中，恒流IREF从恒流源耗尽型NMOS晶体管MD1流向PMOS晶体管MP1，生成基准电压VREF。
差动放大电路102由PMOS晶体管MP2、构成差动对的PMOS晶体管MP3和MP4以及构成电流镜的NMOS晶体管MN3和MN4构成。恒流IREF在与PMOS晶体管MP1构成电流镜的PMOS晶体管MP2中流过，成为工作电流。
输出电路103由PMOS晶体管MP5以及输出晶体管MN5和MN6构成。在输出晶体管MN5中，栅极与作为差动放大电路102的输出N03的PMOS晶体管MP3的漏极连接，源极与电源电压VSS连接，漏极与恒压电路10的输出VREG连接。在NMOS晶体管MN6中，栅极与自身的漏极连接而向作为差动放大电路102的同相输入端子的PMOS晶体管MP4输入，源极与恒压电路10的输出VREG连接。PMOS晶体管MP5的栅极与PMOS晶体管MP1的栅极及漏极连接，源极接地。在与PMOS晶体管MP1构成电流镜的PMOS晶体管MP5中流过恒流IREF。
向作为差动放大电路102的差动对的反相输入端子的PMOS晶体管MP3的栅极输入基准电压VREF，向作为同相输入端子的PMOS晶体管MP4的栅极输入PMOS晶体管MP5的漏极电压，即输入反馈电压FB。由于差动放大电路102的输出N03被输入到输出晶体管MN5的栅极，因此，对输出晶体管MN5的栅极电位N03进行控制，使得基准电压VREF与反馈电压FB最终相等。因此，恒压电路10的恒压输出的绝对值|VREG|成为将基准电压的绝对值|VREF|和NMOS晶体管MN6的栅源间电压Vgs相加而得到的电压。即，通过|VREG|＝|VREF|+Vgs＝α|Vtp|+βVtn来表示。Vtp表示PMOS晶体管的阈值电压，Vtn表示NMOS晶体管的阈值电压，α、β表示规定的常数。另一方面，在不流过漏电流的通常状态下的低电源电压时，PMOS晶体管MP2和MP3能够充分确保栅源间电压Vgs而导通，由此，输出晶体管MN5的栅极电位成为接地电位VDD，由于能够确保输出晶体管MN5的栅源间电压Vgs而输出晶体管MN5能够导通，因此，|VREG|＝|VSS|。
漏电流检测电路30连接于基准电压VREF与差动放大电路102的输出N03之间。图2是示出漏电流检测电路30的电路图。
漏电流检测电路30由漏电流监测用PMOS晶体管MPL1、PMOS晶体管MP6、MP7和MP8以及NMOS晶体管MN7和MN8构成。在漏电流监视器监测用PMOS晶体管MPL1中，栅极和源极接地，漏极与PMOS晶体管MP8的源极连接。在PMOS晶体管MP8中，栅极与基准电压VREF连接，漏极与NMOS晶体管MN8的漏极连接。在NMOS晶体管MN8中，栅极与基准电压VREF连接，源极与电源电压VSS连接。在PMOS晶体管MP7中，栅极与基准电压VREF连接，源极接地，漏极与NMOS晶体管MN7的漏极连接。在NMOS晶体管MN7中，栅极与PMOS晶体管MP8及NMOS晶体管MN8的漏极连接，源极与电源电压VSS连接。在PMOS晶体管MP6中，栅极与PMOS晶体管MP7及NMOS晶体管MN7的漏极连接，源极接地，漏极与恒压电路10的输出晶体管MN5的栅极N03连接。
对第一实施方式的振荡装置100的恒压电路10的动作进行说明。
漏电流检测电路30的漏电流监测用PMOS晶体管MPL1由于栅极和源极接地，因此始终截止。此外，漏电流监测用PMOS晶体管MPL1按照规定的漏电流量来适当调整元件尺寸。规定的漏电流量是指如下条件：在高温下的工作环境下或由于制造偏差而使MOS晶体管的阈值电压低于规定值的情况下，在低电源电压时，恒压电路10的PMOS晶体管MP1的漏极与源极之间的电压Vds变小，无法确保PMOS晶体管MP3的栅源间电压Vgs。
在超过规定的漏电流的情况下，在漏电流监测用PMOS晶体管MPL1中流过漏电流。在PMOS晶体管MP8中，由于栅极电位是基准电压VREF，因此，通过在漏电流监测用PMOS晶体管MPL1中流过漏电流，能够流过漏电流或恒流IREF中的较低一方的电流。
另一方面，在NMOS晶体管MN8中与在PMOS晶体管MP8中同样地，栅极电位为基准电压VREF，源极电位为电源电压VSS。即，由于PMOS晶体管MP8和NMOS晶体管MN8均导通，因此，电流驱动能力高的一侧的晶体管较强，向下一级的NMOS晶体管MN7的栅极进行传递。在低电源电压时，由于难以充分确保NMOS晶体管MN8的栅源间电压Vgs，因此，PMOS晶体管MP8的电流驱动能力较强，向下一级的NMOS晶体管MN7的栅极传递接地电位VDD。
另一方面，在PMOS晶体管MP7中，由于栅极电位为基准电压VREF，源极电位为接地电位VDD，因此，流过恒流IREF。即，PMOS晶体管MP7和NMOS晶体管MN7均导通，但在低电源电压时，对元件尺寸进行调整，使得NMOS晶体管MN7比PMOS晶体管MP7的电流驱动能力高，由此，向下一级的PMOS晶体管MP6的栅极传递电源电压VSS。
因此，当在低电源电压时超过规定的漏电流的情况下，PMOS晶体管MP6导通，输出晶体管MN5的栅极电位N03为接地电位VDD，由于能够确保输出晶体管MN5的栅源间电压Vgs而能够使其导通，因此，|VREG|＝|VSS|。
在不流过规定的漏电流的情况下，由于漏电流监测用PMOS晶体管MPL1截止，因此，即使PMOS晶体管MP8导通，也无法使电流流过。在NMOS晶体管MN8中，由于源极电位为电源电压VSS，因此，通过导通而向下一级的NMOS晶体管MN7的栅极传递电源电压VSS。接下来，NMOS晶体管MN7由于栅极电位为电源电压VSS而截止。PMOS晶体管MP7由于栅极电位为基准电压VREF，源极电位为接地电位VDD，所以导通，因此向下一级的PMOS晶体管MP6的栅极电位传递接地电位VDD。
因此，在不流过规定的漏电流的情况下，PMOS晶体管MP6截止，漏电流检测电路30不工作，完全不对恒压电路10的动作造成影响。此外，在漏电流检测电路30中，由于在不工作时没有流过电流的路径，因此，实现了本发明的恒压电路10的消耗电流相比于以往的恒压电路10完全没有增加。
接下来，对本发明的第二实施方式的恒压电路10进行说明。
图3是示出第二实施方式的恒压电路10的电路图。恒压电路10具备基准电压电路101、差动放大电路102、输出电路103以及漏电流检测电路40。
漏电流检测电路40连接于构成恒流源的耗尽型NMOS晶体管MD1的源极电位即基准电压N01与差动放大电路102的输出N03之间。图4是示出漏电流检测电路40的电路图。
漏电流检测电路40由漏电流监测用NMOS晶体管MNL1、PMOS晶体管MP12、MP9、MP10、MP11以及NMOS晶体管MN9、MN10、MN11构成。在漏电流监测用NMOS晶体管MNL1中，栅极和源极与电源电压VSS连接，漏极与NMOS晶体管MN11的源极连接。在NMOS晶体管MN11中，栅极与基准电压N01连接，漏极与PMOS晶体管MP11的漏极连接。在PMOS晶体管MP11中，栅极与基准电压N01连接，源极接地。在NMOS晶体管MN10中，栅极与基准电压N01连接，源极与电源电压VSS连接，漏极与PMOS晶体管MP10的漏极连接。在PMOS晶体管MP10中，栅极与PMOS晶体管MP11及NMOS晶体管MN11的漏极连接，源极接地。在NMOS晶体管MN9中，栅极与PMOS晶体管MP10及NMOS晶体管MN10的漏极连接，源极与电源电压VSS连接，漏极与PMOS晶体管MP9的漏极连接。在PMOS晶体管MP9中，栅极与PMOS晶体管MP10及NMOS晶体管MN10的漏极连接，源极接地。在PMOS晶体管MP12中，栅极与PMOS晶体管MP9及NMOS晶体管MN9的漏极连接，源极接地，漏极与恒压电路10的输出晶体管MN5的栅极N03连接。
对第二实施方式的振荡装置100的恒压电路10的动作进行说明。
漏电流检测电路40的漏电流监测用NMOS晶体管MNL1由于栅极和源极与电源电压VSS连接，因此始终截止。此外，漏电流监测用NMOS晶体管MNL1按照规定的漏电流量对元件尺寸进行适当调整。规定的漏电流量是指如下条件：在高温下的工作环境下或由于制造偏差而导致MOS晶体管的阈值电压低于规定值的情况下，在低电源电压时，在恒压电路10的NMOS晶体管MN3中流过漏电流，由此，输出晶体管MN5的栅极电位被拉向电源电压VSS侧。
在超过规定的漏电流的情况下，在漏电流监测用NMOS晶体管MNL1中流过漏电流。在NMOS晶体管MN11中，由于栅极电位为基准电压N01，因此，在漏电流监测用NMOS晶体管MNL1中流过漏电流，由此，能够流过漏电流或恒流IREF中的较低一方的电流。
另一方面，在PMOS晶体管MP11中与在NMOS晶体管MN11中同样地，栅极电位为基准电压N01，源极电位为接地电位VDD。即，由于NMOS晶体管MN11和PMOS晶体管MP11均导通，因此，电流驱动能力高的一侧的晶体管较强，向下一级的PMOS晶体管MP10的栅极进行传递。在低电源电压时，由于难以充分确保PMOS晶体管MP11的栅源间电压Vgs，因此，NMOS晶体管MN11的电流驱动能力较强，向下一级的PMOS晶体管MP10的栅极传递电源电压VSS。
另一方面，在NMOS晶体管MN10中，由于栅极电位为基准电压N01，源极电位为电源电压VSS，因此流过恒流IREF。即，NMOS晶体管MN10和PMOS晶体管MP10均导通，但在低电源电压时，对元件尺寸进行调整，使得PMOS晶体管MP10比NMOS晶体管MN10的电流驱动能力高，由此，向下一级的PMOS晶体管MP9和NMOS晶体管MN9的栅极电位传递接地电位VDD。而且，由于NMOS晶体管MN9导通，因此，向下一级的PMOS晶体管MP12的栅极电位传递电源电压VSS。
因此，在低电源电压时，在超过规定的漏电流的情况下，PMOS晶体管MP12导通，输出晶体管MN5的栅极电位N03成为接地电位VDD，由于能够确保输出晶体管MN5的栅源间电压Vgs而能够使其导通，因此，|VREG|＝|VSS|。
在不流过规定的漏电流的情况下，由于漏电流监测用NMOS晶体管MNL1截止，因此，即使NMOS晶体管MN11导通，也无法使电流流过。在PMOS晶体管MP11中，由于源极电位为接地电位VDD，因此，通过导通而向下一级的PMOS晶体管MP10的栅极电位传递接地电位VDD。接下来，PMOS晶体管MP10由于栅极电位为接地电位VDD，因此截止。NMOS晶体管MN10由于栅极电位为基准电压N01，源极电位为电源电压VSS，所以导通，因此向下一级的PMOS晶体管MP9和NMOS晶体管MN9的栅极电位传递电源电压VSS。而且，PMOS晶体管MP9由于导通，因此，向下一级的PMOS晶体管MP12的栅极电位传递接地电位VDD。
因此，在不流过规定的漏电流的情况下，PMOS晶体管MP12截止，漏电流检测电路40不工作，完全不对恒压电路10的动作造成影响。此外，在漏电流检测电路40中，由于在不工作时没有流过电流的路径，因此，实现了本发明的恒压电路10的消耗电流相比于以往的恒压电路10完全没有增加。
以上，对本发明的实施方式进行了说明，但本发明不限于这些实施方式或振荡装置，能够在不脱离其主旨的范围内进行各种方式的实施。
Claims (5)
1.一种恒压电路，其输出用于驱动具备石英振荡电路的振荡装置的恒压，该恒压电路的特征在于，
所述恒压电路具备：
基准电压电路，其根据恒流源的镜像电流而输出基准电压；
差动放大电路，其输入所述基准电压和基于所述恒压的反馈电压；
输出晶体管，其根据所述差动放大电路的输出电压而向所述恒压电路的输出端子输出所述恒压；以及
漏电流检测电路，其设于所述基准电压电路的输出端子与所述输出晶体管的栅极之间，根据所述基准电压来检测晶体管的漏电流，
所述漏电流检测电路在检测到所述漏电流超过规定值时，增大所述输出晶体管的栅源间电压。
2.根据权利要求1所述的恒压电路，其特征在于，
所述漏电流检测电路具有漏电流监测用PMOS晶体管、第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管、第二NMOS晶体管以及第三PMOS晶体管，
所述漏电流监测用PMOS晶体管的栅极和源极接地，漏极与所述第一PMOS晶体管的源极连接，
所述第一PMOS晶体管的栅极与所述基准电压的输出连接，漏极与所述第一NMOS晶体管的漏极连接，
所述第一NMOS晶体管的栅极与所述基准电压的输出连接，源极与电源电压连接，
所述第二PMOS晶体管的栅极与所述基准电压的输出连接，源极接地，漏极与所述第二NMOS晶体管的漏极连接，
所述第二NMOS晶体管的栅极与所述第一PMOS晶体管及所述第一NMOS晶体管的漏极连接，源极与电源电压连接，
所述第三PMOS晶体管的栅极与所述第二PMOS晶体管及所述第二NMOS晶体管的漏极连接，源极接地，漏极与所述输出晶体管的栅极连接。
3.一种恒压电路，其输出用于驱动具备石英振荡电路的振荡装置的恒压，该恒压电路的特征在于，
所述恒压电路具备：
基准电压电路，其根据恒流源的镜像电流而输出基准电压；
差动放大电路，其输入所述基准电压和基于所述恒压的反馈电压；
输出晶体管，其根据所述差动放大电路的输出电压而向所述恒压电路的输出端子输出所述恒压；以及
漏电流检测电路，其设于所述恒流源的输出端子与所述输出晶体管的栅极之间，根据所述恒流源的输出端子的电压来检测晶体管的漏电流，
所述漏电流检测电路在检测到所述漏电流超过规定值时，增大所述输出晶体管的栅源间电压。
4.根据权利要求3所述的恒压电路，其特征在于，
所述漏电流检测电路具有漏电流监测用NMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第五NMOS晶体管、第六PMOS晶体管以及第七PMOS晶体管，
所述漏电流监测用NMOS晶体管的栅极和源极与电源电压连接，漏极与所述第三NMOS晶体管的源极连接，
所述第三NMOS晶体管的栅极与所述恒流源的源极连接，漏极与所述第四PMOS晶体管的漏极连接，
所述第四PMOS晶体管的栅极与所述恒流源的源极连接，源极接地，
所述第四NMOS晶体管的栅极与所述恒流源的源极连接，源极与电源电压连接，漏极与所述第五PMOS晶体管的漏极连接，
所述第五PMOS晶体管的栅极与所述第三NMOS晶体管及所述第四PMOS晶体管的漏极连接，源极接地，
所述第五NMOS晶体管的栅极与所述第四NMOS晶体管及所述第五PMOS晶体管的漏极连接，源极与电源电压连接，漏极与所述第六PMOS晶体管的漏极连接，
所述第六PMOS晶体管的栅极与所述第四NMOS晶体管及所述第五PMOS晶体管的漏极连接，源极接地，
所述第七PMOS晶体管的栅极与所述第五NMOS晶体管及所述第六PMOS晶体管的漏极连接，源极接地，漏极与所述输出晶体管的栅极连接。
5.一种振荡装置，其特征在于，
该振荡装置具备：
权利要求1～4中的任意一项所述的恒压电路；以及
振荡电路，其利用所述恒压电路的电压而被驱动。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-022427 | 2015-02-06 | ||
| JP2015022427A JP6416650B2 (ja) | 2015-02-06 | 2015-02-06 | 定電圧回路及び発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105871354A true CN105871354A (zh) | 2016-08-17 |
| CN105871354B CN105871354B (zh) | 2020-10-13 |
Family
ID=56567145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610076255.5A Expired - Fee Related CN105871354B (zh) | 2015-02-06 | 2016-02-03 | 恒压电路及振荡装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9722538B2 (zh) |
| JP (1) | JP6416650B2 (zh) |
| KR (1) | KR20160097137A (zh) |
| CN (1) | CN105871354B (zh) |
| TW (1) | TWI701538B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110275566A (zh) * | 2018-03-15 | 2019-09-24 | 艾普凌科有限公司 | 电压调节器 |
| CN111736087A (zh) * | 2019-03-22 | 2020-10-02 | 安世有限公司 | 电源检测电路 |
| CN113541606A (zh) * | 2020-04-20 | 2021-10-22 | 华邦电子股份有限公司 | 振荡电路以及半导体集成电路 |
| CN114236422A (zh) * | 2021-12-16 | 2022-03-25 | 成都思瑞浦微电子科技有限公司 | 漏电检测电路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206341200U (zh) * | 2016-10-21 | 2017-07-18 | 上海灿瑞科技股份有限公司 | 一种栅极驱动电路 |
| JP6846248B2 (ja) * | 2017-03-24 | 2021-03-24 | エイブリック株式会社 | 定電圧出力回路 |
| CN111313891B (zh) * | 2018-12-12 | 2023-08-08 | 上海川土微电子有限公司 | 一种环形压控振荡器 |
| US11262778B2 (en) | 2019-06-28 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference voltage generation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288600B1 (en) * | 1997-03-04 | 2001-09-11 | Seiko Epson Corporation | Electronic circuit, semiconductor device, electronic equipment, and timepiece |
| JP2009193211A (ja) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | 定電流回路 |
| CN103034276A (zh) * | 2011-09-30 | 2013-04-10 | 精工电子有限公司 | 振荡装置 |
| CN103412472A (zh) * | 2012-03-22 | 2013-11-27 | 精工电子有限公司 | 模拟电子钟 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4164622B2 (ja) | 1997-03-04 | 2008-10-15 | セイコーエプソン株式会社 | 電子回路、半導体装置、電子機器および時計 |
| JP3517343B2 (ja) * | 1998-01-05 | 2004-04-12 | セイコーインスツルメンツ株式会社 | 自己補正型定電流回路 |
| JP4040575B2 (ja) * | 2003-12-19 | 2008-01-30 | 三菱電機株式会社 | 電圧発生回路 |
| JP2009093483A (ja) * | 2007-10-10 | 2009-04-30 | Kobe Univ | 温度補償バイアス回路 |
| TWM339079U (en) * | 2008-01-02 | 2008-08-21 | Mstar Semiconductor Inc | Voltage generating circuit |
| WO2011033909A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic device including the display device |
| US8269550B2 (en) * | 2009-11-02 | 2012-09-18 | Nanya Technology Corp. | Temperature and process driven reference |
-
2015
- 2015-02-06 JP JP2015022427A patent/JP6416650B2/ja active Active
-
2016
- 2016-02-01 TW TW105103068A patent/TWI701538B/zh not_active IP Right Cessation
- 2016-02-03 CN CN201610076255.5A patent/CN105871354B/zh not_active Expired - Fee Related
- 2016-02-03 KR KR1020160013383A patent/KR20160097137A/ko not_active Application Discontinuation
- 2016-02-04 US US15/015,501 patent/US9722538B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288600B1 (en) * | 1997-03-04 | 2001-09-11 | Seiko Epson Corporation | Electronic circuit, semiconductor device, electronic equipment, and timepiece |
| JP2009193211A (ja) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | 定電流回路 |
| CN103034276A (zh) * | 2011-09-30 | 2013-04-10 | 精工电子有限公司 | 振荡装置 |
| CN103412472A (zh) * | 2012-03-22 | 2013-11-27 | 精工电子有限公司 | 模拟电子钟 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110275566A (zh) * | 2018-03-15 | 2019-09-24 | 艾普凌科有限公司 | 电压调节器 |
| CN110275566B (zh) * | 2018-03-15 | 2021-12-28 | 艾普凌科有限公司 | 电压调节器 |
| CN111736087A (zh) * | 2019-03-22 | 2020-10-02 | 安世有限公司 | 电源检测电路 |
| CN113541606A (zh) * | 2020-04-20 | 2021-10-22 | 华邦电子股份有限公司 | 振荡电路以及半导体集成电路 |
| CN114236422A (zh) * | 2021-12-16 | 2022-03-25 | 成都思瑞浦微电子科技有限公司 | 漏电检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160233831A1 (en) | 2016-08-11 |
| KR20160097137A (ko) | 2016-08-17 |
| US9722538B2 (en) | 2017-08-01 |
| JP6416650B2 (ja) | 2018-10-31 |
| CN105871354B (zh) | 2020-10-13 |
| TWI701538B (zh) | 2020-08-11 |
| JP2016146050A (ja) | 2016-08-12 |
| TW201636755A (zh) | 2016-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105871354A (zh) | 恒压电路及振荡装置 | |
| US8378739B2 (en) | Semiconductor chip | |
| CN104881070B (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
| CN110703010A (zh) | 测试电路 | |
| CN108886354B (zh) | 用于电源电压监测的温度补偿信号发生器 | |
| JP2013092958A (ja) | 電流検出回路及び電源回路 | |
| KR20170110534A (ko) | 전압 레귤레이터 | |
| US20070040587A1 (en) | Hysteresis comparator for input voltages and corresponding electronic circuit | |
| CN101846723B (zh) | 跨导参数的量测方法 | |
| CN104579245A (zh) | Rc振荡器 | |
| CN108390550B (zh) | 一种控制导通时间的调整电路 | |
| US7629846B2 (en) | Source follower circuit and semiconductor apparatus | |
| CN201854254U (zh) | 时钟产生电路 | |
| US11249504B2 (en) | Current generation circuit | |
| TWI591459B (zh) | Analog electronic clock | |
| JP5801333B2 (ja) | 電源回路 | |
| CN107453723A (zh) | 放大器 | |
| CN106094957B (zh) | 一种稳压器电路及rfid芯片 | |
| CN110365293A (zh) | 振荡装置 | |
| JP2008066649A (ja) | 電圧源回路 | |
| CN112241190B (zh) | 一种中高频晶体驱动电路 | |
| CN114489209B (zh) | 一种低电源电压精确电压跟随电路及电压跟随方法 | |
| CN113131885B (zh) | 一种输出级电路和ab类放大器 | |
| CN110880914B (zh) | 起振电路及芯片 | |
| JPS62222314A (ja) | 温度センサ用定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201013 |