CN113131885B - 一种输出级电路和ab类放大器 - Google Patents

Abstract

本发明公开了一种输出级电路和AB类放大器，输出级电路包括输出端电路、静态电流偏置电路、电压偏置电路和控制环路监测电路，控制环路监测电路通过监测输出级电路的控制环路的建立状态产生分别控制输出端电路的第一输出管和第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态，避免在输出端电路中出现从电源电压到地的贯通电流，以及避免输出电压的不定态，提高电路的稳定性。

Description

一种输出级电路和AB类放大器

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种输出级电路和AB类放大器。

背景技术

放大器是能把输入信号的电压或功率放大的器件。AB类放大器是依赖于偏置电流的大小和输出电平的A类和B类放大器的结合器件，可以使工作于推挽工作方式的两个晶体管的工作区间互有覆盖，弥补了A类放大器和B类放大器的缺点，所以AB类放大器具有效率高、失真较小、功放晶体管功耗较小、以及散热好等优点，成为目前放大器常用的类型。

通常，如果从各电路实现的功能来划分，传统的AB类放大器的输出级电路包括静态电流控制电路和输出端电路，静态电流控制电路用于控制输出端电路的静态电流的大小，并实现AB类的工作方式。

所述实现AB类的工作方式是指：在静态时具有较小的流经输出端电路的静态电流，以及在动态时能输出较大的电流至负载，并具有较高的输出效率、较小的交越失真。

进一步的，静态电流控制电路包括静态电流偏置电路和电压偏置电路。静态电流偏置电路用于对流经输出端电路的静态电流产生偏置，使得流经输出端电路的静态电流是其自身静态电流的镜像。电压偏置电路用于对输出端电路的电压产生偏置。

图1为传统的AB类放大器的输出级电路示意图。如图1所示，输出级电路100包括第一静态电流偏置子电路110、第二静态电流偏置子电路120、电压偏置电路130以及输出端电路140。第一静态偏置子电路110和第二静态偏置子电路120构成输出级电路100的静态电流偏置电路，用于对输出端电路140的静态电流产生偏置，使得流经输出端电路140的静态电流为流经其自身的静态电流的镜像。电压偏置电路130用于对输出端电路140的电压产生偏置。

第一静态电流偏置子电路110包括依次串联连接在电源电压VDD和地之间的晶体管Mn1和电流源I1、串联连接于电源电压VDD和地之间的电流源I2和晶体管Mn2以及电容C1和电容C2。晶体管Mn1的控制端与电流源I2和晶体管Mn2之间的节点A2连接，晶体管Mn2的控制端与电流源I1和晶体管Mn1之间的节点A1连接。电容C1连接在晶体管Mn2的控制端和地之间，电容C2连接在晶体管Mn1的控制端和地之间。

第二静态电流偏置子电路120包括依次串联连接于电源电压VDD和地之间的晶体管电流源I3和晶体管Mp1、依次串联连接在电源电压VDD和地之间的晶体管Mp2和电流源I4以及电容C3和电容C4，晶体管Mp1的控制端与晶体管Mp2和电流源I4之间的节点B2连接，晶体管Mp2的控制端与电流源I3和晶体管Mp1之间的节点B1连接。电容C3连接于电源电压VDD和晶体管Mp2的控制端之间，电容C4连接于电源电压VDD和晶体管Mp1的控制端之间。

电压偏置电路130包括电流源I5、晶体管Mp3、晶体管Mn3以及灌电流模块131。电流源I5的第一端与电源电压VDD连接，第二端与晶体管Mp3的第一端连接。晶体管Mp3的控制端与节点B2连接。晶体管Mn3的第一端与电流源I5和晶体管Mp3的中间节点连接，控制端与节点A2连接，第二端与晶体管Mp3的第二端连接。灌电流模块131连接在晶体管Mp3的第二端和地之间。

输出端电路140包括依次串联连接于电源电压VDD和地之间的输出管Mpout和输出管Mnout，输出管Mpout的控制端与晶体管Mp3和电流源I5的中间节点连接，输出管Mnout的控制端与晶体管Mn3的第二端连接。

在芯片上电过程中，控制环路尚未建立好，由于旁路电容C1至C4的存在，所以节点A1和节点A2的电位接近地，节点B1和节点B2的电位接近电源电压VDD，导致输出管Mpout和输出管Mnout的控制端电压不受控制。所以现有技术的AB类放大器的输出级电路在上电过程中可能存在输出管Mpout和输出管Mnout同时导通的情况，此时在电路中会存在通过输出管Mpout和输出管Mnout从电源电压VDD到地的贯通电流，该大电流可能导致芯片的损坏。此外，由于现有技术的AB类放大器的输出级电路在上电过程中输出引脚的电压无法确定，所以在输出引脚可能存在较高的电压导致外接电路的损坏或者发生误动作。

发明内容

有鉴于此，本发明的目的在于提供一种输出级电路和AB类放大器，通过监测输出级电路的控制环路的建立状态产生分别控制输出端电路的第一输出管和第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态，避免在输出端电路中出现从电源电压到地的贯通电流，以及避免输出电压的不定态，提高电路的稳定性。

根据本发明实施例的一方面，提供了一种输出级电路，包括：输出端电路，其包括第一输出管和第二输出管，所述第一输出管和所述第二输出管的中间节点用于提供输出电压；静态电流偏置电路，用于对流经所述输出端电路的静态电流产生偏置，以使得流经所述输出端电路的静态电流为其自身静态电流的镜像；电压偏置电路，用于对所述输出端电路的电压产生偏置；以及控制环路监测电路，用于根据所述输出级电路的控制环路的建立状态产生分别控制所述第一输出管和所述第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态。

优选地，所述输出级电路还包括：连接于所述第一输出管和所述第二输出管的中间节点和地之间的输出电阻。

优选地，所述静态电流偏置电路包括第一静态电流偏置子电路，用于对流经所述第一输出管的静态电流产生偏置，其中，所述第一静态电流偏置子电路包括：依次串联连接于电源电压和地之间的第一晶体管和第一电流源；依次串联连接于所述电源电压和地之间的第二电流源和第二晶体管；连接于所述第二晶体管的控制端和地之间的第一电容；以及连接于所述第一晶体管的控制端和地之间的第二电容，其中，所述第二晶体管的控制端与所述第一晶体管和所述第一电流源之间的第一节点连接，所述第一晶体管的控制端与所述第二电流源和所述第二晶体管之间的第二节点连接。

优选地，所述静态电流偏置电路还包括第二静态电流偏置子电路，用于对流经所述第二输出管的静态电流产生偏置，其中，所述第二静态电流偏置子电路包括：依次串联连接于电源电压和地之间的第三电流源和第三晶体管；依次串联连接于所述电源电压和地之间的第四晶体管和第四电流源；连接于所述第四晶体管的控制端和所述电源电压之间的第三电容；以及连接于所述第三晶体管的控制端和所述电源电压之间的第四电容，其中，所述第四晶体管的控制端与所述第三电流源和所述第三晶体管之间的第三节点连接，所述第三晶体管的控制端与所述第四晶体管和所述第四电流源之间的第四节点连接。

优选地，所述电压偏置电路包括：第五电流源，其具有与所述电源电压连接的第一端以及第二端；第五晶体管，其具有与所述第五电流源的第二端连接的第一端、与所述第二节点连接的控制端以及第二端；以及第六晶体管，其具有与所述第五电流源的第二端连接的第一端、与所述第四节点连接的控制端以及第二端，其中，所述第五电流源和所述第五晶体管的中间节点与所述第二输出管的控制端连接，所述第六晶体管的第二端与所述第一输出管的控制端连接。

优选地，所述电压偏置电路还包括连接于所述第六晶体管的第二端和地之间的灌电流模块。

优选地，所述控制环路监测电路用于根据所述第一至第四节点的节点电压产生所述第一栅极控制信号和所述第二栅极控制信号。

优选地，所述控制环路检测电路包括：依次串联连接于所述电源电压和地之间的第一电流支路，用于根据所述第一节点和所述第二节点的节点电压产生第一指示信号；依次串联连接于所述电源电压和地之间的第二电流支路，用于根据所述第三节点和所述第四节点的节点电压产生第二指示信号；逻辑控制模块，用于根据所述第一指示信号和所述第二指示信号产生第一控制信号和第二控制信号；以及输出模块，用于根据所述第一控制信号和所述第二控制信号产生所述第一栅极控制信号和第二栅极控制信号。

优选地，所述第一电流支路包括：依次串联连接于所述电源电压和地之间的第六电流源、第七晶体管和第八晶体管，其中，所述第七晶体管的控制端用于接收所述第二节点的节点电压，所述第八晶体管的控制端用于接收所述第一节点的节点电压，所述第七晶体管的第一端用于提供所述第一指示信号。

优选地，所述第二电流支路包括：依次串联连接于所述电源电压和地之间的第九晶体管、第十晶体管和第七电流源，其中，所述第九晶体管的控制端用于接收所述第三节点的节点电压，所述第十晶体管的控制端用于接收所述第四节点的节点电压，所述第十晶体管的第二端用于提供所述第二指示信号。

优选地，所述逻辑控制模块包括：第一反相器，其具有用于接收所述第一指示信号的输入端以及输出端；一缓冲器，其具有用于接收所述第二指示信号的输入端以及输出端；一与非门，其具有与所述第一反相器的输出端连接的第一输入端、与所述缓冲器的输出端连接的第二输入端以及输出端；第二反相器，其具有与所述与非门的输出端连接的输入端以及输出端，其中，所述与非门的输出端用于提供所述第一控制信号，所述第二反相器的输出端用于提供所述第二控制信号。

优选地，所述输出模块包括：第十一晶体管，其具有与所述电源电压连接的第一端、用于接收所述第二控制信号的控制端以及用于提供所述第二栅极控制信号的第二端；以及第十二晶体管，其具有用于提供所述第一栅极控制信号的第一端、用于接收所述第一控制信号的控制端以及与地连接的第二端。

优选地，所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第七晶体管、所述第八晶体管以及所述第十二晶体管为N型MOSFET，所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第九晶体管、所述第十晶体管以及所述第十一晶体管为P型MOSFET。

根据本发明实施例的另一方面，提供了一种AB类放大器，包括上述的输出级电路。

在本发明实施例的输出级电路和AB类放大器中，输出级电路包括输出端电路、静态电流偏置电路、电压偏置电路和控制环路监测电路，控制环路监测电路通过监测输出级电路的控制环路的建立状态产生分别控制输出端电路的第一输出管和第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态，避免在输出端电路中出现从电源电压到地的贯通电流，提高电路的稳定性。此外，本发明实施例的控制环路监测电路在电路上电完成之后还不会影响输出级电路的正常工作。

进一步的，输出级电路还包括连接在第一输出管和第二输出管的中间节点和地之间的输出电阻。当输出端电路中的输出管处于关断状态时，通过输出电阻将输出电压下拉至地，从而可以保证在芯片上电过程中可以确定输出引脚的电压。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1为传统的AB类放大器的输出级电路示意图；

图2为本发明实施例的AB类放大器的输出级电路示意图；

图3为图2中的控制环路监测电路的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

图2为本发明实施例的AB类放大器的输出级电路示意图。如图2所示，输出级电路200包括第一静态电流偏置子电路210、第二静态电流偏置子电路220、电压偏置电路230、输出端电路240以及控制环路监测电路250。

其中，第一静态偏置子电路210和第二静态偏置子电路220构成输出级电路200的静态电流偏置电路，用于对输出端电路240的静态电流产生偏置，使得流经输出端电路240的静态电流为流经其自身的静态电流的镜像。电压偏置电路230用于对输出端电路240的电压产生偏置，并实现AB类的工作方式。控制环路监测电路250用于根据输出级电路200的控制环路的建立状态产生控制输出端电路240中的输出管的栅极控制信号。以在电路上电过程中，使得所述输出端电路240中的输出管处于关断状态，避免在输出端电路中出现从电源电压到地的贯通电流，保护芯片不受损坏，提高电路的稳定性和安全性。

进一步的，输出级电路200还包括连接在输出管Mpout和输出管Mnout的中间节点和地之间的输出电阻Rout。当输出端电路240中的输出管处于关断状态时，通过输出电阻Rout将输出电压Vout下拉至地，从而可以保证在芯片上电过程中可以确定输出引脚的电压。

需要说明的是，在实际应用中，这里的静态电流偏置电路可以具有第一静态电流偏置子电路210和第二静态电流偏置子电路220之一，也可以同时具有第一静态电流偏置子电路210和第二静态电流偏置子电路220。

所述实现AB类的工作方式是指：在静态时具有较小的流经输出端电路的静态电流，以及在动态时能输出较大的电流至负载，并具有较高的输出效率、较小的交越失真。

进一步的，输出端电路240包括依次串联连接于电源电压VDD和地之间的输出管Mpout和输出管Mnout，输出管Mpout和输出管Mnout的中间节点用于提供输出电压Vout。

第一静态电流偏置子电路210包括依次串联连接在电源电压VDD和地之间的晶体管Mn1和电流源I1、串联连接于电源电压VDD和地之间的电流源I2和晶体管Mn2以及电容C1和电容C2。晶体管Mn1的控制端与电流源I2和晶体管Mn2之间的节点A2连接，晶体管Mn2的控制端与电流源I1和晶体管Mn1之间的节点A1连接，节点A2用于与电压偏置电路230连接。电容C1连接在晶体管Mn2的控制端和地之间，电容C2连接在晶体管Mn1的控制端和地之间。

第二静态电流偏置子电路220包括依次串联连接于电源电压VDD和地之间的晶体管电流源I3和晶体管Mp1、依次串联连接在电源电压VDD和地之间的晶体管Mp2和电流源I4以及电容C3和电容C4，晶体管Mp1的控制端与晶体管Mp2和电流源I4之间的节点B2连接，晶体管Mp2的控制端与电流源I3和晶体管Mp1之间的节点B1连接，节点B2用于与电压偏置电路230连接。电容C3连接于电源电压VDD和晶体管Mp2的控制端之间，电容C4连接于电源电压VDD和晶体管Mp1的控制端之间。

电压偏置电路230包括电流源I5、晶体管Mp3、晶体管Mn3以及灌电流模块131。电流源I5的第一端与电源电压VDD连接，第二端与晶体管Mp3的第一端连接，晶体管Mp3的控制端与节点B2连接，电流源I5和晶体管Mp3的中间节点与输出管Mpout的控制端连接。晶体管Mn3的第一端与电流源I5和晶体管Mp3的中间节点连接，控制端与节点A2连接，第二端与晶体管Mp3的第二端和输出管Mnout的控制端连接，灌电流模块231连接在晶体管Mp3的第二端和地之间。

图3为图2中的控制环路监测电路的电路示意图。如图3所示，控制环路监测电路250包括第一电流支路251、第二电流支路252、逻辑控制模块253以及输出模块254。第一电流支路251和第二电流支路252分别连接在电源电压VDD和地之间，第一电流支路251用于根据节点A1和节点A2的节点电压VA1和节点电压VA2产生第一指示信号，第二电流支路252用于根据节点B1和节点B2的节点电压VB1和节点电压VB2产生第二指示信号。逻辑控制模块253用于根据第一指示信号和第二指示信号产生第一控制信号Vctrl1和第二控制信号Vctrl2。输出模块254用于根据第一控制信号Vctrl1和第二控制信号Vctrl2产生控制输出管Mnout的第一栅极控制信号ngate和控制输出管Mpout的第二栅极控制信号pgate。

进一步的，第一电流支路251包括依次串联连接于电源电压VDD和地之间的电流源Ip、晶体管Mn4和晶体管Mn5，晶体管Mn4的控制端用于接收节点电压VA2，晶体管Mn5的控制端用于接收节点电压VA1，电流源Ip和晶体管Mn4的中间节点用于提供第一指示信号。

第二电流支路252包括依次串联连接于电源电压VDD和地之间的晶体管Mp4、晶体管Mp5和电流源In，晶体管Mp4的控制端用于接收节点电压VB1，晶体管Mp5的控制端用于接收节点电压VB2，晶体管Mp5和电流源In的中间节点用于提供第二指示信号。

逻辑控制模块253包括反相器INV1、缓冲器BUF、与非门NAND和反相器INV2。反相器INV1的输入端用于接收第一指示信号，输出端与与非门NAND的第一输入端连接，缓冲器BUF的输入端用于接收第二指示信号，输出端与与非门NAND的第二输入端连接，与非门NAND的输出端与反相器INV2的输入端连接。其中，与非门NAND的输出端用于提供第一控制信号Vctrl1，反相器INV2的输出端用于提供第二控制信号Vctrl2。

输出模块254包括晶体管Mn6和晶体管Mp6。晶体管Mn6的第一端与输出管Mnout的控制端连接以提供第一栅极控制信号ngate，第二端接地，控制端用于接收第一控制信号Vctrl1。晶体管Mp6的第一端与电源电压VDD连接，第二端与输出管Mpout的控制端连接以提供第二栅极控制信号pgate，控制端用于接收第二控制信号Vctrl2。

在上述实施例中，晶体管Mn1-Mn6和输出管Mnout例如可以通过N型MOSFET实现，晶体管Mp1-Mp6和输出管Mpout例如可以通过P型MOSFET实现。

在芯片上电过程中，电流源Ip和电流源In首先建立好，又因为旁路电容C1至C4的存在，所以节点A1和节点A2的电位接近地，节点B1和节点B2的电位接近电源电压VDD，因此第一指示信号为高电平，第二指示信号为低电平，第一控制信号Vctrl1为高电平，第二控制信号Vctrl2为低电平，晶体管Mn6和晶体管Mp6导通，晶体管Mn6将第一栅极控制信号ngate拉低至地，晶体管Mp6将第二栅极控制信号pgate拉至电源电压VDD，从而在上电过程中可以保证输出管Mnout和输出管Mpout同时处于关断状态，避免在电路中存在从电源电压VDD到地的贯通电流，保护芯片不受损坏，提高电路的稳定性和安全性。

在芯片上电完成之后，第一静态电流偏置子电路210和第二静态电流偏置子电路220完成建立，节点A1和节点A2建立到正确电压，节点B1和节点B2建立到正确电压。此时晶体管Mn4和晶体管Mn5中的电流大于电流源Ip提供的电流，晶体管Mn4和晶体管Mn5将第一指示信号拉低至地。同样的，晶体管Mp4和晶体管Mp5中的电流大于电流源In提供的电流，晶体管Mp4和晶体管Mp5将第二指示信号拉至电源电压VDD。因此芯片上电完成之后第一控制信号Vctrl1为低电平，第二控制信号Vctrl2为高电平，晶体管Mn6和晶体管Mp6关断，不会影响输出级电路的正常工作。

在进一步的实施例，本发明还提供了一种AB类放大器，其中，AB类放大器还包括上述实施例的输出级电路200。

综上所述，本发明实施例的输出级电路和AB类放大器，输出级电路包括输出端电路、静态电流偏置电路、电压偏置电路和控制环路监测电路，控制环路监测电路通过监测输出级电路的控制环路的建立状态产生分别控制输出端电路的第一输出管和第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态，避免在输出端电路中出现从电源电压到地的贯通电流，提高电路的稳定性。此外，本发明实施例的控制环路监测电路在电路上电完成之后还不会影响输出级电路的正常工作。

进一步的，输出级电路还包括连接在第一输出管和第二输出管的中间节点和地之间的输出电阻。当输出端电路中的输出管处于关断状态时，通过输出电阻将输出电压下拉至地，从而可以保证在芯片上电过程中可以确定输出引脚的电压。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种输出级电路，其特征在于，包括：

输出端电路，其包括第一输出管和第二输出管，所述第一输出管和所述第二输出管的中间节点用于提供输出电压；

静态电流偏置电路，用于对流经所述输出端电路的静态电流产生偏置，以使得流经所述输出端电路的静态电流为其自身静态电流的镜像；

电压偏置电路，用于对所述输出端电路的电压产生偏置；以及

控制环路监测电路，用于根据所述输出级电路的控制环路的建立状态产生分别控制所述第一输出管和所述第二输出管的第一栅极控制信号和第二栅极控制信号，以在电路上电过程中，使得所述第一输出管和所述第二输出管处于关断状态，所述控制环路监测电路包括：

依次串联连接于电源电压和地之间的第一电流支路，用于根据所述静态电流偏置电路的第一节点和第二节点的节点电压产生第一指示信号；

所述第一电流支路包括：依次串联连接于所述电源电压和地之间的第六电流源、第七晶体管和第八晶体管，

其中，所述第七晶体管的控制端用于接收所述第二节点的节点电压，所述第八晶体管的控制端用于接收所述第一节点的节点电压，所述第七晶体管的第一端用于提供第一指示信号。

2.根据权利要求1所述的输出级电路，其特征在于，还包括：连接于所述第一输出管和所述第二输出管的中间节点和地之间的输出电阻。

3.根据权利要求1所述的输出级电路，其特征在于，所述静态电流偏置电路包括第一静态电流偏置子电路，用于对流经所述第一输出管的静态电流产生偏置，

其中，所述第一静态电流偏置子电路包括：

依次串联连接于所述电源电压和地之间的第一晶体管和第一电流源；

依次串联连接于所述电源电压和地之间的第二电流源和第二晶体管；

连接于所述第二晶体管的控制端和地之间的第一电容；以及

连接于所述第一晶体管的控制端和地之间的第二电容，

其中，所述第一晶体管和所述第一电流源之间的节点为所述第一节点，与所述第二晶体管的控制端连接；

所述第二电流源和所述第二晶体管之间的节点为所述第二节点，与所述第一晶体管的控制端连接。

4.根据权利要求3所述的输出级电路，其特征在于，所述静态电流偏置电路还包括第二静态电流偏置子电路，用于对流经所述第二输出管的静态电流产生偏置，

其中，所述第二静态电流偏置子电路包括：

依次串联连接于电源电压和地之间的第三电流源和第三晶体管；

依次串联连接于所述电源电压和地之间的第四晶体管和第四电流源；

连接于所述第四晶体管的控制端和所述电源电压之间的第三电容；以及

连接于所述第三晶体管的控制端和所述电源电压之间的第四电容，

其中，所述第四晶体管的控制端与所述第三电流源和所述第三晶体管之间的第三节点连接，

所述第三晶体管的控制端与所述第四晶体管和所述第四电流源之间的第四节点连接。

5.根据权利要求4所述的输出级电路，其特征在于，所述电压偏置电路包括：

第五电流源，其具有与所述电源电压连接的第一端以及第二端；

第五晶体管，其具有与所述第五电流源的第二端连接的第一端、与所述第二节点连接的控制端以及第二端；以及

第六晶体管，其具有与所述第五电流源的第二端连接的第一端、与所述第四节点连接的控制端以及第二端，

其中，所述第五电流源和所述第五晶体管的中间节点与所述第二输出管的控制端连接，所述第六晶体管的第二端与所述第一输出管的控制端连接。

6.根据权利要求5所述的输出级电路，其特征在于，所述电压偏置电路还包括连接于所述第六晶体管的第二端和地之间的灌电流模块。

7.根据权利要求5所述的输出级电路，其特征在于，所述控制环路监测电路用于根据所述第一至第四节点的节点电压产生所述第一栅极控制信号和所述第二栅极控制信号。

8.根据权利要求7所述的输出级电路，其特征在于，所述控制环路检测电路还包括：

依次串联连接于所述电源电压和地之间的第二电流支路，用于根据所述第三节点和所述第四节点的节点电压产生第二指示信号；

逻辑控制模块，用于根据所述第一指示信号和所述第二指示信号产生第一控制信号和第二控制信号；以及

输出模块，用于根据所述第一控制信号和所述第二控制信号产生所述第一栅极控制信号和第二栅极控制信号。

9.根据权利要求8所述的输出级电路，其特征在于，所述第二电流支路包括：依次串联连接于所述电源电压和地之间的第九晶体管、第十晶体管和第七电流源，

其中，所述第九晶体管的控制端用于接收所述第三节点的节点电压，所述第十晶体管的控制端用于接收所述第四节点的节点电压，所述第十晶体管的第二端用于提供所述第二指示信号。

10.根据权利要求9所述的输出级电路，其特征在于，所述逻辑控制模块包括：

第一反相器，其具有用于接收所述第一指示信号的输入端以及输出端；

一缓冲器，其具有用于接收所述第二指示信号的输入端以及输出端；

一与非门，其具有与所述第一反相器的输出端连接的第一输入端、与所述缓冲器的输出端连接的第二输入端以及输出端；

第二反相器，其具有与所述与非门的输出端连接的输入端以及输出端，

其中，所述与非门的输出端用于提供所述第一控制信号，所述第二反相器的输出端用于提供所述第二控制信号。

11.根据权利要求10所述的输出级电路，其特征在于，所述输出模块包括：

第十一晶体管，其具有与所述电源电压连接的第一端、用于接收所述第二控制信号的控制端以及用于提供所述第二栅极控制信号的第二端；以及

第十二晶体管，其具有用于提供所述第一栅极控制信号的第一端、用于接收所述第一控制信号的控制端以及与地连接的第二端。

12.根据权利要求11所述的输出级电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第七晶体管、所述第八晶体管以及所述第十二晶体管为N型MOSFET，

所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第九晶体管、所述第十晶体管以及所述第十一晶体管为P型MOSFET。

13.一种AB类放大器，其特征在于，包括权利要求1-12任一项所述的输出级电路。

Images