CN113131884A - 一种运算放大器以及提高其测试速度的控制电路和方法 - Google Patents

Abstract

本申请公开了一种运算放大器以及提高其测试速度的控制电路和方法，该运算放大器包括输入级电路、输出级电路和补偿电容，该补偿电容包括与输入级电路连接的第一极板和第二极板，该控制电路用于在修调测试阶段将所述补偿电容的第二极板接地，减小节点等效电容，从而在修调测试阶段加快运算放大器的环路建立速度，提高测试速度，缩短测试时间，提高测试效率。

Description

一种运算放大器以及提高其测试速度的控制电路和方法

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种运算放大器以及提高其测试速度的控制电路和方法。

背景技术

运算放大器广泛应用于消费类电子器件、通信设备、工业控制系统和医疗器件中。随着技术的发展，在很多应用领域中对运算放大器的输入失调电压和输入失调电流的精度有比较严格的要求，例如有些应用需要运算放大器具有较小的输入失调电压，有些应用需要运算放大器具有固定的输入失调电压。而由于工艺的变化以及集成电路中元器件的失配等原因，现实中每个芯片的输入失调电压是不一样的，因此需要在运算放大器的设计过程中加入输入失调电压修调电路，在芯片测试阶段通过测试和修调(Trimming)把芯片的输入失调电压修调到所需要的范围内。

图1示出根据现有技术的一种运算放大器的测试电路。如图1所示，测试电路包括辅助运算放大器U1。其中，所述辅助运算放大器U1的正相输入端经由电阻R3连接至被测运算放大器DUT的输出端，正相输入端接地，输出端用于输出测试电压VL。电阻R4的第一端连接至辅助运算放大器的反相输入端和电阻R3的中间节点，第二端接收参考电压Vref。辅助运算放大器U1和被测运算放大器DUT构成负反馈闭环系统。

测试电路还包括连接在所述被测运算放大器DUT的反相输入端和地之间的输入电阻Ri1和电阻R1、连接在所述被测运算放大器DUT的正相输入端和地之间的输入电阻Ri2和电阻R2、并联连接在电阻R1两端的开关S1和并联连接在电阻R2两端的开关S2、以及反馈电阻RF1和反馈电阻RF2。反馈电阻RF1的第一端连接至辅助运算放大器U1的输出端，第二端连接至输入电阻Ri1和电阻R1的中间节点。反馈电阻RF2的第一端连接至输入电阻Ri2和电阻R2的中间节点，第二端接地。

图2示出了根据现有技术的运算放大器的一种电路示意图，如图2所示，运算放大器100包括输入级电路110和输出级电路120。输入级电路110包括晶体管Mn1-Mn4以及晶体管Mp1，晶体管Mn1和晶体管Mn2构成差分晶体管对，晶体管Mn1和晶体管Mn2的第一端彼此连接，晶体管Mn1和晶体管Mn2的控制端分别接收差分输入信号VIN和VIP，晶体管Mn1的第二端与晶体管Mn3的第一端相连接，晶体管Mn2的第二端与晶体管Mn4的第一端相连接，晶体管Mn3和晶体管Mn4构成共源共栅晶体管对，晶体管Mn3和晶体管Mn4的第二端接地。晶体管Mp1的第一端与电源电压VDD连接，第二端与晶体管Mn1和晶体管Mn2的第一端连接，控制端接收偏置电压Vb，晶体管Mp1用于为晶体管Mn1-Mn4提供偏置电流。输出级电路120包括晶体管Mp2和晶体管Mn5，晶体管Mp2和晶体管Mn5依次串联连接于电源电压VDD和地之间，晶体管Mp2的控制端接收偏置电压Vb，晶体管Mn5的控制端与晶体管Mn4的第一端连接，晶体管Mn5的第一端用于提供差分放大信号Vout。为了提高运算放大器100的环路稳定性，运算放大器100还包括补偿电容Cc，补偿电容Cc的第一端与晶体管Mn4的第一端连接于节点A，补偿电容Cc的第二端与晶体管Mn5的第一端连接于节点B。运算放大器的环路建立一般通过将补偿电容以及电路中的寄生电路充电到所需要的电压，然后根据负反馈来实现。所以对于增益带宽只有几十kHz的低速运算放大器来说，补偿电容的存在使得运算放大器的建立时间比较长，导致现有的运算放大器的测试和修调时间较长，降低了测试效率，提高了测试成本。

因此，有必要对现有的运算放大器进行改进，提高运算放大器在测试修调过程中的环路建立速度，减小测试时间，提高测试效率。

发明内容

有鉴于此，本发明的目的在于提供一种运算放大器以及提高其测试速度的控制电路和方法，可提高运算放大器在测试修调过程中的环路建立速度，减小测试时间，提高测试效率。

根据本发明实施例的第一方面，提供了一种提高运算放大器测试速度的控制电路，所述运算放大器包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，其中，所述控制电路包括一放电晶体管，其具有与所述补偿电容的第二极板连接的第一端，与地连接的第二端，以及用于接收所述修调结束使能信号的反相信号的控制端，其中，在所述修调测试阶段，所述放电晶体管导通，以将所述补偿电容的第二极板接地。

优选地，所述控制电路还包括：第一晶体管，其具有与所述补偿电容的第二极板连接的第一端，与所述输出级电路连接的第二端，以及用于接收所述修调结束使能信号的反相信号的控制端；以及第二晶体管，其具有与所述补偿电容的第二极板连接的第一端，与所述输出级电路连接的第二端，以及用于接收所述修调结束使能信号的控制端，其中，所述第一晶体管和所述第二晶体管在所述修调测试阶段结束时导通。

优选地，所述控制电路还包括依次串联连接的第一反相器和第二反相器，其中，所述第一反相器的输入端接收所述修调结束使能信号，所述第二反相器的输出端与所述第二晶体管的控制端连接，所述第一反相器和所述第二反相器的中间节点与所述放电晶体管和所述第一晶体管的控制端连接。

优选地，在所述运算放大器处于修调测试阶段时，所诉修调结束使能信号为低电平，以及在所述运算放大器修调测试阶段结束时，所述修调结束使能信号为高电平。

优选地，所述放电晶体管和所述第二晶体管分别选自N型金属氧化物半导体场效应晶体管，所述第一晶体管选自P型金属氧化物半导体场效应晶体管。

根据本发明实施例的第二方面，提供了一种提高运算放大器测试速度的控制方法，所述运算放大器包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，所述控制方法包括：在所述修调测试阶段以将所述补偿电容的第二极板接地；以及在所述修调测试阶段结束时将所述补偿电容的第二极板连接至所述输出级电路。

根据本发明实施例的第三方面，提供了一种运算放大器，包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，以及上述的控制电路。

本发明实施例的提高运算放大器的测试速度的控制电路、方法以及运算放大器具有以下有益效果。

该运算放大器包括输入级电路、输出级电路和补偿电容，该补偿电容包括与输入级电路连接的第一极板和第二极板，该控制电路用于在修调测试阶段将所述补偿电容的第二极板接地，从而在修调测试阶段加快运算放大器的环路建立速度，提高测试速度，缩短测试时间，提高测试效率。进一步的，当修调测试阶段结束时，控制电路处于无效状态，补偿电容的米勒效应可以恢复，保证了运算放大器正常工作时的稳定性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的运算放大器的测试电路的电路结构图；

图2示出根据现有技术的运算放大器的一种电路示意图；

图3示出根据本发明实施例的运算放大器的一种电路示意图；

图4示出图3中的运算放大器的控制电路的一种电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

图3示出根据本发明实施例的运算放大器的一种电路示意图。如图3所示，运算放大器200包括输入级电路210、输出级电路220、补偿电容Cc以及控制电路230。输入级电路210用于接收差分输入信号VIN和VIP，并将差分输入信号VIN和VIP转换成一差值信号。输出级电路220与所述输入级电路210连接，用于根据所述差值信号得到差分放大信号Vout。补偿电容Cc的第一极板与输入级电路210连接于节点A，补偿电容Cc用于提高运算放大器200环路稳定性。控制电路230分别与补偿电容Cc的第二极板和输出级电路220连接，用于在修调测试阶段将补偿电容Cc的第二极板接地，此时补偿电容Cc没有了米勒效应，节点A的等效电容减小，从而可以在修调测试阶段加快运算放大器的环路建立速度，缩短测试时间，提高测试效率。

进一步的，输入级电路210包括晶体管Mn1-Mn4以及晶体管Mp1，晶体管Mn1和晶体管Mn2构成差分晶体管对，晶体管Mn1和晶体管Mn2的第一端彼此连接，晶体管Mn1和晶体管Mn2的控制端分别接收差分输入信号VIN和VIP，晶体管Mn1的第二端与晶体管Mn3的第一端相连接，晶体管Mn2的第二端与晶体管Mn4的第一端相连接，晶体管Mn3和晶体管Mn4构成共源共栅晶体管对，晶体管Mn3和晶体管Mn4的第二端接地。晶体管Mp1的第一端与电源电压VDD连接，第二端与晶体管Mn1和晶体管Mn2的第一端连接，控制端接收偏置电压Vb，晶体管Mp1用于为晶体管Mn1-Mn4提供偏置电流。

输出级电路220包括晶体管Mp2和晶体管Mn5，晶体管Mp2和晶体管Mn5依次串联连接于电源电压VDD和地之间，晶体管Mp2的控制端接收偏置电压Vb，晶体管Mn5的控制端与晶体管Mn4的第一端连接，晶体管Mn5的第一端用于提供差分放大信号Vout。

补偿电容Cc的第一端与晶体管Mn4的第一端连接于节点A，补偿电容Cc的第二端与晶体管Mn5的第一端连接于节点B。

图4示出图3中的运算放大器的控制电路的一种电路示意图。如图4所示，控制电路230包括晶体管Mn6、晶体管Mn7、晶体管Mp3、以及反相器INV1和反相器INV2。晶体管Mn6的第一端与补偿电容Cc的第二极板连接，晶体管Mn6的第二端接地，晶体管Mn6的控制端受控于修调结束使能信号Trim的反相信号。晶体管Mp3和晶体管Mn7构成CMOS开关，晶体管Mp3和晶体管Mn7的第一端与补偿电容Cc的第二极板连接，晶体管Mp3和晶体管Mn7的第二端与节点B连接，晶体管Mp3的控制端受控于修调结束使能信号Trim的反相信号，晶体管Mn7的控制端受控于修调结束使能信号Trim。其中，修调结束使能信号Trim表征了运算放大器是否可以修调测试。例如，当运算放大器处于修调测试阶段时，修调结束使能信号Trim为低电平；当运算放大器结束修调测试阶段时，修调结束使能信号Trim翻转为高电平。当修调结束使能信号Trim为低电平时，晶体管Mn6导通，晶体管Mn7和晶体管Mp3关断，将补偿电容Cc的第二极板接地，补偿电容Cc没有了米勒效应，节点A的等效电容减小，从而可以在修调测试阶段加快运算放大器的环路建立速度，缩短测试时间，提高测试效率。当修调结束使能信号Trim为高电平时，晶体管Mn6关断，晶体管Mn7和晶体管Mp3导通，将补偿电容Cc的第二极板连接至输出级电路220，补偿电容Cc的米勒效应恢复，保证了运算放大器正常工作时的稳定性。

进一步的，上述实施例中的晶体管Mn1-Mn7例如选自N型MOSFET，晶体管Mp1-Mp3例如选自P型MOSFET。

综上所述，本发明实施例的提高运算放大器的测试速度的控制电路、方法以及运算放大器中，该运算放大器包括输入级电路、输出级电路和补偿电容，该补偿电容包括与输入级电路连接的第一极板和第二极板，该控制电路用于在修调测试阶段将所述补偿电容的第二极板接地，从而在修调测试阶段加快运算放大器的环路建立速度，提高测试速度，缩短测试时间，提高测试效率。进一步的，当修调测试阶段结束时，控制电路处于无效状态，补偿电容的米勒效应可以恢复，保证了运算放大器正常工作时的稳定性。

应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种提高运算放大器测试速度的控制电路，所述运算放大器包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，其特征在于，

所述控制电路包括一放电晶体管，其具有与所述补偿电容的第二极板连接的第一端，与地连接的第二端，以及用于接收所述修调结束使能信号的反相信号的控制端，

其中，在所述修调测试阶段，所述放电晶体管导通，以将所述补偿电容的第二极板接地。

2.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括：

第一晶体管，其具有与所述补偿电容的第二极板连接的第一端，与所述输出级电路连接的第二端，以及用于接收所述修调结束使能信号的反相信号的控制端；以及

第二晶体管，其具有与所述补偿电容的第二极板连接的第一端，与所述输出级电路连接的第二端，以及用于接收所述修调结束使能信号的控制端，

其中，所述第一晶体管和所述第二晶体管在所述修调测试阶段结束时导通。

3.根据权利要求2所述的运算放大器，其特征在于，所述控制电路还包括依次串联连接的第一反相器和第二反相器，

其中，所述第一反相器的输入端接收所述修调结束使能信号，所述第二反相器的输出端与所述第二晶体管的控制端连接，

所述第一反相器和所述第二反相器的中间节点与所述放电晶体管和所述第一晶体管的控制端连接。

4.根据权利要求3所述的运算放大器，其特征在于，在所述运算放大器处于修调测试阶段时，所诉修调结束使能信号为低电平，以及

在所述运算放大器修调测试阶段结束时，所述修调结束使能信号为高电平。

5.根据权利要求3所述的运算放大器，其特征在于，所述放电晶体管和所述第二晶体管分别选自N型金属氧化物半导体场效应晶体管，

所述第一晶体管选自P型金属氧化物半导体场效应晶体管。

6.一种提高运算放大器测试速度的控制方法，所述运算放大器包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，其特征在于，

所述控制方法包括：

在所述修调测试阶段以将所述补偿电容的第二极板接地；以及

在所述修调测试阶段结束时将所述补偿电容的第二极板连接至所述输出级电路。

7.一种运算放大器，包括输入级电路、输出级电路以及一补偿电容，所述补偿电容具有与所述输入级电路连接的第一极板和第二极板，以及

权利要求1-5任一项所述的控制电路。

Images