CN113078817B - 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 - Google Patents

适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 Download PDF

Info

Publication number
CN113078817B
CN113078817B CN202110344803.9A CN202110344803A CN113078817B CN 113078817 B CN113078817 B CN 113078817B CN 202110344803 A CN202110344803 A CN 202110344803A CN 113078817 B CN113078817 B CN 113078817B
Authority
CN
China
Prior art keywords
drain
pmos
tube
nmos tube
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110344803.9A
Other languages
English (en)
Other versions
CN113078817A (zh
Inventor
赵梦恋
林晓清
刘胜
刘猛豪
吴晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202110344803.9A priority Critical patent/CN113078817B/zh
Publication of CN113078817A publication Critical patent/CN113078817A/zh
Application granted granted Critical
Publication of CN113078817B publication Critical patent/CN113078817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Abstract

本发明公开了一种适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统，其在每一相均设有平均电感电流检测模块，获取到平均电感电流值，然后将两相的平均电感电流值输入电流均衡模块，得到电感电流差值信息，该电感电流差值信息通过主比较器1和主比较器2实时调节两相的占空比，最终使得两相的电感电流均衡。本发明控制系统克服了高频条件下的电流均衡难题，电感电流检测精度较高，均流效果好，且相对传统的数字控制方法能量损耗较低，占据面积较小。

Description

适用于迟滞控制高频双相Buck变换器的相间电流均衡控制 系统
技术领域
本发明属于集成电路技术领域，具体涉及一种适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统。
背景技术
Buck变换器是一种输出电压比输入电压低的直流-直流转换器，其属于开关电源的一种，一般含有至少二个半导体元件及至少一个储能元件(如电感)，输出端连接滤波器；常见的Buck变换器控制方式有电压模式、电流模式、迟滞控制等。
近年来，便携式设备的发展对Buck变换器提出了更多的要求，便携式设备的一大特点是小尺寸，因此在便携式设备内部的电源管理芯片在进行设计时考虑尺寸问题。无源器件的尺寸是电源管理芯片尺寸的决定性因素，提高开关频率能够使所需无源器件尺寸变小，节省PCB面积，从而使整个电源管理芯片的尺寸缩小；而应用处理器功能越来越丰富、模块越来越多，Buck变换器就有了大电流输出的要求。在处理器高速运算时，供电模块也要与处理器配合起来，必须给处理器提供足够的电流，故大电流成为了便携式设备应用处理器对供电模块的要求。在要求输出大电流的情况下，单相Buck变换器的可靠性和效率往往受到限制，在此可采用多相结构，通过多相并联实现大的能量输出；多相结构各相交替工作，而每一相的开关频率相同，相位保持错开360/n度(n为相数)，使用多相结构可以实现更低的输出纹波电压、更快的瞬态响应。但是多相结构中存在相与相之间功率管的失配、电感及其寄生电阻的失配、控制环路中的失配等，会使得每一相的电感电流不相同，故需要额外的电流均衡电路，实现每一相的电流相等。相间电流均衡使得每一相的电感承受相同的电流，电感更不易饱和，因此具有电流均衡电路的多相Buck变换器可以选用额定电流更小、尺寸更小的电感。
图1所示为传统数字控制的两相Buck变换器，通过占空比匹配的方式实现电流均衡，但是转换器在很高开关频率下，往往需要高分辨率且高速的数字PWM产生器和模数转换器这样会导致能量的损耗和面积的浪费，故需要优化变换器功耗和面积。
为了实现电流均衡，文献[LEE B,SONG M K,MA D B.On-chip inductor DCRself-calibration technique for high frequency integrated multiphase switchingconverters[C]//2017IEEE Applied Power Electronics Conference and Exposition(APEC).[S.l.:s.n.],2017:2449-2452]提出了一种相间电流自校准技术，可以检测出电感的直流电阻(Direct Current Resistor，DCR)不匹配并将不匹配信息接入从相的主比较器输入端，通过环路调节最终消除电感DCR造成的相间电流不均衡，该方法属于“主-从”电流均衡方案，电路结构简单且功耗低，但是无法消除由功率MOSFET和控制器引起的电流不均衡。为了实现电流均衡，文献[SU Y P,CHEN W C,HUANG Y P,et al.Pseudo-ramp currentbalance(PRCB)technique with offset cancellation control(OCC)in dual-phase DC-DC buck converter[J].IEEE Transactions on Very Large Scale Integration(VLSI)Systems,2013,22(10):2192-2205]提出使用瞬态电感电流采样方法得到电感电流信息，但在高频情景下其采样准确性易受开关动作的影响且具有较高功耗。
发明内容
鉴于上述，本发明提供了一种适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统，能够工作在较高的开关频率下，克服多种失配因素，精准测得每相电感电流，实现相间电流均等分配，避免各相电流不均衡导致的单相电感饱和或是单相承受电流偏大的问题，且相对传统的数字控制方法能量损耗较低，占据面积较小。
一种适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统，所述双相Buck变换器包括两个PMOS管MP1～MP2、两个NMOS管MN1～MN2、两个电感L1～L2、电阻RC和电容C，其中PMOS管MP1的源极与PMOS管MP2的源极相连并接输入电压，PMOS管MP1的漏极与NMOS管MN1的漏极以及电感L1的一端相连且该节点电压记为VSW1，PMOS管MP2的漏极与NMOS管MN2的漏极以及电感L2的一端相连且该节点电压记为VSW2，NMOS管MN1的源极和NMOS管MN2的源极均接地，电感L1的另一端与电感L2的另一端以及电阻RC的一端相连且该节点电压即为变换器的输出电压VO，电阻RC的另一端与电容C的一端相连，电容C的另一端接地，PMOS管MP1～MP2以及NMOS管MN1～MN2的栅极接控制系统提供的开关信号，MP1与MN1的开关信号相位互补，MP2与MN2的开关信号相位互补，MP1与MP2的开关信号相位差180度；
所述相间电流均衡控制系统包括：
电压环，以基准电压VREF为参考对输出电压VO进行箝位，生成稳定电压VCON；
第一零延时同步电路，用于初始化生成电压信号VS1，使其在时钟信号CLK1上升沿时与VCON相同；
第二零延时同步电路，用于初始化生成电压信号VS2，使其在时钟信号CLK2上升沿时与VCON相同，CLK2与CLK1相位差180度；
纹波补偿模块，用于产生两路纹波补偿电压VSNS1和VSNS2，其中VSNS1正比于L1的电感电流且包含有输出电压VO的直流信息和L1电感电流的交流信息，VSNS2正比于L2的电感电流且包含有输出电压VO的直流信息和L2电感电流的交流信息；
平均电感电流检测模块，通过检测L1和L2寄生电阻两端的压降，产生两路采样电压VCS1和VCS2，其中VCS1正比于L1的平均电感电流，VCS2正比于L2的平均电感电流；
电流均衡模块，用于对采样电压VCS1和VCS2进行放大，产生一对电流均衡信号VCB1和VCB2；
第一四输入比较器，其主输入的同相输入端和反相输入端分别接VS1和VSNS1，辅输入的同相输入端和反相输入端分别接VCB1和VCB2，输出端产生的比较信号VCMP1经逻辑控制和驱动放大后用以控制MP1和MN1的通断；
第二四输入比较器，其主输入的同相输入端和反相输入端分别接VS2和VSNS2，辅输入的同相输入端和反相输入端分别接VCB1和VCB2，输出端产生的比较信号VCMP2经逻辑控制和驱动放大后用以控制MP2和MN2的通断。
进一步地，所述平均电感电流检测模块包括两组对应于L1和L2的平均电感电流检测电路，所述平均电感电流检测电路包括斩波运放、陷波滤波器、四个PMOS管M1～M4、电阻RF、电阻RS1、电阻RS2、电容CF以及电容CS，其中电阻RF与电容CF串联后与L1或L2并联，斩波运放的反相输入端接输出电压VO，斩波运放的输出端与陷波滤波器的输入端相连，陷波滤波器的输出端与PMOS管M1的栅极以及PMOS管M3的栅极相连，PMOS管M1的源极与PMOS管M3的源极相连并接电源电压VDD，PMOS管M1的漏极与PMOS管M2的源极相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M2和M4的栅极接偏置电压Vbias，PMOS管M2的漏极与电阻RS1的一端以及斩波运放的同相输入端相连，电阻RF与电容CF的串联节点与电阻RS1的另一端相连，PMOS管M4的漏极与电阻RS2的一端以及电容CS的一端相连并输出采样电压VCS1或VCS2，电阻RS2的另一端与电容CS的另一端相连并接地。
进一步地，所述斩波运放包括三个斩波调制器H1～H3、四个PMOS管MP1～MP4以及八个NMOS管MN1～MN8，其中斩波调制器H1的同相输入端即为斩波运放的同相输入端，斩波调制器H1的反相输入端即为斩波运放的反相输入端，斩波调制器H1的同相输出端与NMOS管MN2的栅极相连，斩波调制器H1的反相输出端与NMOS管MN1的栅极相连，NMOS管MN1的漏极与PMOS管MP1的漏极以及斩波调制器H2的反相输入端相连，NMOS管MN1的源极与NMOS管MN3的漏极以及NMOS管MN2的源极相连，NMOS管MN2的漏极与PMOS管MP2的漏极以及斩波调制器H2的同相输入端相连，PMOS管MP1的源极与PMOS管MP2的源极相连并接电源电压VDD，PMOS管MP1和MP2的栅极接偏置电压Vb1，NMOS管MN3的源极与NMOS管MN4的漏极相连，NMOS管MN3、MN5和MN6的栅极接偏置电压Vb3，NMOS管MN4的源极接地，NMOS管MN4的栅极接偏置电压Vb4，斩波调制器H2的同相输出端与PMOS管MP4的源极相连，斩波调制器H2的反相输出端与PMOS管MP3的源极相连，PMOS管MP3和MP4的栅极接偏置电压Vb2，PMOS管MP3的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极以及NMOS管MN8的栅极相连，PMOS管MP4的漏极与NMOS管MN6的漏极相连并作为斩波运放的输出端，NMOS管MN6的源极与斩波调制器H3的同相输入端相连，NMOS管MN5的源极与斩波调制器H3的反相输入端相连，斩波调制器H3的同相输出端与NMOS管MN8的漏极相连，斩波调制器H3的反相输出端与NMOS管MN7的漏极相连，NMOS管MN7和MN8的源极接地。
进一步地，所述斩波调制器H1～H3结构相同且由四个传输门TG1～TG4组成，传输门TG1的输入端与传输门TG3的输入端相连并作为斩波调制器的同相输入端，传输门TG2的输入端与传输门TG4的输入端相连并作为斩波调制器的反相输入端，传输门TG1的输出端与传输门TG2的输出端相连并作为斩波调制器的同相输出端，传输门TG3的输出端与传输门TG4的输出端相连并作为斩波调制器的反相输出端，传输门TG1和TG4的正相控制端以及传输门TG2和TG3的反相控制端接斩波调制信号Φ，传输门TG2和TG3的正相控制端以及传输门TG1和TG4的反相控制端接斩波调制信号
Figure BDA0002997220710000051
斩波调制信号Φ与
Figure BDA0002997220710000052
的相位互补。
进一步地，所述陷波滤波器包括四个开关K1～K4以及两个电容CSC1和CSC2，其中开关K1的一端与开关K3的一端相连并作为陷波滤波器的输入端，开关K1的另一端与开关K2的一端以及电容CSC1的一端相连，开关K3的另一端与开关K4的一端以及电容CSC2的一端相连，电容CSC1的另一端与电容CSC2的另一端相连并接地，开关K2的另一端与开关K4的另一端相连并作为陷波滤波器的输出端，开关K1和K4的控制极接开关信号
Figure BDA0002997220710000053
开关K2和K3的控制极接开关信号
Figure BDA0002997220710000054
开关信号
Figure BDA0002997220710000055
与
Figure BDA0002997220710000056
相位互补。
进一步地，所述开关信号
Figure BDA0002997220710000057
的频率为斩波调制信号Φ频率的1/2且与斩波调制信号Φ的相位差为(0，90]。
进一步地，所述电流均衡模块包括传输门、电流源、电容Cbal、两个运算放大器GM1和GM2、两个PMOS管P1和P2、两个NMOS管N1和N2以及三个电阻Rbal1～Rbal3，其中运算放大器GM1的同相输入端接VCS1，电阻Rbal1的一端接VCS2，电阻Rbal1的另一端与运算放大器GM1的反相输入端以及电容Cbal的一端相连，运算放大器GM2的同相输入端接基准电压Vref1，传输门的输入端与运算放大器GM2的反相输入端和输出端相连，传输门的输出端与运算放大器GM1的输出端、电容Cbal的另一端以及PMOS管P1的栅极相连，电流源的输入端接电源电压VDD，电流源的输出端与PMOS管P1的源极以及PMOS管P2的源极相连，PMOS管P2的栅极接基准电压Vref1，PMOS管P1的漏极与电阻Rbal2的一端以及NMOS管N1的漏极相连并产生电流均衡信号VCB2，PMOS管P2的漏极与电阻Rbal3的一端以及NMOS管N2的漏极相连并产生电流均衡信号VCB1，电阻Rbal2的另一端与电阻Rbal3的另一端、NMOS管N1的栅极以及NMOS管N2的栅极相连，NMOS管N1的源极与NMOS管N2的源极相连并接地。
进一步地，所述传输门在系统初始阶段开通，在系统正常工作阶段关断。
本发明相间电流均衡技术适用于高频场景，消耗能量少，并且能消除功率MOSFET和控制器等因素引起的相间电流不均衡。平均电感电流检测模块通过斩波技术消除了采样电路放大器的失调电压影响，保证了采样精度，由于采样的是平均电感电流，模块的放大器带宽不大，能很大程度上减少模块的能量损耗；而电流均衡模块通过增益非常大的积分器来放大电流差值信息，使得电流均衡能力大幅度提升。因此，本发明具有以下有益技术效果：
1.本发明电流均衡控制系统能够在较高的工作频率下，精准测量两相电感电流平均值，克服两相之间的不对称因素如失调电压、功率级等的不对称，能够实现两相的电流均衡。
2.本发明系统中的平均电感电流检测模块使用的陷波滤波器，减少了模块输出端的电压纹波，使得模块输出端的电容值较小，减少了芯片面积并提升了该模块的检测可靠性。
3.本发明系统中的平均电感电流检测模块采样两相的平均电感电流，相对于检测瞬时电感电流的方法具有更小的功耗，提升了整个Buck变换器的效率。
附图说明
图1为传统采用数字控制的两相Buck电路结构示意图。
图2为本发明迟滞控制高频双相Buck变换器的相间电流均衡控制系统结构示意图。
图3为平均电感电流检测模块的电路结构示意图。
图4为斩波运放的电路结构示意图。
图5为斩波调制器的电路结构示意图。
图6为陷波滤波器的电路结构示意图。
图7为电流均衡模块的电路结构示意图。
图8为信号电流均衡信号VCB1和VCB2以及电感电流IL1和IL2的仿真结果示意图。
图9(a)为t1时刻前电感电流IL1和IL2的仿真结果示意图。
图9(b)为t1时刻后电感电流IL1和IL2的仿真结果示意图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图2所示，本发明相间电流均衡控制系统电路结构适用于高频双相Buck变换器控制芯片，该高频双相Buck变换器设有电源输入脚(VIN)、输出电压脚(VO)、接地脚(GND)和两个开关SW脚(VSW1和VSW2)。该高频双相Buck变换器及其控制系统包括有基准电路模块、主比较器模块、电压环模块、时钟产生模块、控制逻辑模块、纹波补偿模块、零延时同步模块、平均电感电流检测模块、电流均衡模块、驱动模块和四个片内开关管MP1、MP2和MN1、MN2。
作为该芯片的典型应用，外接电源电压经由电源输入脚(VIN)接入芯片内各个模块，产生芯片内各个模块正常工作的电源电位；外接地电位经由接地脚(GND)接入芯片内各个模块，产生芯片内各个模块正常工作的参考地电位。
输出电压脚(VO)也接入芯片内纹波补偿模块，纹波补偿模块包含有纹波补偿电路，产生两个补偿纹波(VSNS1和VSNS2)分别接入两个主比较器模块的一个负端，同时Buck变换器的输出VO输入到电压环模块的负端；VSNS1的交流分量正比于电感L1电流的交流分量，VSNS2的交流纹波正比于电感L2电流的交流分量，VSNS1和VSNS2的直流分量等于基准电压VREF。
基准电路模块根据输入电压VIN为高电平时产生基准电平(VREF)并输入到电压环模块的同相输入端，电压环模块输出的稳定电压(VCON)输入到零延时同步模块。
零延时同步模块输入电压环模块输出的稳定电压(VCON)、Buck变换器输出电压VO还有时钟产生电路产生的时钟信号(CLK1和CLK2)也输入到零延时同步模块。每当CLK1的上升沿到来时，VS1被初始化为VCON，之后VS1由于受到放电速率为
Figure BDA0002997220710000081
的电流放电影响线性下降；每当CLK2的上升沿到来时，VS2被初始化为VCON，之后VS1由于受到放电速率为
Figure BDA0002997220710000082
的电流放电影响线性下降。零延时同步模块的输出VS1和VS2分别输入到主相和从相主比较器模块的一个同相输入端，分别与两个补偿纹波(VSNS1和VSNS2)进行比较。
平均电感电流检测模块采样SW点(VSW1)与Buck变换器输出VO之间、SW点(VSW2)与Buck变换器输出VO之间的差值，通过设置L/RDCR＝RFCF使得电容器CF的电压VCF与IL和RDCR成比例，通过设计的放大器和两个匹配的电阻器(RS1:RS2＝1:k)，同时包含斩波运放Gm、陷波滤波器NC、PMOS管M1和M2的负反馈环路使得电阻器RS1的电压等于VCF，输出的VCS＝k×RDCR×IL，因此VCS与RDCR成正比。如图3所示，本实施例中平均电感电流检测模块包括斩波运放Gm、陷波滤波器NC、四个PMOS管M1～M4、三个电阻RF与RS1和RS2、两个电容CF与CS；其中跨导放大器Gm同相输入端与电阻RS1的一端、PMOS管M2的漏极连接，跨导放大器Gm反相输入端与电容CF的下极板、Buck变换器的输出端VO相连，电容CF的上极板与RF的一端、电阻RS1的一端相连，RF的另一端与Buck变换器中的SW点、电阻RS1的一端相连，跨导放大器Gm的输出端与陷波滤波器NC的输入端相连，陷波滤波器NC的输出端与PMOS管M1、M3的栅极相连，PMOS管M1的漏极与PMOS管M2的源极相连，PMOS管M2的栅极、PMOS管M4的栅极均与偏置电压Vbias相连，PMOS管M1的源极、M3的源极与电源电压相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M4的漏极与电阻RS2的一端、电容CS的上极板相连且为平均电感电流检测模块的输出端，电阻RS2的另一端、电容CS的下极板接地。
由于平均电流感测环路中放大器的失调电压VOS将极大地影响感测到的平均电流的精度，采用了斩波运放Gm来降低失调电压，并增加了一个陷波滤波器NC以消除由斩波技术引起的纹波。如图4所示，本实施例中斩波运放Gm包括3个斩波调制器、8个NMOS管MN1～MN8，输入信号VS1和VO经过斩波调制器分别连接到NMOS管MN2和MN1的栅极，NMOS管MN1的源极与NMOS管MN2的源极、NMOS管MN3的漏极相连，NMOS管MN3的栅极、MN5的栅极、MN6的栅极输入为Vb3，NMOS管MN4的栅极输入为Vb4，NMOS管MN3的源极与NMOS管MN4的漏极相连，NMOS管MN4的源极接地，NMOS管MN1的漏极与PMOS管MP1的漏极相连，NMOS管MN2的漏极与PMOS管MP2的漏极相连，PMOS管MP1的栅极和MP2的栅极输入为偏置电压Vb1，PMOS管MP1的源极和MP2的源极接电源电压，PMOS管MP1的漏极与MP2的漏极通过斩波调制器与PMOS管MP3的源极与MP4的源极相连，PMOS管MP3的栅极和MP4的栅极输入为偏置电压Vb2，PMOS管MP3的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极与NMOS管MN8的栅极相连，PMOS管MP4的漏极与NMOS管MN6的漏极相连且是斩波运放的输出端，NMOS管MN5的源极和MN6源极通过斩波调制器与NMOS管MN7的漏极和MN8的漏极相连，NMOS管MN7与MN8的源极接地。
放大器Gm是由传统的运算跨导放大器作为核心电路，通过斩波调制器消除放大器Gm输入端的失调电压。如图5所示，本实施例中斩波调制器包括4个传输门TG1～TG4，同相输入端INP与TG门TG1的输入端和TG3的输入端相连，反相输入端INN与TG门TG2的输入端和TG4输入端相连，TG门TG1的输出端和TG2的输出端相连且作为斩波调制器的同相输出端OUTP，TG门TG3的输出端和TG4的输出端相连且作为斩波调制器的反相输出端OUTN，控制传输门TG1～TG4的信号Φ是占空比为50％的信号，
Figure BDA0002997220710000097
为信号Φ的反信号。
斩波运放Gm的失调电压导致VEA以相同的速率上升和下降，因此产生了三角斩波噪声，为了减少平均电流采样电路中的电容CS的电容值大小添加了一个陷波滤波器NC来减小VEA的纹波。如图6所示，本实施例中陷波滤波器NC包括2个电容CSC1和CSC2，4个开关开关1～4，输入端信号为VEA，输入端与开关1的一端、开关3的一端相连，开关1的一端与开关2的一端、电容CSC1的上极板相连，开关3的端与开关4的一端、电容CSC2的上极板相连，电容CSC1的下极板、电容CSC2的下极板接地，开关2的一端和开关4的一端相连且为陷波滤波器NC的输出端，输出信号为VSC，开关1～4的控制信号
Figure BDA0002997220710000091
是占空比为50％的信号，
Figure BDA0002997220710000092
为信号
Figure BDA0002997220710000093
的反信号。
陷波滤波器NC的频率是斩波运放Gm斩波频率的一半且相位差为90度，控制信号
Figure BDA0002997220710000094
为高电平时，开关1和开关4导通，开关2和开关3截止；控制信号
Figure BDA0002997220710000095
为低电平时，开关2和开关3导通，开关1和开关4截止；在控制信号
Figure BDA0002997220710000096
在高电平和低电平之间切换的过程中，减少了VEA的纹波。
电流均衡模块接收两个支路平均电流检测模块采样得到的电流采样电压(VCS1和VCS2)，产生电流均衡电压(VCB1和VCB2)，分别叠加到两个支路主比较器的一对输入正负端。如图7所示，本实施方式中电流均衡模块电路包括所述的电流均衡模块包括积分器模块、放大器模块和初始化模块，积分器的输出端、初始化模块的输出端与放大器的输入端相连，电流均衡模块的输入信号为平均电感电流检测模块的输出信号VCS1和VCS2。初始化模块包括放大器GM2和传输门TG_CB，基准电压信号Vref1为放大器GM2的同相输入端，放大器GM2的反相输入端与传输门TG_CB的输入端相连，传输门TG_CB的控制信号为CB_EN以及CB_ENb，控制信号CB_EN为控制信号CB_ENb的反信号。当传输门TG_CB的控制信号CB_EN为低时使得Vbal＝Vref1；当传输门TG_CB的控制信号CB_EN为高时，电流均衡模块开始工作。
电流均衡模块中的积分器输入信号VCS1和VCS2，输出信号Vbal为VCS1和VCS2的差值信息，积分器包括放大器GM1、电阻Rbal1和电容Cbal，主相的平均电感电流检测模块的输出信号VCS1与放大器GM1的同相输入端相连，从相的平均电感电流检测模块的输出信号VCS2与电阻Rbal1的一端相连，电阻Rbal1的另一端、电容Cbal的上极板与放大器GM1的反相输入端相连，电容Cbal的下极板与放大器GM1的输出端相连。
放大器GM3的输入管输入信号Vbal和Vref1，比较两个输入的差值信息，最终得到VCB1和VCB2，放大器GM3包括两个PMOS管P1和P2、两个NMOS管N1和N2，两个电阻Rbal2和Rbal3、一个电流源ICB；PMOS管P1的栅极为放大器GM3的输入端，放大器GM3的另一个输入信号为Vref1，PMOS管P1和P2的源极与电流源ICB相连，电流源ICB的一端与电源电压相连，PMOS管P1的漏极、Rbal2的一端与NMOS管N1的漏极相连并作为放大器GM3的输出端其输出信号为VCB2，PMOS管P2的漏极、Rbal3的一端与NMOS管N2的漏极相连并作为放大器GM3的另一输出端其输出信号为VCB1，Rbal2的另一端、Rbal3的另一端与NMOS管N1的栅极以及NMOS管N2的栅极相连，NMOS管N1的源极与NMOS管N2的源极接地。
主比较器模块采用四输入主比较器，其两对同反相输入端，一对为电流均衡电压VCB1和VCB2，另一对为补偿纹波VSNS1(或VSNS2)和零延时同步模块输出电压VS1(或VS2)，从而产生比较信号VCMP1、VCMP2。主比较器模块输出接入到两个控制逻辑模块，控制逻辑模块产生输出信号(D1和D2)，输入到驱动模块，产生驱动信号驱动两个支路中的两个片内开关管MP1、MN1和MP2、MN2，实现电能的转换与传输；比较信号为高电平时对应那一相导通，比较信号为低电平时对应那一相关断。
为说明电流均衡模块的工作原理，如图8、图9(a)和图9(b)所示，在仿真时在主比较器1的主输入的同相输入端设置10mV的失调电压、在主比较器2的主输入的同相输入端设置1mV的失调电压，制造两相的不相同，使得两相电感电流不均等。在t1时刻之前，电流均衡模块还未使能，此时两相的电感电流差值为0.478A，在t1时刻之后，电流均衡模块输出两个电压信号VCB1和VCB2，这两个电压信号输入到主比较器1和主比较器的VI2输入对管，此时比较器输出信号中带有电流均衡的矫正信息，通过控制逻辑产生驱动信号D1、D2，通过控制环路的逐周期调整使得两相的电感电流差值逐渐减少，直至两相电感电流差值几乎为0A。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (6)

1.一种适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统，所述双相Buck变换器包括两个PMOS管MP1～MP2、两个NMOS管MN1～MN2、两个电感L1～L2、电阻RC和电容C，其中PMOS管MP1的源极与PMOS管MP2的源极相连并接输入电压，PMOS管MP1的漏极与NMOS管MN1的漏极以及电感L1的一端相连且该节点电压记为VSW1，PMOS管MP2的漏极与NMOS管MN2的漏极以及电感L2的一端相连且该节点电压记为VSW2，NMOS管MN1的源极和NMOS管MN2的源极均接地，电感L1的另一端与电感L2的另一端以及电阻RC的一端相连且该节点电压即为变换器的输出电压VO，电阻RC的另一端与电容C的一端相连，电容C的另一端接地，PMOS管MP1～MP2以及NMOS管MN1～MN2的栅极接控制系统提供的开关信号，MP1与MN1的开关信号相位互补，MP2与MN2的开关信号相位互补，MP1与MP2的开关信号相位差180度；其特征在于，所述相间电流均衡控制系统包括：
电压环，以基准电压VREF为参考对输出电压VO进行箝位，生成稳定电压VCON；
第一零延时同步电路，用于初始化生成电压信号VS1，使其在时钟信号CLK1上升沿时与VCON相同；
第二零延时同步电路，用于初始化生成电压信号VS2，使其在时钟信号CLK2上升沿时与VCON相同，CLK2与CLK1相位差180度；
纹波补偿模块，用于产生两路纹波补偿电压VSNS1和VSNS2，其中VSNS1正比于L1的电感电流且包含有输出电压VO的直流信息和L1电感电流的交流信息，VSNS2正比于L2的电感电流且包含有输出电压VO的直流信息和L2电感电流的交流信息；
平均电感电流检测模块，通过检测L1和L2寄生电阻两端的压降，产生两路采样电压VCS1和VCS2，其中VCS1正比于L1的平均电感电流，VCS2正比于L2的平均电感电流；
电流均衡模块，用于对采样电压VCS1和VCS2进行放大，产生一对电流均衡信号VCB1和VCB2；
第一四输入比较器，其主输入的同相输入端和反相输入端分别接VS1和VSNS1，辅输入的同相输入端和反相输入端分别接VCB1和VCB2，输出端产生的比较信号VCMP1经逻辑控制和驱动放大后用以控制MP1和MN1的通断；
第二四输入比较器，其主输入的同相输入端和反相输入端分别接VS2和VSNS2，辅输入的同相输入端和反相输入端分别接VCB1和VCB2，输出端产生的比较信号VCMP2经逻辑控制和驱动放大后用以控制MP2和MN2的通断；
所述平均电感电流检测模块包括两组对应于L1和L2的平均电感电流检测电路，所述平均电感电流检测电路包括斩波运放、陷波滤波器、四个PMOS管M1～M4、电阻RF、电阻RS1、电阻RS2、电容CF以及电容CS，其中电阻RF与电容CF串联后与L1或L2并联，斩波运放的反相输入端接输出电压VO，斩波运放的输出端与陷波滤波器的输入端相连，陷波滤波器的输出端与PMOS管M1的栅极以及PMOS管M3的栅极相连，PMOS管M1的源极与PMOS管M3的源极相连并接电源电压VDD，PMOS管M1的漏极与PMOS管M2的源极相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M2和M4的栅极接偏置电压Vbias，PMOS管M2的漏极与电阻RS1的一端以及斩波运放的同相输入端相连，电阻RF与电容CF的串联节点与电阻RS1的另一端相连，PMOS管M4的漏极与电阻RS2的一端以及电容CS的一端相连并输出采样电压VCS1或VCS2，电阻RS2的另一端与电容CS的另一端相连并接地；
所述斩波运放包括三个斩波调制器H1～H3、四个PMOS管MP1～MP4以及八个NMOS管MN1～MN8，其中斩波调制器H1的同相输入端即为斩波运放的同相输入端，斩波调制器H1的反相输入端即为斩波运放的反相输入端，斩波调制器H1的同相输出端与NMOS管MN2的栅极相连，斩波调制器H1的反相输出端与NMOS管MN1的栅极相连，NMOS管MN1的漏极与PMOS管MP1的漏极以及斩波调制器H2的反相输入端相连，NMOS管MN1的源极与NMOS管MN3的漏极以及NMOS管MN2的源极相连，NMOS管MN2的漏极与PMOS管MP2的漏极以及斩波调制器H2的同相输入端相连，PMOS管MP1的源极与PMOS管MP2的源极相连并接电源电压VDD，PMOS管MP1和MP2的栅极接偏置电压Vb1，NMOS管MN3的源极与NMOS管MN4的漏极相连，NMOS管MN3、MN5和MN6的栅极接偏置电压Vb3，NMOS管MN4的源极接地，NMOS管MN4的栅极接偏置电压Vb4，斩波调制器H2的同相输出端与PMOS管MP4的源极相连，斩波调制器H2的反相输出端与PMOS管MP3的源极相连，PMOS管MP3和MP4的栅极接偏置电压Vb2，PMOS管MP3的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极以及NMOS管MN8的栅极相连，PMOS管MP4的漏极与NMOS管MN6的漏极相连并作为斩波运放的输出端，NMOS管MN6的源极与斩波调制器H3的同相输入端相连，NMOS管MN5的源极与斩波调制器H3的反相输入端相连，斩波调制器H3的同相输出端与NMOS管MN8的漏极相连，斩波调制器H3的反相输出端与NMOS管MN7的漏极相连，NMOS管MN7和MN8的源极接地。
2.根据权利要求1所述的相间电流均衡控制系统，其特征在于：所述斩波调制器H1～H3结构相同且由四个传输门TG1～TG4组成，传输门TG1的输入端与传输门TG3的输入端相连并作为斩波调制器的同相输入端，传输门TG2的输入端与传输门TG4的输入端相连并作为斩波调制器的反相输入端，传输门TG1的输出端与传输门TG2的输出端相连并作为斩波调制器的同相输出端，传输门TG3的输出端与传输门TG4的输出端相连并作为斩波调制器的反相输出端，传输门TG1和TG4的正相控制端以及传输门TG2和TG3的反相控制端接斩波调制信号Φ，传输门TG2和TG3的正相控制端以及传输门TG1和TG4的反相控制端接斩波调制信号
Figure FDA0003482260060000031
斩波调制信号Φ与
Figure FDA0003482260060000032
的相位互补。
3.根据权利要求2所述的相间电流均衡控制系统，其特征在于：所述陷波滤波器包括四个开关K1～K4以及两个电容CSC1和CSC2，其中开关K1的一端与开关K3的一端相连并作为陷波滤波器的输入端，开关K1的另一端与开关K2的一端以及电容CSC1的一端相连，开关K3的另一端与开关K4的一端以及电容CSC2的一端相连，电容CSC1的另一端与电容CSC2的另一端相连并接地，开关K2的另一端与开关K4的另一端相连并作为陷波滤波器的输出端，开关K1和K4的控制极接开关信号
Figure FDA0003482260060000033
开关K2和K3的控制极接开关信号
Figure FDA0003482260060000034
开关信号
Figure FDA0003482260060000035
与
Figure FDA0003482260060000036
相位互补。
4.根据权利要求3所述的相间电流均衡控制系统，其特征在于：所述开关信号
Figure FDA0003482260060000037
的频率为斩波调制信号Φ频率的1/2且与斩波调制信号Φ的相位差为(0，90]。
5.根据权利要求1所述的相间电流均衡控制系统，其特征在于：所述电流均衡模块包括传输门、电流源、电容Cbal、两个运算放大器GM1和GM2、两个PMOS管P1和P2、两个NMOS管N1和N2以及三个电阻Rbal1～Rbal3，其中运算放大器GM1的同相输入端接VCS1，电阻Rbal1的一端接VCS2，电阻Rbal1的另一端与运算放大器GM1的反相输入端以及电容Cbal的一端相连，运算放大器GM2的同相输入端接基准电压Vref1，传输门的输入端与运算放大器GM2的反相输入端和输出端相连，传输门的输出端与运算放大器GM1的输出端、电容Cbal的另一端以及PMOS管P1的栅极相连，电流源的输入端接电源电压VDD，电流源的输出端与PMOS管P1的源极以及PMOS管P2的源极相连，PMOS管P2的栅极接基准电压Vref1，PMOS管P1的漏极与电阻Rbal2的一端以及NMOS管N1的漏极相连并产生电流均衡信号VCB2，PMOS管P2的漏极与电阻Rbal3的一端以及NMOS管N2的漏极相连并产生电流均衡信号VCB1，电阻Rbal2的另一端与电阻Rbal3的另一端、NMOS管N1的栅极以及NMOS管N2的栅极相连，NMOS管N1的源极与NMOS管N2的源极相连并接地。
6.根据权利要求5所述的相间电流均衡控制系统，其特征在于：所述传输门在系统初始阶段开通，在系统正常工作阶段关断。
CN202110344803.9A 2021-03-29 2021-03-29 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 Active CN113078817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110344803.9A CN113078817B (zh) 2021-03-29 2021-03-29 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110344803.9A CN113078817B (zh) 2021-03-29 2021-03-29 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统

Publications (2)

Publication Number Publication Date
CN113078817A CN113078817A (zh) 2021-07-06
CN113078817B true CN113078817B (zh) 2022-03-25

Family

ID=76611827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110344803.9A Active CN113078817B (zh) 2021-03-29 2021-03-29 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统

Country Status (1)

Country Link
CN (1) CN113078817B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556039B (zh) * 2021-07-22 2022-08-30 无锡职业技术学院 一种多相dc-dc转换器的控制系统和方法
CN114115422B (zh) * 2021-12-10 2023-10-20 河南省科学院集成电路研究所 一种带隙基准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242642A (zh) * 2014-09-12 2014-12-24 武汉新芯集成电路制造有限公司 带有双相降压转换器的电流平衡电路
CN106787652A (zh) * 2017-02-09 2017-05-31 电子科技大学 一种适用于降压变换器输出直流失调的动态消除电路
CN110868068A (zh) * 2019-11-28 2020-03-06 重庆理工大学 一种多相交错并联直流变换器及其均流控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100480940C (zh) * 2002-04-03 2009-04-22 国际整流器公司 同步降压转换器改进
DE10357785B3 (de) * 2003-12-10 2005-05-04 Infineon Technologies Ag SC-Schaltungsanordnung
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
US8089256B2 (en) * 2008-10-10 2012-01-03 Powervation Ltd. Multiphase switching converter
US8466665B1 (en) * 2009-10-05 2013-06-18 Adaptive Digital Power, Inc. Adaptive digital pulse width modulation generator for buck converters
CN103499733B (zh) * 2013-09-30 2016-03-30 中国科学院微电子研究所 一种高精度电压检测电路及方法
CN106257812B (zh) * 2016-08-17 2018-05-22 浙江大学 一种基于COT控制含均流功能两相Buck电路的电源管理芯片
CN107147289B (zh) * 2017-06-01 2020-06-19 矽力杰半导体技术(杭州)有限公司 控制方法、控制电路及多相变换器
US10454373B2 (en) * 2017-11-13 2019-10-22 Texas Instruments Incorporated Multiphase buck converter with current balancing
CN208190608U (zh) * 2018-05-31 2018-12-04 福州大学 低噪声低纹波型斩波稳定仪表放大器电路
CN110932673A (zh) * 2018-09-19 2020-03-27 恩智浦美国有限公司 一种包含并联陷波滤波器的斩波稳定放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242642A (zh) * 2014-09-12 2014-12-24 武汉新芯集成电路制造有限公司 带有双相降压转换器的电流平衡电路
CN106787652A (zh) * 2017-02-09 2017-05-31 电子科技大学 一种适用于降压变换器输出直流失调的动态消除电路
CN110868068A (zh) * 2019-11-28 2020-03-06 重庆理工大学 一种多相交错并联直流变换器及其均流控制方法

Also Published As

Publication number Publication date
CN113078817A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN106253671B (zh) 一种适用于cot控制的内部纹波补偿电路
CN106257812B (zh) 一种基于COT控制含均流功能两相Buck电路的电源管理芯片
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
TWI610523B (zh) 具有強健電流感測及共享放大器之多相位切換電源供應器
CN113078817B (zh) 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统
CN109004911A (zh) 具有调节的共模抑制的差分放大器和具有改进的共模抑制比率的电路
Maity et al. Design of a 20 MHz DC-DC buck converter with 84 percent efficiency for portable applications
US8648639B2 (en) Duty adjustment circuits and signal generation devices using the same
US7477087B2 (en) Switch-capacitor techniques for level-shifting
CN108718196A (zh) 一种应用于音圈马达驱动芯片的运放失调自校准电路
CN111313704A (zh) 一种用于带强制连续模式cot控制buck变换器的pwm比较器
Liu et al. Design of single-stage folded-cascode gain boost amplifier for 14bit 12.5 Ms/S pipelined analog-to digital converter
CN212483674U (zh) 一种dc/dc电流采样电路
CN113325225A (zh) 一种具有自适应延时补偿的过零检测电路及控制方法
Lu et al. A sub-1V voltage-mode DC-DC buck converter using PWM control technique
WO2023246861A1 (zh) Dc-dc变换器
CN115237193B (zh) 一种适用于低压输入大电流输出的ldo系统
CN102187575B (zh) 低压自校准cmos峰值检测器
CN110247645A (zh) 一种电压比较器
Dago et al. A novel common-gate comparator with auto-zeroing offset cancellation
US20210242846A1 (en) Amplifier circuit, corresponding comparator device and method
TWI322565B (en) Automatic-gain control circuit
CN117543972B (zh) 快速动态响应开关变换器电路、开关电源以及电子设备
CN116155072A (zh) 一种双相位峰值电流模Buck电感电流采样与均流电路
CN113271103B (zh) 电阻式高速高精度sar-adc/dac电路及无线充电设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant