CN115237193B - 一种适用于低压输入大电流输出的ldo系统 - Google Patents

一种适用于低压输入大电流输出的ldo系统 Download PDF

Info

Publication number
CN115237193B
CN115237193B CN202211154420.6A CN202211154420A CN115237193B CN 115237193 B CN115237193 B CN 115237193B CN 202211154420 A CN202211154420 A CN 202211154420A CN 115237193 B CN115237193 B CN 115237193B
Authority
CN
China
Prior art keywords
mos tube
output
resistor
tube
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211154420.6A
Other languages
English (en)
Other versions
CN115237193A (zh
Inventor
李云宵
刘寻
罗元
姜俊敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese University of Hong Kong Shenzhen
Original Assignee
Chinese University of Hong Kong Shenzhen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chinese University of Hong Kong Shenzhen filed Critical Chinese University of Hong Kong Shenzhen
Priority to CN202211154420.6A priority Critical patent/CN115237193B/zh
Publication of CN115237193A publication Critical patent/CN115237193A/zh
Application granted granted Critical
Publication of CN115237193B publication Critical patent/CN115237193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种适用于低压输入大电流输出的LDO系统，包括误差放大器、电压缓冲器、负电荷泵电路、功率管MP、电阻反馈网络和输出网络；所述电阻反馈网络包括第一分压电阻R f1 和第二反馈电阻R f2 ；所述输出网络包括输出电阻R L 和输出电容C L ；所述负电荷泵电路包括输入端口CLK、第一电容C1、第二电容C2、反相器INV、MOS管Mn1、MOS管Mn2、MOS管Mp1和MOS管Mp2。采用负电荷泵电路给LDO控制部分供电，有效地降低了低压大电流LDO功率管的直流导通压降，同时，应用超级源随器推高系统主极点，增加系统的带宽，并抑制负电荷泵的输出纹波。

Description

一种适用于低压输入大电流输出的LDO系统
技术领域
本发明涉及LDO系统，特别是涉及一种适用于低压输入大电流输出的LDO系统。
背景技术
随着科技的发展，电子设备种类越来越多，功能越来越丰富，为了让这些电子设备正常、稳定运行，性能优良的电源管理电路必不可少。在各种电源管理电路中，低压差线性稳压器（LDO）作为高精度，高速度的电源管理电路被广泛应用于各功能、逻辑、计算单元电路周围以提供稳定的工作电压。
LDO分为全集成与带片外电容两大类。与带片外电容的LDO不同，全集成的LDO的主极点位置并不在输出端，而在功率MOS管的栅极。为了提高环路的带宽，一般会在误差放大器输出端和功率MOS栅极间加入一个缓冲器（buffer），来推高主极点。但是常用的简单源极跟随器对于需要承载大电流的LDO推极点作用不强（此时功率MOS管栅电容达到几十甚至上百皮法），需要输出阻抗更低的buffer。超级源随器和翻转电压跟随器是两种结构优良的超低输出阻抗buffer，但翻转电压跟随器负电源抑制能力较弱。此外，对于低于1.2V的大电流（大于1A）LDO应用场景，源随器一般无法提供合适的直流电平，使得功率MOS压降较大。
发明内容
本发明的目的在于克服现有技术的不足，提供一种适用于低压输入大电流输出的LDO系统，采用负电荷泵电路给LDO控制部分供电，有效地降低了低压大电流LDO功率管的直流导通压降，同时，应用超级源随器推高系统主极点，增加系统的带宽，并抑制负电荷泵的纹波。
本发明的目的是通过以下技术方案来实现的：一种适用于低压输入大电流输出的LDO系统，包括误差放大器、电压缓冲器、负电荷泵电路、功率管MP、电阻反馈网络和输出网络；所述电阻反馈网络包括第一分压电阻R f1 和第二反馈电阻R f2 ；所述输出网络包括输出电阻R L 和输出电容C L ；
所述误差放大器的负输入端接入参考电压V REF ，误差放大器的输出端与电压缓冲器的输入端连接，所述电压缓冲器的输出端与的功率管MP的栅极连接，所述功率管MP的源极连接到LDO系统的信号输入端口Vin，功率管MP的漏极依次通过第一分压电阻R f1 和第二反馈电阻R f2 后接地，所述误差放大器的正输入端连接到第一分压电阻R f1 和第二反馈电阻R f2 之间；所述功率管MP的漏极还与LDO系统的信号输出端口Vout连接；所述输出电阻R L 的第一端与LDO系统的信号输出端口Vout相连，输出电阻R L 的第二端接地；所述输出电容C L 的第一端与输出电阻R L 的第一端连接；所述输出电容C L 的第二端与输出电阻R L 的第二端连接；
所述误差放大器和电压缓冲器的正电源端接入工作电压VDD，误差放大器和电压缓冲器的负电源端连接负电荷泵电路的输出端，所述负电荷泵电路的接地端接地。
本发明的有益效果是：本发明使用负电荷泵降低LDO控制电路的输出电平，降低了大电流功率管的导通压降，提高了电路的效率。同时，使用了超级源随器分离运放输出和功率管栅极，推高了系统主极点，增加了带宽，并且应用超级源随器的负电源抑制能力，减小了电路输出的纹波。
附图说明
图1为本发明的系统原理示意图；
图2为加入BUF前后极点示意图；
图3为负电荷泵电路原理示意图；
图4为第一种电压缓冲器原理示意图；
图5为第二种电压缓冲器原理示意图；
图6为负电源抑制曲线示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种适用于低压输入大电流输出的LDO系统，包括误差放大器（EA）、电压缓冲器（BUF）、负电荷泵电路（Negative Charge Pump）、功率管MP、电阻反馈网络和输出网络；所述电阻反馈网络包括第一分压电阻R f1 和第二反馈电阻R f2 ；所述输出网络包括输出电阻R L 和输出电容C L ；
所述误差放大器的负输入端接入参考电压V REF ，误差放大器的输出端与电压缓冲器的输入端连接，所述电压缓冲器的输出端与的功率管MP的栅极连接，所述功率管MP的源极连接到LDO系统的信号输入端口Vin，功率管MP的漏极依次通过第一分压电阻R f1 和第二反馈电阻R f2 后接地，所述误差放大器的正输入端连接到第一分压电阻R f1 和第二反馈电阻R f2 之间；所述功率管MP的漏极还与LDO系统的信号输出端口Vout连接；所述输出电阻R L 的第一端与LDO系统的信号输出端口Vout相连，输出电阻R L 的第二端接地；所述输出电容C L 的第一端与输出电阻R L 的第一端连接；所述输出电容C L 的第二端与输出电阻R L 的第二端连接；
所述误差放大器和电压缓冲器的正电源端接入工作电压VDD，误差放大器和电压缓冲器的负电源端连接负电荷泵电路的输出端，所述负电荷泵电路的接地端接地。
运算放大器的正输入端连接反馈电压，负输入端连接参考电压，对两电压比较后并放大，输出功率管MP的调整电压。电压缓冲器输入端连接运算放大器输出，其输出端连接功率管MP栅极，进行电气隔离，推高系统产生的主极点，提高系统的带宽。电荷泵电路输出电压VCP连接运算放大器的和电压缓冲器的负电源供电端，使其输出共模电平适应低压大电流LDO的功率管MP的栅压要求。电阻反馈网络对输出电压进行采样得到反馈电压Vf，将其输入运算放大器。
电路的输入为Vin，经由Mp后输出Vout。Mp能提供负载所需的电流，并有一定的电源抑制作用，Vin，Vout与Mp的直流导通压降关系为：
Figure 797462DEST_PATH_IMAGE001
（1）
电源线Vin一般会有噪声，所以加入输出电容CL进行滤波，Resr是电容的串联等效电阻。为了使得Vout不随着Vin、负载或其他因素变化有较大的改变，一般加入反馈环路形成环路稳定输出点。应用采样电阻Rf1和Rf2对输出电压进行分压采样，将得到的电压Vf与参考电压VREF比较后由误差放大器EA进行放大，得到输出VEA。然后VEA经由缓冲器输入Mp栅极，调节Mp的导通压降VSD，进而调制输出电压Vout。
反馈环路的带宽十分重要。超出环路的带宽，环路的增益降到0dB以下，就失去了对相应频率信号的调节能力。如果只考虑EA输出端，功率管栅极和电路输出端三个极点pEA、pG和pO，那么环路的增益可以表示为：
Figure 617651DEST_PATH_IMAGE002
（2）
对于全集成的LDO来说，电路的主极点一般为为pG，假设Mp的栅电容为Cg,power，缓冲器的输出电阻为rO,BUF；假设EA输出阻抗为ro,EA，BUF的输入电容为Cg,BUF，各极点表达式为：
Figure 579921DEST_PATH_IMAGE003
（3）
Figure 460153DEST_PATH_IMAGE004
（4）
Figure 773454DEST_PATH_IMAGE005
（5）
如图2所示，为加入BUF前后的极点位置示意图；
对于承载大电流的LDO（如IL大于1A），Cg,power一般能在几十到一百皮法之间，这时候如不加入BUF，pG在几千到几十千赫兹左右，比较低频。加入BUF后，pEA一般在几百兆到几吉赫兹，pG在几兆到几百兆范围赫兹。通过适当补偿可以使pG在几百千到几兆赫兹左右，提高相位裕度，稳定系统。最后，从主极点的位置看，系统的带宽得到了极大的提升。
对于LDO来说，效率也是关注的重点，因为我们不希望功率管消耗太多的功率，根据LDO效率表达式(6)，可知，功率管Mp的直流导通压降VSD是决定效率高低的关键因素；
Figure 131754DEST_PATH_IMAGE006
（6）
当LDO处于满载，为了不增大Mp面积，保证相同的VSD压降，需要引入负电荷泵电路降低Mp栅压Vg得到较大Vsg，以保证Mp的饱和工作状态，提高电路的效率。
如图3所示，所述负电荷泵电路包括输入端口CLK、第一电容C1、第二电容C2、输出电容CO、反相器INV、MOS管Mn1、MOS管Mn2、MOS管Mp1和MOS管Mp2；
所述MOS管Mn1的源极与MOS管Mp1的源极连接，MOS管Mn1的栅极与MOS管Mp1的栅极连接，MOS管Mn1的漏极与负电荷泵电路的输出端连接；所述MOS管Mp1的漏极连接到负电荷泵电路的接地端；
所述MOS管Mn2的源极与MOS管Mp2的源极连接，MOS管Mn2的栅极与MOS管Mp2的栅极连接，MOS管Mn2的漏极与负电荷泵电路的输出端连接；所述MOS管Mp2的漏极连接到负电荷泵电路的接地端；
所述输入端口CLK与第一电容C1的一端连接，所述第一电容C1的另一端连接到MOS管Mn1栅极和MOS管Mn2的源极；
所述反相器INV的输入端连接到输入端口CLK，所述反相器INV的输出端CLK’与第二电容C2的一端连接，所述第二电容C2的另一端连接到MOS管Mn2的栅极和MOS管Mn1的源极。
所述负电荷泵电路的输出端与接地端之间还连接有电容Co，所述MOS管Mn1和MOS管Mn2为NMOS管；所述MOS管Mp1和MOS管Mp2为PMOS管。
CLK、CLK’输出反相的信号：当CLK为高电平，CLK’为低电平时；当CLK为低电平，CLK’为高电平。
初始状态，电容C1、C2上的电压为0。当CLK为高电平，CLK’为低电平时，Mn1与Mp2导通，Mn2与Mp1关闭，CLK通过Mp2给C1充电，下极板为负，上极板为正；当CLK为低电平，CLK’为高电平时，Mn1与Mp2关闭，Mn2与Mp1导通，CLK’通过Mp1给C2充电，下极板为负，上极板为正。电容C1、C2电压建立后，当CLK为高电平，CLK’为低电平时，CLK给C1充电同时，C2上级板接低电平，下级板为负并通过Mn1连接输出电容CO，给其提供负电压；当CLK’为高电平，CLK为低电平时，CLK’给C2充电同时，C1上级板接低电平，下级板为负并通过Mn2连接输出电容CO，给其提供负电压。由此，电荷泵电路能输出负电压为运算放大器和电压缓冲器供电，使得功率管Mp的栅压下降，能有效减小功率管Mp的导通压降VSD，进而提高电路效率。
在本申请的一些实施例中，电压缓冲器（BUF）采用了超级电压跟随器（SuperSource Follower，SSF），其电路结构图如图4所示，所述电压缓冲器包括MOS管Mp3、MOS管Mn3、电流源I1和电流源I2；其中MOS管Mn3为PMOS管，MOS管Mn3为NMOS管；
所述电流源I1的第一端接入工作电压VDD，电流源I1的第二端连接MOS管Mp3的源极，MOS管Mp3的漏极连接电流源I2的第一端，电流源I2的第二端接地；
所述MOS管Mp3的栅极还与电压缓冲器的输入端连接，MOS管Mp3的源极还与电压缓冲器的输出端连接；
所述MOS管Mn3的源极接地，MOS管Mn3的栅极与MOS管Mp3的漏极连接，MOS管Mn3的漏极与MOS管Mp3的源极连接。
其工作原理为：VEA连接Mp3的栅极，Vg连接Mp3的源极，形成一个共漏极的结构，也称源随结构。Mn3管为负反馈管，它能降低整个结构的输出阻抗，并通过近反馈环路有效抑制Vout的变化。
电压缓冲器要求要有较低的输出阻抗，对于SSF结构来说，假设gmp3、rOp3分别为图4中Mp3的跨导和输出阻抗，gmn3、rOn3分别为反馈管Mn3的跨导的输出阻抗，忽略衬偏效应（gmb= 0），可以得到SSF的输出阻抗为：
Figure 542006DEST_PATH_IMAGE007
（7）
其数值远小于普通的源随器，能极大地推高系统的主极点。加入SSF前后的主极点分别为：
Figure 858718DEST_PATH_IMAGE008
（8）
Figure 473631DEST_PATH_IMAGE009
（9）
在本申请的另一些实施例中，电压缓冲器（BUF）采用翻转电压随器（FlippedVoltage Follower，PVF）也能达到类似的效果，且二者的输出阻抗形式差不多，图5所示，所述电压缓冲器包括MOS管Mp4、MOS管Mp5和电流源I3；MOS管Mp4、MOS管Mp5均为PMOS管。
所述MOS管Mp5的源极接入工作电压VDD、所述MOS管Mp5的漏极连接MOS管Mp4的源极，MOS管Mp4的漏极连接到电流源I3的一端，电流源I3的另一端接地；
所述MOS管Mp5的栅极还与MOS管Mp4的漏极连接；所述MOS管Mp4的栅极连接电压缓冲器的输入端；
所述MOS管Mp5漏极和MOS管Mp4源极的公共端还与电压缓冲器的输出端连接。
如果SSF的电流源I1采用单P管，假设I1的跨导和输出阻抗为gm,I1、rO,I1，其正电源的电源抑制为：
Figure 432360DEST_PATH_IMAGE010
（10）
同时，假设gmp4、rOp4分别为图5中Mp4的跨导和输出阻抗，gmp5、rOp5分别为反馈管Mp5的跨导的输出阻抗，对图5的小信号模型分析可得其正电源的电源抑制为：
Figure 165960DEST_PATH_IMAGE011
（11）
式(10)和(11)的数值接近，其正电源抑制能力相近，但是如果SSF的 I1、I2都采用共源共栅电流源，其PSR能力会增强。不过在低压LDO中，堆叠太多管子会有电压余量不够的问题（管子容易进入线性区），所以一般采用单管电流源。
本发明的低压LDO采用NCP进行负电源供电，而NCP具有较大的纹波，所以本发明更加关注负电源抑制。对于图4，假设I2的跨导和输出阻抗为gm,I2、rO,I2，分析其小信号模型可得其负电源抑制为：
Figure 387994DEST_PATH_IMAGE012
（12）
Figure 3784DEST_PATH_IMAGE013
Figure 703886DEST_PATH_IMAGE014
同理，假设图5中I3的跨导和输出阻抗为gm,I1、rO,I1，可得其负电源抑制为：
Figure 619890DEST_PATH_IMAGE015
（13）
式(12)数值上小于式(13)，证明SSF负电源抑制能力更强，简单测试可得两者的PSRVSS曲线，如下图6所示，在小于100MHz以内，本申请的SSF较FVF有较大优势。
上述说明示出并描述了本发明的一个优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (2)

1.一种适用于低压输入大电流输出的LDO系统，其特征在于：包括误差放大器、电压缓冲器、负电荷泵电路、功率管MP、电阻反馈网络和输出网络；所述电阻反馈网络包括第一分压电阻R f1 和第二反馈电阻R f2 ；所述输出网络包括输出电阻R L 和输出电容C L ；
所述误差放大器的负输入端接入参考电压V REF ，误差放大器的输出端与电压缓冲器的输入端连接，所述电压缓冲器的输出端与的功率管MP的栅极连接，所述功率管MP的源极连接到LDO系统的信号输入端口Vin，功率管MP的漏极依次通过第一分压电阻R f1 和第二反馈电阻R f2 后接地，所述误差放大器的正输入端连接到第一分压电阻R f1 和第二反馈电阻R f2 之间；所述功率管MP的漏极还与LDO系统的信号输出端口Vout连接；所述输出电阻R L 的第一端与LDO系统的信号输出端口Vout相连，输出电阻R L 的第二端接地；所述输出电容C L 的第一端与输出电阻R L 的第一端连接；所述输出电容C L 的第二端与输出电阻R L 的第二端连接；
所述误差放大器和电压缓冲器的正电源端接入工作电压VDD，误差放大器和电压缓冲器的负电源端连接负电荷泵电路的输出端，所述负电荷泵电路的接地端接地；
所述负电荷泵电路包括输入端口CLK、第一电容C1、第二电容C2、反相器INV、MOS管Mn1、MOS管Mn2、MOS管Mp1和MOS管Mp2；
所述MOS管Mn1的源极与MOS管Mp1的源极连接，MOS管Mn1的栅极与MOS管Mp1的栅极连接，MOS管Mn1的漏极与负电荷泵电路的输出端连接；所述MOS管Mp1的漏极连接到负电荷泵电路的接地端；
所述MOS管Mn2的源极与MOS管Mp2的源极连接，MOS管Mn2的栅极与MOS管Mp2的栅极连接，MOS管Mn2的漏极与负电荷泵电路的输出端连接；所述MOS管Mp2的漏极连接到负电荷泵电路的接地端；
所述输入端口CLK与第一电容C1的一端连接，所述第一电容C1的另一端连接到MOS管Mn1栅极和MOS管Mn2的源极；
所述反相器INV的输入端连接到输入端口CLK，所述反相器INV的输出端CLK’与第二电容C2的一端连接，所述第二电容C2的另一端连接到MOS管Mn2的栅极和MOS管Mn1的源极；
所述电压缓冲器包括MOS管Mp3、MOS管Mn3、电流源I1和电流源I2；
所述电流源I1的第一端接入工作电压VDD，电流源I1的第二端连接MOS管Mp3的源极，MOS管Mp3的漏极连接电流源I2的第一端，电流源I2的第二端接地；
所述MOS管Mp3的栅极还与电压缓冲器的输入端连接，MOS管Mp3的源极还与电压缓冲器的输出端连接；
所述MOS管Mn3的源极接地，MOS管Mn3的栅极与MOS管Mp3的漏极连接，MOS管Mn3的漏极与MOS管Mp3的源极连接。
2.根据权利要求1所述的一种适用于低压输入大电流输出的LDO系统，其特征在于：所述负电荷泵电路的输出端与接地端之间还连接有电容Co，所述MOS管Mn1和MOS管Mn2为NMOS管；所述MOS管Mp1和MOS管Mp2为PMOS管。
CN202211154420.6A 2022-09-22 2022-09-22 一种适用于低压输入大电流输出的ldo系统 Active CN115237193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211154420.6A CN115237193B (zh) 2022-09-22 2022-09-22 一种适用于低压输入大电流输出的ldo系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211154420.6A CN115237193B (zh) 2022-09-22 2022-09-22 一种适用于低压输入大电流输出的ldo系统

Publications (2)

Publication Number Publication Date
CN115237193A CN115237193A (zh) 2022-10-25
CN115237193B true CN115237193B (zh) 2022-12-09

Family

ID=83667519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211154420.6A Active CN115237193B (zh) 2022-09-22 2022-09-22 一种适用于低压输入大电流输出的ldo系统

Country Status (1)

Country Link
CN (1) CN115237193B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116414173B (zh) * 2023-04-28 2024-04-02 成都电科星拓科技有限公司 减小ldo输出纹波的方法和电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092401A (ja) * 2003-09-16 2005-04-07 Nec Kansai Ltd 電源回路
CN101419477A (zh) * 2007-10-22 2009-04-29 三星电子株式会社 提供多输出电压的可控低压差线性稳压电路
CN103475218A (zh) * 2013-09-11 2013-12-25 京东方科技集团股份有限公司 一种调节栅极开启电压的电路、方法和显示装置
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN208477417U (zh) * 2018-08-06 2019-02-05 厦门安斯通微电子技术有限公司 一种不增加静态电流的ldo限流结构
CN109871059A (zh) * 2019-02-25 2019-06-11 华中科技大学 一种超低电压ldo电路
CN113064461A (zh) * 2021-03-31 2021-07-02 苏州喻芯半导体有限公司 一种具有超低片外电容的ldo电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989659B2 (en) * 2002-09-09 2006-01-24 Acutechnology Semiconductor Low dropout voltage regulator using a depletion pass transistor
US10775819B2 (en) * 2019-01-16 2020-09-15 Avago Technologies International Sales Pte. Limited Multi-loop voltage regulator with load tracking compensation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092401A (ja) * 2003-09-16 2005-04-07 Nec Kansai Ltd 電源回路
CN101419477A (zh) * 2007-10-22 2009-04-29 三星电子株式会社 提供多输出电压的可控低压差线性稳压电路
CN103475218A (zh) * 2013-09-11 2013-12-25 京东方科技集团股份有限公司 一种调节栅极开启电压的电路、方法和显示装置
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN208477417U (zh) * 2018-08-06 2019-02-05 厦门安斯通微电子技术有限公司 一种不增加静态电流的ldo限流结构
CN109871059A (zh) * 2019-02-25 2019-06-11 华中科技大学 一种超低电压ldo电路
CN113064461A (zh) * 2021-03-31 2021-07-02 苏州喻芯半导体有限公司 一种具有超低片外电容的ldo电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Study on Low-DropOut(LDO) Regulator Design with High PSRR and High Driving Current for Analog IC Applications;Kim Sung Ho 等;《Journal of Korean Institute of Information Technology》;20190531;第17卷(第5期);29-38 *
LDO调制的电荷泵稳压电路设计;谭传武等;《国外电子测量技术》;20190215;第38卷(第2期);66-69 *

Also Published As

Publication number Publication date
CN115237193A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
CN113064464B (zh) 一种高精度快速瞬态响应的低压差线性稳压器
CN110632972B (zh) 一种应用于抑制ldo输出电压过冲的方法及电路
CN108803764B (zh) 一种快速瞬态响应的ldo电路
CN111338413B (zh) 一种高电源抑制比的低压差线性稳压器
CN104679088A (zh) 一种低压差线性稳压器及其频率补偿电路
CN104750148A (zh) 一种低压差线性稳压器
CN106155162A (zh) 一种低压差线性稳压器
CN115542996B (zh) 一种高电源抑制比的低压差线性稳压器及其控制方法
CN213634248U (zh) 适用于ldo电路的增强型缓冲器及其ldo电路
CN111290460B (zh) 一种高电源抑制比快速瞬态响应的低压差线性稳压器
CN115237193B (zh) 一种适用于低压输入大电流输出的ldo系统
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
CN108776500A (zh) 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo
CN104950976B (zh) 一种基于摆率增强的稳压电路
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN114967811A (zh) 一种提高psr性能的无片外电容ldo
CN112732000A (zh) 一种新型瞬态响应增强ldo
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN110247645A (zh) 一种电压比较器
CN206505339U (zh) 一种低补偿电容值的基准电路
CN109992036B (zh) 应用ldo电路的芯片及电子设备
CN111290466B (zh) 低压差稳压装置
CN105676932A (zh) 一种基于自适应功率管技术的无片外电容ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant