CN116414173B - 减小ldo输出纹波的方法和电路 - Google Patents
减小ldo输出纹波的方法和电路 Download PDFInfo
- Publication number
- CN116414173B CN116414173B CN202310475246.3A CN202310475246A CN116414173B CN 116414173 B CN116414173 B CN 116414173B CN 202310475246 A CN202310475246 A CN 202310475246A CN 116414173 B CN116414173 B CN 116414173B
- Authority
- CN
- China
- Prior art keywords
- resistor
- power mos
- voltage
- mos tube
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 230000001502 supplementing effect Effects 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 60
- 238000005070 sampling Methods 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 8
- 239000013589 supplement Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种减小LDO输出纹波的方法和电路，其中方法包括带宽提升法、电压检测法和提前运行法，带宽提升法包括将运算放大器与晶体管调整电路进行隔离设置，使晶体管调整电路的带宽增大，降低输出纹波；电压检测法包括通过第一检测电路检测与校准输出电压，当第一检测电路检测到输出电压上升时控制开关泄放电流，反之则补充电流；提前运行法包括在受电单元工作之前，LDO提前运行并抽取稳定电流，当第二检测电路检测到受电单元开始工作时，将抽取的稳定电流无缝衔接至受电单元。针对锁相环相关的时钟电路，本发明可有效降低电源纹波对锁相环环路的影响。
Description
技术领域
本发明涉及时钟芯片设计技术领域，尤其涉及一种减小LDO输出纹波的方法和电路。
背景技术
在时钟芯片设计中，特别是数字锁相环设计中，会用到多个低压差线性稳压器(Low DropOutregulator)，给晶体振荡器(XO)、数控振荡器(DCO)、时间数字转换器(TDC)、数字时间转换器(DTC)等模块供电。LDO输出电压的稳定对锁相环的性能有很大影响，特别是纹波和噪声，设计值和实际值纹波偏差太大会使得锁相环的抖动增加，从而使得数据传输的误码率增加。
发明内容
为了解决上述问题，本发明提出一种减小LDO输出纹波的方法和电路，可有效降低电源纹波对锁相环环路的影响。
本发明采用的技术方案如下：
减小LDO输出纹波的方法，所述LDO即低压差线性稳压器包括分压取样电路、运算放大器和晶体管调整电路，所述分压取样电路实时采集输出电压并输入至所述运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至所述晶体管调整电路控制输出电压；所述LDO被配置为供电单元对受电单元进行供电，所述受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器。所述减小LDO输出纹波的方法包括带宽提升法、电压检测法和提前运行法，所述带宽提升法包括将所述运算放大器与所述晶体管调整电路进行隔离设置，使所述晶体管调整电路的带宽增大，降低输出纹波；所述电压检测法包括通过第一检测电路检测与校准输出电压，当所述第一检测电路检测到输出电压上升时控制开关泄放电流，反之则补充电流；所述提前运行法包括在所述受电单元工作之前，所述LDO提前运行并抽取稳定电流，当第二检测电路检测到所述受电单元开始工作时，将抽取的稳定电流无缝衔接至所述受电单元。
进一步地，所述带宽提升法中，被隔离设置的所述晶体管调整电路包括第一功率MOS管、第二功率MOS管、第三功率MOS管、第四功率MOS管、负载电容、第一电容、第三电阻和第四电阻，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电流和所述第三功率MOS管的源极，漏极连接所述第四功率MOS管的源极、所述负载电容的第一端和输出电压；所述第二功率MOS管的源极连接基准电压，栅极和漏极连接所述第三电阻的第一端；所述第四功率MOS管的栅极连接所述第一电容的第一端和所述第三电阻的第二端，漏极连接所述第三功率MOS管的栅极和所述第四电阻的第一端；所述第三功率MOS管的漏极、所述负载电容、所述第一电容和所述第四电阻的第二端均接地。
进一步地，被隔离设置的所述运算放大器的正向输入端连接基准电压，反向输入端连接所述分压取样电路的第一电阻的第二端和第二电阻的第一端，输出端连接所述第一功率MOS管的栅极，所述第一功率MOS管的漏极还连接所述第一电阻的第一端，所述第二电阻的第二端接地。
进一步地，所述电压检测法中，所述第一检测电路的输入端连接输出电压，输出端连接第五功率MOS管和第六功率MOS管的栅极，所述第五功率MOS管的漏极连接第五电阻的第二端，所述第六功率MOS管的漏极连接第六电阻的第二端，所述第五电阻和第六电阻的第一端连接第一功率MOS管的漏极、所述分压取样电路的第一电阻的第一端、负载电容的第一端和输出电压，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电压；所述分压取样电路的第一电阻的第二端连接第二电阻的第一端；所述第五功率MOS管与所述第六功率MOS管的源极、所述负载电容与所述第二电阻的第二端均接地。
进一步地，所述提前运行法中，所述第二检测电路的输入端连接所述受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压，输出端连接第七功率MOS管的栅极；所述第七功率MOS管的漏极连接第七电阻的第二端，所述第七电阻的第一端连接第一功率MOS管的漏极、所述分压取样电路的第一电阻的第一端、负载电容的第一端和输出电压，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电压；所述分压取样电路的第一电阻的第二端连接第二电阻的第一端；所述第七功率MOS管的源极、所述负载电容与所述第二电阻的第二端均接地。
减小LDO输出纹波的电路，所述LDO即低压差线性稳压器包括分压取样电路、运算放大器和晶体管调整电路，所述分压取样电路实时采集输出电压并输入至所述运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至所述晶体管调整电路控制输出电压；所述LDO被配置为供电单元对受电单元进行供电，所述受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器。所述减小LDO输出纹波的电路包括带宽提升电路、电压检测电路和提前运行电路，所述带宽提升电路中所述运算放大器与所述晶体管调整电路被隔离设置，使所述晶体管调整电路的带宽增大，降低输出纹波；所述电压检测电路是通过第一检测电路检测与校准输出电压，当所述第一检测电路检测到输出电压上升时控制开关泄放电流，反之则补充电流；所述提前运行电路是在所述受电单元工作之前，使所述LDO提前运行并抽取稳定电流，当第二检测电路检测到所述受电单元开始工作时，将抽取的稳定电流无缝衔接至所述受电单元。
进一步地，被隔离设置的所述晶体管调整电路包括第一功率MOS管、第二功率MOS管、第三功率MOS管、第四功率MOS管、负载电容、第一电容、第三电阻和第四电阻，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电流和所述第三功率MOS管的源极，漏极连接所述第四功率MOS管的源极、所述负载电容的第一端和输出电压；所述第二功率MOS管的源极连接基准电压，栅极和漏极连接所述第三电阻的第一端；所述第四功率MOS管的栅极连接所述第一电容的第一端和所述第三电阻的第二端，漏极连接所述第三功率MOS管的栅极和所述第四电阻的第一端；所述第三功率MOS管的漏极、所述负载电容、所述第一电容和所述第四电阻的第二端均接地。
进一步地，被隔离设置的所述运算放大器的正向输入端连接基准电压，反向输入端连接所述分压取样电路的第一电阻的第二端和第二电阻的第一端，输出端连接所述第一功率MOS管的栅极，所述第一功率MOS管的漏极还连接所述第一电阻的第一端，所述第二电阻的第二端接地。
进一步地，所述第一检测电路的输入端连接输出电压，输出端连接第五功率MOS管和第六功率MOS管的栅极，所述第五功率MOS管的漏极连接第五电阻的第二端，所述第六功率MOS管的漏极连接第六电阻的第二端，所述第五电阻和第六电阻的第一端连接第一功率MOS管的漏极、所述分压取样电路的第一电阻的第一端、负载电容的第一端和输出电压，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电压；所述分压取样电路的第一电阻的第二端连接第二电阻的第一端；所述第五功率MOS管与所述第六功率MOS管的源极、所述负载电容与所述第二电阻的第二端均接地。
进一步地，所述第二检测电路的输入端连接所述受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压，输出端连接第七功率MOS管的栅极；所述第七功率MOS管的漏极连接第七电阻的第二端，所述第七电阻的第一端连接第一功率MOS管的漏极、所述分压取样电路的第一电阻的第一端、负载电容的第一端和输出电压，所述第一功率MOS管的源极连接工作电压，栅极连接偏置电压；所述分压取样电路的第一电阻的第二端连接第二电阻的第一端；所述第七功率MOS管的源极、所述负载电容与所述第二电阻的第二端均接地。
本发明的有益效果在于：
(1)针对锁相环相关的时钟电路，本发明可有效降低电源纹波对锁相环环路的影响，把电源抖动的峰峰值降低在30mV以内，从而减少数据传输的误码率，满足TDC和DTC等电路的严格要求。
(2)通过LDO内部支路电流的增加和减少，既可以抵消往上纹波的影响，又可以抵消往下纹波的影响；
(3)提前造就受电单元的功耗来做一个假象的受电单元，两者基本同时变化，稳定过渡；
(4)检测电路通过检测纹波的大小自动调节dropout电压的大小来适应受电单元的快速变化；
(5)通过温度计码控制的步进基准电压模块来使得LDO输出不同的值；
(6)采用双环路的LDO电路结构，两个环路互相不影响。
附图说明
图1典型的LDO供电示意图。
图2供电单元输出纹波与受电单元关系示意图。
图3LDO常见结构电路原理图。
图4本发明的环路一电路原理图。
图5本发明的环路二电路原理图。
图6LDO输出电压校准电路原理图。
图7第一检测电路原理图。
图8使LDO提前工作的电路原理图。
图9第二检测电路原理图。
图10LDO供电整体示意图。
图11基准电压Vref产生电路原理图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，LDO(Low DropOutregulator，低压差线性稳压器)作为供电单元在对受电单元(例如数字时间转换器DTC、时间数字转换器TDC、晶体振荡器XO和数控振荡器DCO)进行供电时，LDO输出的纹波的大小随着DTC的功耗变化。
如图2所示，供电单元纹波的大小一方面与LDO的响应时间长短成正比，另一方面与受电单元工作状态的周期性工作和抽取电流的峰值成正比。LDO纹波的大小如下所示：
Vripple＝Iload_max/Cout
其中Iload_max表示受电单元从LDO的功率MOS管抽取电流的大小，Cout表示负载电容大小。
常见的LDO的结构如图3所示，其中OPA为运算放大器，MP为功率MOS管，R1和R2为反馈电阻，CL为负载载容，Iload为受电单元在LDO所抽取电流的大小。
基于此，本实施例提供了一种减小LDO输出纹波的方法，其中LDO包括分压取样电路、运算放大器和晶体管调整电路，分压取样电路实时采集输出电压并输入至运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至晶体管调整电路控制输出电压。LDO被配置为供电单元对受电单元进行供电，受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器。该减小LDO输出纹波的方法包括带宽提升法、电压检测法和提前运行法，具体说明如下。
(1)方法一：带宽提升法
如图4的环路一和图5的环路二所示，此方法是将运算放大器与晶体管调整电路进行分离，使功率MOS管所在的晶体管调整电路的带宽增大。由于闭环带宽与时间常数成反比，因此带宽越大，响应时间越快，这样就纹波越小。基准电压Vref由如图5所示的环路二产生，LDO输出电压Vout的纹波变化只会影响功率MOS管所在的环路一，环路二产生的基准电压Vref是变化比较小的。其中，影响环路一带宽的参数有：放大管的gm(输入点到对输出电流的变化率)、环路的反馈系数、环路的等效负载电容。
如图4所示，本方法中晶体管调整电路包括第一功率MOS管MP1、第二功率MOS管MP2、第三功率MOS管MP3、第四功率MOS管MP4、负载电容CL、第一电容CL、第三电阻R3和第四电阻R4，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电流ib和第三功率MOS管MP3的源极，漏极连接第四功率MOS管MP4的源极、负载电容CL的第一端和输出电压Vout；第二功率MOS管MP2的源极连接基准电压Vref，栅极和漏极连接第三电阻R3的第一端；第四功率MOS管MP4的栅极连接第一电容CL的第一端和第三电阻R3的第二端，漏极连接第三功率MOS管MP3的栅极和第四电阻R4的第一端；第三功率MOS管MP3的漏极、负载电容CL、第一电容CL和第四电阻R4的第二端均接地。
如图5所示，本方法中运算放大器的正向输入端连接基准电压Vref，反向输入端连接分压取样电路的第一电阻R1的第二端和第二电阻R2的第一端，输出端连接第一功率MOS管MP1的栅极，第一功率MOS管MP1的漏极还连接第一电阻R1的第一端，第二电阻R2的第二端接地。
(2)方法二：电压检测法
此方法是通过第一检测电路检测与校准输出电压：当第一检测电路检测到输出电压Vout上升时控制开关泄放电流，反之则补充电流。
如图6所示，第一检测电路的输入端连接输出电压Vout，输出端连接第五功率MOS管MP5和第六功率MOS管MP6的栅极，第五功率MOS管MP5的漏极连接第五电阻R5的第二端，第六功率MOS管MP6的漏极连接第六电阻R6的第二端，第五电阻R5和第六电阻R6的第一端连接第一功率MOS管MP1的漏极、分压取样电路的第一电阻R1的第一端、负载电容CL的第一端和输出电压Vout，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电压Vb；分压取样电路的第一电阻R1的第二端连接第二电阻R2的第一端；第五功率MOS管MP5与第六功率MOS管MP6的源极、负载电容CL与第二电阻R2的第二端均接地。
优选地，如图7所示为第一检测电路的一种电路原理图。
(3)方法三：提前运行法
本方法是让LDO提前工作，与受电单元无缝衔接：如图8所示，当DTC未工作时，支路1先开始工作，假设DTC的峰值功耗为5mA，此时先从LDO抽取5mA的稳定电流。待第二检测电路检测到DTC开始工作时，第二检测电路输出0信号，使得支路1的第七功率MOS管MP7关断，5mA电流撤出。抽取电流从支路1无缝衔接到实际的DTC中。
优选地，如图9所示为第二检测电路的一种电路原理图，图中VINP1为固定电压，即为峰值检测电路设置阈值。当VINN1大于VINP1时，OUTP输出固定高电平(这里NMOS管M5和M6器件实现正反馈，保证OUTP输出稳定高电平)。当VINN1小于VINP1时，OUTP输出低电平。这样便可以精确检测到输出信号过冲大小，以及反馈回去精确调整NMOS管的开关。
如图8所示，第二检测电路的输入端连接受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压VDD，输出端连接第七功率MOS管MP7的栅极；第七功率MOS管MP7的漏极连接第七电阻R7的第二端，第七电阻R7的第一端连接第一功率MOS管MP1的漏极、分压取样电路的第一电阻R1的第一端、负载电容CL的第一端和输出电压Vout，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电压Vb；分压取样电路的第一电阻R1的第二端连接第二电阻R2的第一端；第七功率MOS管MP7的源极、负载电容CL与第二电阻R2的第二端均接地。
优选地，如图10所示为适用于方法一和方法二的LDO供电整体示意图。
优选地，如图11所示为适用于方法一～方法三的LDO中基准电压Vref产生电路原理图。
实施例2
本实施例提供了一种减小LDO输出纹波的电路，其中LDO包括分压取样电路、运算放大器和晶体管调整电路，分压取样电路实时采集输出电压并输入至运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至晶体管调整电路控制输出电压。LDO被配置为供电单元对受电单元进行供电，受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器。该减小LDO输出纹波的电路包括带宽提升电路、电压检测电路和提前运行电路，具体说明如下。
(1)电路一：带宽提升电路
如图4的环路一和图5的环路二所示，此电路是将运算放大器与晶体管调整电路进行分离，使功率MOS管所在的晶体管调整电路的带宽增大。由于闭环带宽与时间常数成反比，因此带宽越大，响应时间越快，这样就纹波越小。基准电压Vref由如图5所示的环路二产生，LDO输出电压Vout的纹波变化只会影响功率MOS管所在的环路一，环路二产生的基准电压Vref是变化比较小的。其中，影响环路一带宽的参数有：放大管的gm(输入点到对输出电流的变化率)、环路的反馈系数、环路的等效负载电容。
如图4所示，晶体管调整电路包括第一功率MOS管MP1、第二功率MOS管MP2、第三功率MOS管MP3、第四功率MOS管MP4、负载电容CL、第一电容CL、第三电阻R3和第四电阻R4，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电流ib和第三功率MOS管MP3的源极，漏极连接第四功率MOS管MP4的源极、负载电容CL的第一端和输出电压Vout；第二功率MOS管MP2的源极连接基准电压Vref，栅极和漏极连接第三电阻R3的第一端；第四功率MOS管MP4的栅极连接第一电容CL的第一端和第三电阻R3的第二端，漏极连接第三功率MOS管MP3的栅极和第四电阻R4的第一端；第三功率MOS管MP3的漏极、负载电容CL、第一电容CL和第四电阻R4的第二端均接地。
如图5所示，运算放大器的正向输入端连接基准电压Vref，反向输入端连接分压取样电路的第一电阻R1的第二端和第二电阻R2的第一端，输出端连接第一功率MOS管MP1的栅极，第一功率MOS管MP1的漏极还连接第一电阻R1的第一端，第二电阻R2的第二端接地。
(2)电路二：电压检测电路
此电路是通过第一检测电路检测与校准输出电压：当第一检测电路检测到输出电压Vout上升时控制开关泄放电流，反之则补充电流。
如图6所示，第一检测电路的输入端连接输出电压Vout，输出端连接第五功率MOS管MP5和第六功率MOS管MP6的栅极，第五功率MOS管MP5的漏极连接第五电阻R5的第二端，第六功率MOS管MP6的漏极连接第六电阻R6的第二端，第五电阻R5和第六电阻R6的第一端连接第一功率MOS管MP1的漏极、分压取样电路的第一电阻R1的第一端、负载电容CL的第一端和输出电压Vout，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电压Vb；分压取样电路的第一电阻R1的第二端连接第二电阻R2的第一端；第五功率MOS管MP5与第六功率MOS管MP6的源极、负载电容CL与第二电阻R2的第二端均接地。
优选地，如图7所示为第一检测电路的一种电路原理图。
(3)电路三：提前运行电路
本电路是让LDO提前工作，与受电单元无缝衔接：如图8所示，当DTC未工作时，支路1先开始工作，假设DTC的峰值功耗为5mA，此时先从LDO抽取5mA的稳定电流。待第二检测电路检测到DTC开始工作时，第二检测电路输出0信号，使得支路1的第七功率MOS管MP7关断，5mA电流撤出。抽取电流从支路1无缝衔接到实际的DTC中。
优选地，如图9所示为第二检测电路的一种电路原理图，图中VINP1为固定电压，即为峰值检测电路设置阈值。当VINN1大于VINP1时，OUTP输出固定高电平(这里NMOS管M5和M6器件实现正反馈，保证OUTP输出稳定高电平)。当VINN1小于VINP1时，OUTP输出低电平。这样便可以精确检测到输出信号过冲大小，以及反馈回去精确调整NMOS管的开关。
如图8所示，第二检测电路的输入端连接受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压VDD，输出端连接第七功率MOS管MP7的栅极；第七功率MOS管MP7的漏极连接第七电阻R7的第二端，第七电阻R7的第一端连接第一功率MOS管MP1的漏极、分压取样电路的第一电阻R1的第一端、负载电容CL的第一端和输出电压Vout，第一功率MOS管MP1的源极连接工作电压VDD，栅极连接偏置电压Vb；分压取样电路的第一电阻R1的第二端连接第二电阻R2的第一端；第七功率MOS管MP7的源极、负载电容CL与第二电阻R2的第二端均接地。
优选地，如图10所示为适用于电路一和电路二的LDO供电整体示意图。
优选地，如图11所示为适用于电路一～电路三的LDO中基准电压Vref产生电路原理图。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (8)
1.减小LDO输出纹波的方法，所述LDO即低压差线性稳压器包括分压取样电路、运算放大器和晶体管调整电路，所述分压取样电路实时采集输出电压并输入至所述运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至所述晶体管调整电路控制输出电压；所述LDO被配置为供电单元对受电单元进行供电，所述受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器；其特征在于：
所述减小LDO输出纹波的方法包括带宽提升法、电压检测法和提前运行法，所述带宽提升法包括将所述运算放大器与所述晶体管调整电路进行隔离设置，使所述晶体管调整电路的带宽增大，降低输出纹波；所述电压检测法包括通过第一检测电路检测与校准输出电压，当所述第一检测电路检测到输出电压上升时控制开关泄放电流，反之则补充电流；所述提前运行法包括在所述受电单元工作之前，所述LDO提前运行并抽取稳定电流，当第二检测电路检测到所述受电单元开始工作时，将抽取的稳定电流无缝衔接至所述受电单元；
所述带宽提升法中，被隔离设置的所述晶体管调整电路包括第一功率MOS管（MP1）、第二功率MOS管（MP2）、第三功率MOS管（MP3）、第四功率MOS管（MP4）、负载电容（CL）、第一电容（CL）、第三电阻（R3）和第四电阻（R4），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电流（ib）和所述第三功率MOS管（MP3）的源极，漏极连接所述第四功率MOS管（MP4）的源极、所述负载电容（CL）的第一端和输出电压（Vout）；所述第二功率MOS管（MP2）的源极连接基准电压（Vref），栅极和漏极连接所述第三电阻（R3）的第一端；所述第四功率MOS管（MP4）的栅极连接所述第一电容（CL）的第一端和所述第三电阻（R3）的第二端，漏极连接所述第三功率MOS管（MP3）的栅极和所述第四电阻（R4）的第一端；所述第三功率MOS管（MP3）的漏极、所述负载电容（CL）、所述第一电容（CL）和所述第四电阻（R4）的第二端均接地。
2.根据权利要求1所述的减小LDO输出纹波的方法，其特征在于，被隔离设置的所述运算放大器的正向输入端连接基准电压（Vref），反向输入端连接所述分压取样电路的第一电阻（R1）的第二端和第二电阻（R2）的第一端，输出端连接所述第一功率MOS管（MP1）的栅极，所述第一功率MOS管（MP1）的漏极还连接所述第一电阻（R1）的第一端，所述第二电阻（R2）的第二端接地。
3.根据权利要求1所述的减小LDO输出纹波的方法，其特征在于，所述电压检测法中，所述第一检测电路的输入端连接输出电压（Vout），输出端连接第五功率MOS管（MP5）和第六功率MOS管（MP6）的栅极，所述第五功率MOS管（MP5）的漏极连接第五电阻（R5）的第二端，所述第六功率MOS管（MP6）的漏极连接第六电阻（R6）的第二端，所述第五电阻（R5）和第六电阻（R6）的第一端连接第一功率MOS管（MP1）的漏极、所述分压取样电路的第一电阻（R1）的第一端、负载电容（CL）的第一端和输出电压（Vout），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电压（Vb）；所述分压取样电路的第一电阻（R1）的第二端连接第二电阻（R2）的第一端；所述第五功率MOS管（MP5）与所述第六功率MOS管（MP6）的源极、所述负载电容（CL）与所述第二电阻（R2）的第二端均接地。
4.根据权利要求1所述的减小LDO输出纹波的方法，其特征在于，所述提前运行法中，所述第二检测电路的输入端连接所述受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压（VDD），输出端连接第七功率MOS管（MP7）的栅极；所述第七功率MOS管（MP7）的漏极连接第七电阻（R7）的第二端，所述第七电阻（R7）的第一端连接第一功率MOS管（MP1）的漏极、所述分压取样电路的第一电阻（R1）的第一端、负载电容（CL）的第一端和输出电压（Vout），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电压（Vb）；所述分压取样电路的第一电阻（R1）的第二端连接第二电阻（R2）的第一端；所述第七功率MOS管（MP7）的源极、所述负载电容（CL）与所述第二电阻（R2）的第二端均接地。
5.减小LDO输出纹波的电路，所述LDO即低压差线性稳压器包括分压取样电路、运算放大器和晶体管调整电路，所述分压取样电路实时采集输出电压并输入至所述运算放大器的反向输入端，同时与正向输入端的基准电压进行比较，再将比较结果放大后输入至所述晶体管调整电路控制输出电压；所述LDO被配置为供电单元对受电单元进行供电，所述受电单元包括数字时间转换器、时间数字转换器、晶体振荡器和数控振荡器；其特征在于：
所述减小LDO输出纹波的电路包括带宽提升电路、电压检测电路和提前运行电路，所述带宽提升电路中所述运算放大器与所述晶体管调整电路被隔离设置，使所述晶体管调整电路的带宽增大，降低输出纹波；所述电压检测电路是通过第一检测电路检测与校准输出电压，当所述第一检测电路检测到输出电压上升时控制开关泄放电流，反之则补充电流；所述提前运行电路是在所述受电单元工作之前，使所述LDO提前运行并抽取稳定电流，当第二检测电路检测到所述受电单元开始工作时，将抽取的稳定电流无缝衔接至所述受电单元；
被隔离设置的所述晶体管调整电路包括第一功率MOS管（MP1）、第二功率MOS管（MP2）、第三功率MOS管（MP3）、第四功率MOS管（MP4）、负载电容（CL）、第一电容（CL）、第三电阻（R3）和第四电阻（R4），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电流（ib）和所述第三功率MOS管（MP3）的源极，漏极连接所述第四功率MOS管（MP4）的源极、所述负载电容（CL）的第一端和输出电压（Vout）；所述第二功率MOS管（MP2）的源极连接基准电压（Vref），栅极和漏极连接所述第三电阻（R3）的第一端；所述第四功率MOS管（MP4）的栅极连接所述第一电容（CL）的第一端和所述第三电阻（R3）的第二端，漏极连接所述第三功率MOS管（MP3）的栅极和所述第四电阻（R4）的第一端；所述第三功率MOS管（MP3）的漏极、所述负载电容（CL）、所述第一电容（CL）和所述第四电阻（R4）的第二端均接地。
6.根据权利要求5所述的减小LDO输出纹波的电路，其特征在于，被隔离设置的所述运算放大器的正向输入端连接基准电压（Vref），反向输入端连接所述分压取样电路的第一电阻（R1）的第二端和第二电阻（R2）的第一端，输出端连接所述第一功率MOS管（MP1）的栅极，所述第一功率MOS管（MP1）的漏极还连接所述第一电阻（R1）的第一端，所述第二电阻（R2）的第二端接地。
7.根据权利要求5所述的减小LDO输出纹波的电路，其特征在于，所述第一检测电路的输入端连接输出电压（Vout），输出端连接第五功率MOS管（MP5）和第六功率MOS管（MP6）的栅极，所述第五功率MOS管（MP5）的漏极连接第五电阻（R5）的第二端，所述第六功率MOS管（MP6）的漏极连接第六电阻（R6）的第二端，所述第五电阻（R5）和第六电阻（R6）的第一端连接第一功率MOS管（MP1）的漏极、所述分压取样电路的第一电阻（R1）的第一端、负载电容（CL）的第一端和输出电压（Vout），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电压（Vb）；所述分压取样电路的第一电阻（R1）的第二端连接第二电阻（R2）的第一端；所述第五功率MOS管（MP5）与所述第六功率MOS管（MP6）的源极、所述负载电容（CL）与所述第二电阻（R2）的第二端均接地。
8.根据权利要求5所述的减小LDO输出纹波的电路，其特征在于，所述第二检测电路的输入端连接所述受电单元，输出端连接与非门的第一输入端；与非门的第二输入端连接工作电压（VDD），输出端连接第七功率MOS管（MP7）的栅极；所述第七功率MOS管（MP7）的漏极连接第七电阻（R7）的第二端，所述第七电阻（R7）的第一端连接第一功率MOS管（MP1）的漏极、所述分压取样电路的第一电阻（R1）的第一端、负载电容（CL）的第一端和输出电压（Vout），所述第一功率MOS管（MP1）的源极连接工作电压（VDD），栅极连接偏置电压（Vb）；所述分压取样电路的第一电阻（R1）的第二端连接第二电阻（R2）的第一端；所述第七功率MOS管（MP7）的源极、所述负载电容（CL）与所述第二电阻（R2）的第二端均接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310475246.3A CN116414173B (zh) | 2023-04-28 | 2023-04-28 | 减小ldo输出纹波的方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310475246.3A CN116414173B (zh) | 2023-04-28 | 2023-04-28 | 减小ldo输出纹波的方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116414173A CN116414173A (zh) | 2023-07-11 |
| CN116414173B true CN116414173B (zh) | 2024-04-02 |
Family
ID=87056187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310475246.3A Active CN116414173B (zh) | 2023-04-28 | 2023-04-28 | 减小ldo输出纹波的方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116414173B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591392A (zh) * | 2012-02-01 | 2012-07-18 | 深圳创维－Rgb电子有限公司 | 一种低压差线性稳压器及芯片 |
| WO2016082420A1 (zh) * | 2014-11-24 | 2016-06-02 | 深圳市中兴微电子技术有限公司 | 一种低压差线性稳压器 |
| CN111190451A (zh) * | 2020-01-16 | 2020-05-22 | 东南大学 | 一种低噪声低压差宽频纹波抑制线性稳压器 |
| CN111650986A (zh) * | 2020-06-19 | 2020-09-11 | 深圳朗田亩半导体科技有限公司 | 一种无负载电容ldo电路 |
| CN115237193A (zh) * | 2022-09-22 | 2022-10-25 | 香港中文大学（深圳） | 一种适用于低压输入大电流输出的ldo系统 |
-
2023
- 2023-04-28 CN CN202310475246.3A patent/CN116414173B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591392A (zh) * | 2012-02-01 | 2012-07-18 | 深圳创维－Rgb电子有限公司 | 一种低压差线性稳压器及芯片 |
| WO2016082420A1 (zh) * | 2014-11-24 | 2016-06-02 | 深圳市中兴微电子技术有限公司 | 一种低压差线性稳压器 |
| CN111190451A (zh) * | 2020-01-16 | 2020-05-22 | 东南大学 | 一种低噪声低压差宽频纹波抑制线性稳压器 |
| CN111650986A (zh) * | 2020-06-19 | 2020-09-11 | 深圳朗田亩半导体科技有限公司 | 一种无负载电容ldo电路 |
| CN115237193A (zh) * | 2022-09-22 | 2022-10-25 | 香港中文大学（深圳） | 一种适用于低压输入大电流输出的ldo系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116414173A (zh) | 2023-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355211B2 (en) | Low quiescent current linear regulator with mode selection based on load current and fast transient detection | |
| US8278901B2 (en) | Switching regulator configured to detect, and compensate for, decrease in output voltage | |
| EP3311235B1 (en) | Low-dropout voltage regulator apparatus | |
| CN103376816B (zh) | 低压差调压器 | |
| CN100574065C (zh) | 提供自适应补偿的低压降电压调节器 | |
| US10866606B2 (en) | Methods and apparatuses for multiple-mode low drop out regulators | |
| EP2008163A2 (en) | Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit | |
| KR20180090707A (ko) | 디지털 ldo 레귤레이터 | |
| CN113839556B (zh) | Dc-dc变换器及其控制电路 | |
| JP2015065801A (ja) | スイッチング電源装置 | |
| Shin et al. | A 65nm 0.6–1.2 V low-dropout regulator using voltage-difference-to-time converter with direct output feedback | |
| US20140210439A1 (en) | Switching Regulator and Control Circuit Thereof | |
| Wang et al. | Review, survey, and benchmark of recent digital LDO voltage regulators | |
| CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
| CN116225134B (zh) | 具有瞬态响应增强的低静态功耗ldo电路 | |
| CN116414173B (zh) | 减小ldo输出纹波的方法和电路 | |
| KR102227203B1 (ko) | Sr 래치 스위치를 이용한 ldo 레귤레이터 | |
| Huang et al. | A digital LDO with transient enhancement and limit cycle oscillation reduction | |
| US20210165437A1 (en) | Asynchronous Non-Linear Control of Digital Linear Voltage Regulator | |
| CN214623446U (zh) | 一种可变零点补偿的ldo的电路 | |
| Salah-ddine et al. | A 100 mA Low Voltage Linear Regulators for Systems on Chip Applications Using 0.18 {\mu} m CMOS Technology | |
| CN114578890B (zh) | 一种具有分段线性补偿的基准电压源电路 | |
| KR102444126B1 (ko) | 슈퍼 버퍼 구조를 이용한 ldo 레귤레이터 | |
| CN115857604B (zh) | 一种适用于低压差线性稳压器的自适应电流跃变电路 | |
| CN117826926B (zh) | 一种双环路控制的低功耗ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |