CN111190451A - 一种低噪声低压差宽频纹波抑制线性稳压器 - Google Patents

一种低噪声低压差宽频纹波抑制线性稳压器 Download PDF

Info

Publication number
CN111190451A
CN111190451A CN202010044862.XA CN202010044862A CN111190451A CN 111190451 A CN111190451 A CN 111190451A CN 202010044862 A CN202010044862 A CN 202010044862A CN 111190451 A CN111190451 A CN 111190451A
Authority
CN
China
Prior art keywords
drain
gate
source
electrode
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010044862.XA
Other languages
English (en)
Other versions
CN111190451B (zh
Inventor
陈超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010044862.XA priority Critical patent/CN111190451B/zh
Publication of CN111190451A publication Critical patent/CN111190451A/zh
Application granted granted Critical
Publication of CN111190451B publication Critical patent/CN111190451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明涉及一种低噪声低压差宽频纹波抑制线性稳压器，所述稳压器包括线性稳压器主体电路以及宽频纹波抑制电路两部分，线性稳压器主体电路包括误差放大器以及电压反馈网络，其负责给出稳定的直流输出电压，并抑制输出电压的低频扰动，宽频纹波抑制电路实时监测输出电压的变化，通过在驱动管的栅极叠加快速变化的控制电压动态补偿输出电流，以抑制输出纹波。与此同时，该纹波补偿电路亦大幅降低了中高频端的输出噪声。

Description

一种低噪声低压差宽频纹波抑制线性稳压器
技术领域
本发明涉及一种稳压器，具体涉及一种低噪声低压差宽频纹波抑制线性稳压器，属于高精度模拟电路技术领域。
背景技术
高精度射频模拟电路需要稳定准确的供电电压以避免电源波动对电路性能的影响。相比于DC-DC转换器，线性稳压器(LDO)可以提供更低的纹波，并且可提供更加及时的反馈调节来抑制电源电压的波动。因此LDO通常用于最后一级电源，直接为片内电路供电。随着集成度的提高，越来越多的电路模块集成在同一个衬底上。为避免各电路间相互干扰，需要为每个敏感电路设置单独LDO供电。同时为控制芯片管脚和片外元件数目，以及为减少外界干扰，上述LDO大多采用全集成方式。然而全集成LDO只有有限的滤波电容，对于纹波的抑制需要靠有源方式补偿，因此对反馈环路带宽提出了更高的要求。针对以上问题，本发明提出一种宽频范围的电源纹波抑制线性稳压器电路。该电路通过在负载端引入高速反馈环路以实现对输出高频纹波的抑制，该补偿电路同时还降低了输出端的噪声。
发明内容
本发明正是针对现有技术中存在的问题，提供一种低噪声低压差宽频纹波抑制线性稳压器，该技术方案在负载端构建快速反馈环路，动态监测输出电压变化并通过快速调节驱动管栅极电压补偿输出电压的波动。
为了实现上述目的，本发明的技术方案如下，一种低噪声低压差宽频纹波抑制线性稳压器，其特征在于，所述稳压器包括线性稳压器主体电路以及宽频纹波抑制电路两部分，线性稳压器主体电路包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动，宽频纹波抑制电路实时监测输出电压的变化，通过在驱动管的栅极叠加快速变化的控制电压动态补偿输出电流，以抑制输出纹波，与此同时，该纹波补偿电路亦大幅降低了中高频端的输出噪声。
作为本发明的一种改进，第一P型金属氧化物晶体管(以下简称PMOS管)PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；PM3的栅极接参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管(以下简称NMOS管)NM1的漏极；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；NM1的栅极接第一偏置电压VB1，NM1的源极接地；NM2的栅极接VB1，NM2的源极接地；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；PM5的栅极接PM5的漏极，PM5的源极接电源；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接VB2，NM4的漏极接第六PMOS管PM6的漏极；PM6的栅极接PM5的漏极，PM6的源极接电源；第七PMOS管PM7的源极接电源，PM7的栅极接PM6的漏极，PM7的漏极接第一电阻R1的正极；第二电阻R2的正极接R1的负极，R2的负极接地；第三电阻R3的正极接PM7的栅极，R3的负极接第十PMOS管PM10的栅极；PM10的源极接电源，PM10的漏极接线性稳压器输出端VOUT；第一电容C1的正极接PM10的栅极，C1的负极接第八PMOS管PM8的漏极；PM8的源极接VOUT，PM8的栅极接第四电阻R4的正极，R4的负极接第九PMOS管PM9的漏极；PM9的源极接VOUT，PM9的栅极接R4的正极；第二电容C2的正极接R3的正极，C2的负极接地；第五NMOS管NM5的漏极接PM8的漏极，NM5的栅极接VB1，NM5的源极接地；第六NMOS管NM6的漏极接PM9的漏极，NM6的栅极接VB1，NM6的源极接地；负载电容CL的正极接VOUT，电容CL的负极接地。
相对于现有技术，本发明具有如下优点，该技术方本发明的电源纹波抑制电路监测输出电压的瞬时扰动，通过快速注入补偿电流的方式稳定输出电压。确保输出纹波被充分抑制。此外纹波抑制电路于负载端所构造之反馈环路，在中高频段可显著降低输出噪声。相比于传统全集成线性稳压器，本发明在干扰源聚集的中高频段可以提供更优的纹波抑制效果以及更低的输出噪声。
附图说明
图1为本发明的低噪声低压差宽频电源纹波抑制线性稳压器电路原理图；
图2为本发明线性稳压器的电源抑制比与传统结构的对比图；
图3为本发明线性稳压器的输出噪声功率谱与传统结构的对比图。
具体实施方式：
为了加深对本发明的理解，下面结合附图对本实施例做详细的说明。
实施例1：参见图1，一种低噪声低压差宽频纹波抑制线性稳压器，所述稳压器包括线性稳压器主体电路以及宽频纹波抑制电路两部分，线性稳压器主体电路包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动，宽频纹波抑制电路实时监测输出电压的变化，通过在驱动管的栅极叠加快速变化的控制电压动态补偿输出电流，以抑制输出纹波，与此同时，该纹波补偿电路亦大幅降低了中高频端的输出噪声。
电路的具体结构如下：第一P型金属氧化物晶体管(以下简称PMOS管)PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；第一电流源ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；第三PMOS管PM3的栅极接输入参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管(以下简称NMOS管)NM1的漏极；第一NMOS管NM1的源极接地，NM1的栅极接第一偏置电压VB1；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；第二NMOS管NM2的源极接地，NM2的栅极接第一偏置电压VB1；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接第二偏置电压VB2，NM4的漏极接第六PMOS管PM6的漏极；第五PMOS管PM5的源极接电源电压，PM5的栅极接PM5的漏极；第六PMOS管PM6的源极接电源电压，PM6的栅极接PM5的漏极，PM6的漏极接第七PMOS管PM7的栅极；PM7的源极接电源，PM7的漏极接第一电阻R1的正极；第二电阻R2的正极接第一电阻R1的负极，R2的负极接地；第一电容C1的正极接PM7的漏极，C1的负极接第四PMOS管PM4的栅极；第五NMOS管NM5的漏极接电源，NM5的栅极接第九PMOS管PM9的栅极，NM5的源极接第七NMOS管NM7的漏极；第六NMOS管NM6的漏极接电源，NM6的栅极接第八PMOS管PM8的漏极，NM6的源极接NM7的漏极；第七NMOS管NM7的栅极接第一偏置电压VB1，NM7的源极接地；第八PMOS管PM8的源极接输出电压，PM8的栅极接NM5的栅极；第九PMOS管PM9的源极接输出电压，漏极接第三电阻R3的负极；R3的正极接NM5的栅极；第二电容C2的正极接R3的正极，C2的负极接地；第八NMOS管NM8的漏极接PM8的漏极，NM8的栅极接第一偏置电压VB1，NM8的源极接地；第九NMOS管NM9的漏极接PM9的漏极，NM9的栅极接第一偏置电压VB1，NM9的源极接地；负载电容CL的正极接输出电压，CL的负极接地。
图2所示为本发明线性稳压器的电源抑制比与传统结构(无负载纹波抑制补偿电路)的对比曲线。从中可以看出，传统结构在2MHz～100MHz频率范围内无法充分抑制电源纹波，而上述频段恰是诸如中频频率，晶振频率，数字时钟等大幅干扰信号聚集的频段。而本发明的线性稳压器在上述频段内表现出更高的抑制效果。
图3所示为本发明的线性稳压器输出噪声功率谱与传统结构的对比曲线(无负载纹波抑制补偿电路)。可以看出在0～100KHz频率范围内输出噪声基本齐平，在200KHz～100MHz频率范围内本发明的输出噪声要显著低于传统结构。
需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。

Claims (2)

1.一种低噪声低压差宽频纹波抑制线性稳压器，其特征在于，所述稳压器包括线性稳压器主体电路以及宽频纹波抑制电路两部分，线性稳压器主体电路包括误差放大器以及电压反馈网络，负责给出稳定的直流输出电压，并抑制输出电压的低频扰动，宽频纹波抑制电路实时监测输出电压的变化，通过在驱动管的栅极叠加快速变化的控制电压动态补偿输出电流，以抑制输出纹波。
2.根据权利要求1所述的低噪声低压差宽频纹波抑制线性稳压器，其特征在于，所述第一P型金属氧化物晶体管(以下简称PMOS管)PM1的源极接电源，PM1的栅极和漏极接第一电流源ID1的正极；ID1的负极接地；第二PMOS管PM2的源极接电源，PM2的栅极接PM1的栅极，PM2的漏极接第三PMOS管PM3的源极；PM3的栅极接参考电压VREF，PM3的漏极接第一N型金属氧化物晶体管(以下简称NMOS管)NM1的漏极；第四PMOS管PM4的源极接PM2的漏极，PM4的栅极接第一电阻R1的负极，PM4的漏极接第二NMOS管NM2的漏极；NM1的栅极接第一偏置电压VB1，NM1的源极接地；NM2的栅极接VB1，NM2的源极接地；第三NMOS管NM3的源极接NM2的漏极，NM3的栅极接第二偏置电压VB2，NM3的漏极接第五PMOS管PM5的漏极；PM5的栅极接PM5的漏极，PM5的源极接电源；第四NMOS管NM4的源极接NM1的漏极，NM4的栅极接VB2，NM4的漏极接第六PMOS管PM6的漏极；PM6的栅极接PM5的漏极，PM6的源极接电源；第七PMOS管PM7的源极接电源，PM7的栅极接PM6的漏极，PM7的漏极接第一电阻R1的正极；第二电阻R2的正极接R1的负极，R2的负极接地；第三电阻R3的正极接PM7的栅极，R3的负极接第十PMOS管PM10的栅极；PM10的源极接电源，PM10的漏极接线性稳压器输出端VOUT；第一电容C1的正极接PM10的栅极，C1的负极接第八PMOS管PM8的漏极；PM8的源极接VOUT，PM8的栅极接第四电阻R4的正极，R4的负极接第九PMOS管PM9的漏极；PM9的源极接VOUT，PM9的栅极接R4的正极；第二电容C2的正极接R3的正极，C2的负极接地；第五NMOS管NM5的漏极接PM8的漏极，NM5的栅极接VB1，NM5的源极接地；第六NMOS管NM6的漏极接PM9的漏极，NM6的栅极接VB1，NM6的源极接地；负载电容CL的正极接VOUT，电容CL的负极接地。
CN202010044862.XA 2020-01-16 2020-01-16 一种低噪声低压差宽频纹波抑制线性稳压器 Active CN111190451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010044862.XA CN111190451B (zh) 2020-01-16 2020-01-16 一种低噪声低压差宽频纹波抑制线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010044862.XA CN111190451B (zh) 2020-01-16 2020-01-16 一种低噪声低压差宽频纹波抑制线性稳压器

Publications (2)

Publication Number Publication Date
CN111190451A true CN111190451A (zh) 2020-05-22
CN111190451B CN111190451B (zh) 2022-11-01

Family

ID=70706338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010044862.XA Active CN111190451B (zh) 2020-01-16 2020-01-16 一种低噪声低压差宽频纹波抑制线性稳压器

Country Status (1)

Country Link
CN (1) CN111190451B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116414173A (zh) * 2023-04-28 2023-07-11 成都电科星拓科技有限公司 减小ldo输出纹波的方法和电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
CN103279163A (zh) * 2013-06-03 2013-09-04 上海宏力半导体制造有限公司 高电源电压抑制比无电容低压差电压调节器
CN104122931A (zh) * 2014-07-25 2014-10-29 电子科技大学 一种具有高电源抑制比特性的低压差线性稳压器
CN107305399A (zh) * 2016-04-21 2017-10-31 瑞昱半导体股份有限公司 Pmos功率电晶体线性降压稳压电路
CN109782837A (zh) * 2018-12-31 2019-05-21 武汉芯动科技有限公司 稳压装置及芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
CN103279163A (zh) * 2013-06-03 2013-09-04 上海宏力半导体制造有限公司 高电源电压抑制比无电容低压差电压调节器
CN104122931A (zh) * 2014-07-25 2014-10-29 电子科技大学 一种具有高电源抑制比特性的低压差线性稳压器
CN107305399A (zh) * 2016-04-21 2017-10-31 瑞昱半导体股份有限公司 Pmos功率电晶体线性降压稳压电路
CN109782837A (zh) * 2018-12-31 2019-05-21 武汉芯动科技有限公司 稳压装置及芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116414173A (zh) * 2023-04-28 2023-07-11 成都电科星拓科技有限公司 减小ldo输出纹波的方法和电路
CN116414173B (zh) * 2023-04-28 2024-04-02 成都电科星拓科技有限公司 减小ldo输出纹波的方法和电路

Also Published As

Publication number Publication date
CN111190451B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US9134743B2 (en) Low-dropout voltage regulator
Yang et al. A high-PSR LDO using a feedforward supply-noise cancellation technique
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
US11474551B1 (en) Low-dropout linear regulator and control system
CN103472882B (zh) 集成摆率增强电路的低压差线性稳压器
Lim et al. An extemal-capacitor-less low-dropout regulator with less than− 36dB PSRR at all frequencies from 10kHz to 1GHz using an adaptive supply-ripple cancellation technique to the body-gate
CN104977960A (zh) 一种电源系统及具有该电源系统的电子设备
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN117155123B (zh) 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法
CN111221373B (zh) 一种低压差电源纹波抑制线性稳压器
CN111190451B (zh) 一种低噪声低压差宽频纹波抑制线性稳压器
CN113359918B (zh) 一种可输出低噪声和高psrr的ldo电路
CN114756083A (zh) 低压差线性稳压电路及电子设备
CN212649430U (zh) 一种电压比较器电路
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
CN111221374B (zh) 一种全集成负载极点补偿线性稳压器
CN112558668B (zh) 一种基于斩波技术的ldo电路
CN110262610B (zh) 一种功率管的线性稳压器
Choi et al. Design of LDO linear regulator with ultra low-output impedance buffer
Shao et al. A low noise high PSR LDO based on N-type flipped voltage follower
CN210924313U (zh) 利用电荷泵增强电源抑制率的混合型开关-线性稳压器
CN113672019A (zh) 动态偏置高psrr低压差线性稳压器
WO2023125215A1 (zh) 一种低压差稳压器以及芯片
Ming et al. PSR-enhanced low-dropout regulator using feedforward supply noise rejection technique
CN117873258B (zh) 一种无片外电容式的ldo及其自适应衬底驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant