CN104122931A - 一种具有高电源抑制比特性的低压差线性稳压器 - Google Patents

Abstract

本发明涉及属于模拟集成电路技术领域，具体涉及一种具有高电源抑制比特性的低压差线性稳压器。本发明为消除功率管M_P的栅源小信号差，在传统LDO功率管栅端引入另一条支路G_mV_in,用来采样输入端小信号扰动，使栅源端保持V_GS不变，从而消除该项对PSR的影响。本发明的有益效果为，提高LDO中频端的电源抑制能力，同时误差放大器采用自适应调节技术，通过采样一定的负载电流来偏置误差放大器，使得整个电路在负载发生变化时，保证环路稳定的同时，最大程度提供低频增益，从而一定程度上提高电源噪声的抑制能力。本发明尤其适用于低压差线性稳压器。

Description

一种具有高电源抑制比特性的低压差线性稳压器

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种具有高电源抑制比特性的低压差线性稳压器。 

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)作为现代电源管理芯片的主要组成部分，其特点在于工作过程中没有开关动作，噪声比较低且整个单元设计简单，元件数目少，整个芯片面积小便于集成。LDO的主要技术指标包括：压差，线性调整率，负载调整率，电源抑制比(Power Supply Rejection,PSRR)，负载瞬态响应等。 

LDO基本结构如图1所示，由误差放大器、功率管Mp、电阻Rp、R1、R2、Rload、电容Cp、Cload构成；其中误差放大器通过放大反馈电压与基准电压的差值，调节功率管M_P的栅极电压，从而增大或减小功率管提供的电流为电容充放电，从而稳定输出电压。而PSRR作为LDO的关键指标，它主要用来反映LDO交流特征的一个重要参数，直接反映着LDO对电源噪声的敏感度，因此在噪声敏感电路环境中其越发重要。 

由于LDO电源抑制比是用LDO输入电压为小信号正弦激励情况下，输出电压的正弦稳态响应进行定量描述。在进行LDO的PSRR定量计算时，输出节点直流电阻为固定值，因此满足ΔR_L0＝0。通过相应分析法可以得到下述关系： 

v_g＝A_olv_ea+A_psrr-eav_in(1) 

i_o＝g_mp(v_in-v_g)+g_ds(v_in-v_o)(2) 

v_o＝Z_L0i_o(3) 

v_ea＝A_psrr-refv_in+βv_o(4) 

上式中A_ol为误差放大器小信号增益，A_psrr-ea为误差放大器电源抑制比，g_mp为调整管跨导，g_ds为调整管输出电导(与输出电阻r_ds成倒数),A_psrr-ref为基准模块的电源抑制比，β为反馈网络传递函数，I_O和R_L0分别输出电流和输出节点直流电阻。Vg表示功率管栅端电压。 

因此通过相关计算原理可以得到LDO的PSR具体计算公式： 

$\mathrm{PSR}=20\lg \left(\frac{g_{\mathrm{mp}}{Z}_L+g_{\mathrm{ds}}{Z}_L-g_{\mathrm{mp}}{Z}_L{A}_{\mathrm{psrr}-\mathrm{ea}}-g_{\mathrm{mp}}{Z}_L{A}_{\mathrm{ol}}{A}_{\mathrm{psrr}-\mathrm{ref}}}{1+{\mathrm{\βA}}_{\mathrm{ol}}{g}_{\mathrm{mp}}{Z}_L}\right)---\left(5\right)$

其中A_ol为误差放大器交流电压增益。在图1中，A_ol与g_ea和Z₁满足的关系式为A_ol＝g_eaZ₁。 

传统LDO结构中由于其主极点设置通常较低，因此PSRR在主极点处开始发生衰减，同时由于寄生电容的影响，在中频段电源噪声由于功率管栅源电压差会通过功率管g_m产生噪声电流到输出端，从而限制PSRR。 

发明内容

本发明的目的，就是针对上述传统电路存在的问题，提出一种具有高电源抑制比特性的低压差线性稳压器。 

本发明的技术方案是，一种具有高电源抑制比特性的低压差线性稳压器，其特征在于，该低压差线性稳压器由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MN14、MN15，电流源，电阻R，电容C构成；其中，电流源的正极接外部电源VDDA，其负极接MN10的漏极；MN10的漏极与栅极互连，其栅极接MN9的栅极，其源极接地；MN9的源极接地，其漏极接MP5的漏极；MP5的源极接外部电源VDDA，其漏极与栅极互连，其栅极接MP3的栅极；MP3的源极接外部电源VDDA，其漏极接MP1的源极；MP1的栅极接MN5源极与MN7漏极的连接点，其漏极接MN1的漏极；MN5的漏极接外部电源VDDA，其栅极接外部基准电压Vref，其源极接MN7的漏极；MN7的栅极接MN8的栅极，其源极接地；MN1的漏极与栅极互连，其栅极接MN2的栅极和MN4的栅极，其源极接地；MN2的源极接地，其漏极接MP2的漏极；MP2的源极接MP4的漏极，其栅极接MN6源极与MN8漏极的连接点；MP2源极与MP4漏极的连接点接MP3漏极与MP1源极的连接点；MP4的源极接外部电源VDDA，其栅极接MP6的栅极；MP6的源极接外部电源VDDA，其栅极与漏极互连，其漏极接MN15的漏极；MN3的漏极接外部电源VDDA，其栅极接MP2漏极与MN2漏极的连接点，其源极接MN4的漏极；MN4的源极接地；MN6的漏极接外部电源VDDA，其栅极接反馈电压VFB，其源极接MN8的漏极；MN8的源极接地；MN11的源极接地，其栅极接MN3源极与MN4漏极的连接点，其漏极接MP7的漏极；MP7的源极接外部电源VDDA，其栅极通过电阻R后接MP8的栅极；MP7栅极与电阻R的连接点通过电 容C后接地；电阻R与MP8栅极的连接点接MN11的漏极、MP8的漏极、MP的栅极和MP9的栅极；MP8的源极接外部电源VDDA；MP的源极接外部电源VDDA，其漏极接MP11的源极；MP9的源极接外部电源VDDA，其漏极接MP10的源极；MP10的栅极接MP11的栅极，其漏接MN12的漏极；MN12的栅极接MN13的栅极，其源极接地；MN13的源极接地，其漏极接MP11的漏极；MP11的漏极与栅极互连；MN14的源极接地，其栅极接MP10漏极与MN12漏极的连接点，其漏极接MP9漏极与MP10源极的连接点；MN15的源极接地，其栅极接MN14的栅极。 

本发明的有益效果为，提高LDO中频端的电源抑制能力，同时误差放大器采用自适应调节技术，通过采样一定的负载电流来偏置误差放大器，使得整个电路在负载发生变化时，保证环路稳定的同时，最大程度提供低频增益，从而一定程度上提高电源噪声的抑制能力。 

附图说明

图1为传统LDO的基本结构示意图； 

图2为LDO电源噪声传输的主要路径示意图； 

图3为本发明LDO的结构示意图； 

图4为实施例的电路结构示意图； 

图5为传统LDO与本发明LDO的PSRR对比示意图。 

具体实施方式

下面结合附图对本发明的具体实施方式进行描述： 

如图2所述，为LDO电源噪声传输的主要路径示意图，当输入电压V_IN在直流偏置上叠加小信号v_in时，共有3条路径产生对输出结点V_O产生影响。第一条路径为，由于误差放大器PSRR不为零，造成输入电压v_in对误差放大器输出电压产生影响，继而通过调整管栅端，对输出节点产生影响。第二条路径为，由于功率管寄生电容C_gs的影响。第三条路径为，由于调整管输出电阻有限，造成对输出节点电压产生影响。 

本发明为消除功率管M_P的栅源小信号差，使得当LDO输入电压发生扰动时使得功率管栅电压发生同样大小的扰动，从而消除由于栅源电位差通过g_mp带来电源抑制的恶化。其基本原理如图2所示，在传统LDO功率管栅端引入另一条支路G_mV_in,用来采样输入端小信号扰 动，使栅源端保持V_GS不变，从而消除该项对PSRR的影响。 

本发明的电路结构如图3所示，通过PMOS管MP7采样电压的小信号误差，同时在功率管MP栅端引入到地RC滤波网络，通过相关推导可得： 

$\frac{V_g}{r_{\mathrm{ds},\mathrm{mn}11}}+\frac{V_g}{R+\frac{1}{\mathrm{CS}}}=(V_{\mathrm{DD}}-V_g)g_{\mathrm{mp}8}+(V_{\mathrm{DD}}-V_g\frac{1}{\mathrm{RCS}+1})g_{\mathrm{mp}7}---\left(6\right)$

$V_g[\frac{1}{r_{\mathrm{ds},\mathrm{mn}11}}+\frac{\mathrm{SC}}{1+\mathrm{RCS}}+g_{\mathrm{mp}8}+\frac{g_{\mathrm{mp}7}}{1+\mathrm{RCS}}]=\mathrm{VDD}(g_{\mathrm{mp}7}+g_{\mathrm{mp}8})---\left(7\right)$

$V_g=V_{\mathrm{dd}}\frac{(1+\mathrm{RCS})(g_{\mathrm{mp}7}+g_{\mathrm{mp}8})}{g_{\mathrm{mp}7}+g_{\mathrm{mp}8}+\mathrm{RC}(g_{\mathrm{mp}8}+\frac{1}{R})S}---\left(8\right)$

上式中V_g表示功率管栅端电压，r_ds,mn11表示MN11的输出阻抗，通过上述关系，可通过在中频段设置RC的值使得V_g≈V_dd,从而消除由于功率管栅源电压差值而产生的PSRR衰减问题。 

实施例 

如图4所示，本例的具体电路结构为，本例由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11，NMOS管MN1、7N2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MN14、MN15，电流源，电阻R，电容C构成；其中，电流源的正极接外部电源VDDA，其负极接MN10的漏极；MN10的漏极与栅极互连，其栅极接MN9的栅极，其源极接地；MN9的源极接地，其漏极接MP5的漏极；MP5的源极接外部电源VDDA，其漏极与栅极互连，其栅极接MP3的栅极；MP3的源极接外部电源VDDA，其漏极接MP1的源极；MP1的栅极接MN5源极与MN7漏极的连接点，其漏极接MN1的漏极；MN5的漏极接外部电源VDDA，其栅极接外部基准电压Vref，其源极接MN7的漏极；MN7的栅极接MN8的栅极，其源极接地；MN1的漏极与栅极互连，其栅极接MN2的栅极和MN4的栅极，其源极接地；MN2的源极接地，其漏极接MP2的漏极；MP2的源极接MP4的漏极，其栅极接MN6源极与MN8漏极的连接点；MP2源极与MP4漏极的连接点接MP3漏极与MP1源极的连接点；MP4的源极接外部电源VDDA，其栅极接MP6的栅极；MP6的源极接外部电源VDDA，其栅极与漏极互连，其漏极接MN15的漏极；MN3的漏极接外部电源VDDA，其栅极接MP2漏极与MN2漏极的连接点，其源极接MN4的 漏极；MN4的源极接地；MN6的漏极接外部电源VDDA，其栅极接反馈电压VFB，其源极接MN8的漏极；MN8的源极接地；MN11的源极接地，其栅极接MN3源极与MN4漏极的连接点，其漏极接MP7的漏极；MP7的源极接外部电源VDDA，其栅极通过电阻R后接MP8的栅极；MP7栅极与电阻R的连接点通过电容C后接地；电阻R与MP8栅极的连接点接MN11的漏极、MP8的漏极、MP的栅极和MP9的栅极；MP8的源极接外部电源VDDA；MP的源极接外部电源VDDA，其漏极接MP11的源极；MP9的源极接外部电源VDDA，其漏极接MP10的源极；MP10的栅极接MP11的栅极，其漏接MN12的漏极；MN12的栅极接MN13的栅极，其源极接地；MN13的源极接地，其漏极接MP11的漏极；MP11的漏极与栅极互连；MN14的源极接地，其栅极接MP10漏极与MN12漏极的连接点，其漏极接MP9漏极与MP10源极的连接点；MN15的源极接地，其栅极接MN14的栅极。 

本例的工作原理为： 

本例中主要分成3个主要电路部分，误差放大电路，PSRR提高电路，负载采样电路。 

其中，误差放大电路采用单端输出差分放大器，为保证整个电路能在较大电压范围内工作引入MN5，MN6源随器，从而保证在较低电源电压的情况下误差放大器能正常工作。同时为保证误差放大器输出电压的摆幅以及其输出极点的位置处在较高频率范围内，图中MN3采用耗尽管保证误差放大器输出电压摆幅不受影响。同时由于其尺寸较小，可以提高该处的极点。 

PSR提高电路如图3所示，PSRR放大电路包括MP7，MP8，MN11，R1，R2，R3，C1，C2，C3。其中MP7采样电源端小信号电流，通过R1，R2，R3，C1，C2，C3使得在中频段功率管栅端电压近似等于源端电压，从而在中频段提高电路的PSRR和推高功率管栅端寄生电容产生的极点。 

负载采样电路，主要由MP9采样功率管电流，通过MP10，MP11，MN12，MN13,MN14，形成反馈环路，使得MP9漏端电压与功率管MP漏端电压相等，从而保证镜像电流的准确，最终通过M形成误差放大器偏置电流，当负载较轻时使得误差放大器低频增益适当增大，负载较重时降低误差放大器增益从而保证环路稳定的同时，使低频增益最大化，从而PSR最大化。同时在外界为空载时，为整个LDO提供虚假负载从而保证空载条件下整个环路的建立，保证空载输出电压稳定。 

通过上述三个主要电路的设计，该LDO的交流小信号特性为： 

$A_{V\left(S\right)}=\frac{\left|A_V\right|}{(\frac{S}{P1}+1)(\frac{S}{P2}+1)(\frac{S}{P_3}+1)}---\left(9\right)$

其中，低频增益A_V为： 

$\left|A_V\right|\≈\frac{g_{\mathrm{mp}1}\·g_{\mathrm{mp}7}\·g_{\mathrm{MP}}}{g_{\mathrm{mp}8}}\·\left(r_{\mathrm{ds},\mathrm{mn}2}\right|\left|r_{\mathrm{ds},\mathrm{mp}2}\right)\·R_{\mathrm{load}}---\left(10\right)$

上式中r_ds,mn2,r_ds,mn2分别表示MN2，MP2输出阻抗，R_load表示负载电阻。由于负载电容C_Load较大，因此主极点位于输出端: 

$P_1\≈-\frac{1}{\left(R_{\mathrm{Load}}\right|\left|r_{\mathrm{ds},\mathrm{mp}}\right)\·C_{\mathrm{Load}}}---\left(11\right)$

次级点位于误差放大器输出端： 

$P_2\≈-\frac{1}{\left(r_{\mathrm{ds},\mathrm{mn}2}\right|\left|r_{\mathrm{ds},\mathrm{mp}2}\right)\·C_{\mathrm{gs},\mathrm{mn}3}}---\left(12\right)$

由于功率管栅端较大寄生电容的存在，使得系统会存在第三个极点P₃: 

$P_3\≈\frac{g_{\mathrm{mp}8}}{C_{\mathrm{gs},\mathrm{MP}}}---\left(13\right)$

上式中C_gs,MP表示功率管栅端寄生电容。上式表明，通过设置MP8的值可以使得第三个极点位于较高的位置，不影响整个系统的带宽。 

因此整个系统的增益带宽积为： 

$\mathrm{GBW}=\frac{g_{\mathrm{mp}1}{g}_{\mathrm{mp}}}{C_{\mathrm{gs},\mathrm{mn}3}}\left(r_{\mathrm{ds},\mathrm{mp}2}\right|\left|r_{\mathrm{ds},\mathrm{mn}2}\right)---\left(14\right)$

公式(14)中符号||表示并联。 

通过上述设计方法使环路稳定得到满足的同时，在不同负载下环路带宽最大化，从而保证系统快速的瞬态响应。同时使主极点保持在最大位置，从而提高PSRR。 

图5为加入PSRR提高电路和未加入PSRR提高电路的仿真结果对比，通过仿真可以得出，整个电路对PSRR在中频段有较大提升，而并不是在主极点到来后立即发生衰减，反而 通过RC转折频率的适当设置PSRR能力得到提高，PSRR相对提高约25dB。 

Claims (1)

1.一种具有高电源抑制比特性的低压差线性稳压器，其特征在于，该低压差线性稳压器由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MN14、MN15，电流源，电阻R，电容C构成；其中，电流源的正极接外部电源VDDA，其负极接MN10的漏极；MN10的漏极与栅极互连，其栅极接MN9的栅极，其源极接地；MN9的源极接地，其漏极接MP5的漏极；MP5的源极接外部电源VDDA，其漏极与栅极互连，其栅极接MP3的栅极；MP3的源极接外部电源VDDA，其漏极接MP1的源极；MP1的栅极接MN5源极与MN7漏极的连接点，其漏极接MN1的漏极；MN5的漏极接外部电源VDDA，其栅极接外部基准电压Vref，其源极接MN7的漏极；MN7的栅极接MN8的栅极，其源极接地；MN1的漏极与栅极互连，其栅极接MN2的栅极和MN4的栅极，其源极接地；MN2的源极接地，其漏极接MP2的漏极；MP2的源极接MP4的漏极，其栅极接MN6源极与MN8漏极的连接点；MP2源极与MP4漏极的连接点接MP3漏极与MP1源极的连接点；MP4的源极接外部电源VDDA，其栅极接MP6的栅极；MP6的源极接外部电源VDDA，其栅极与漏极互连，其漏极接MN15的漏极；MN3的漏极接外部电源VDDA，其栅极接MP2漏极与MN2漏极的连接点，其源极接MN4的漏极；MN4的源极接地；MN6的漏极接外部电源VDDA，其栅极接反馈电压VFB，其源极接MN8的漏极；MN8的源极接地；MN11的源极接地，其栅极接MN3源极与MN4漏极的连接点，其漏极接MP7的漏极；MP7的源极接第二外部电源VDDA1，其栅极通过电阻R后接MP8的栅极；MP7栅极与电阻R的连接点通过电容C后接地；电阻R与MP8栅极的连接点接MN11的漏极、MP8的漏极、MP的栅极和MP9的栅极；MP8的源极接第二外部电源VDDA1；MP的源极接第二外部电源VDDA1，其漏极接MP11的源极；MP9的源极接第二外部电源VDDA1，其漏极接MP10的源极；MP10的栅极接MP11的栅极，其漏接MN12的漏极；MN12的栅极接MN13的栅极，其源极接地；MN13的源极接地，其漏极接MP11的漏极；MP11的漏极与栅极互连；MN14的源极接地，其栅极接MP10漏极与MN12漏极的连接点，其漏极接MP9漏极与MP10源极的连接点；MN15的源极接地，其栅极接MN14的栅极。