CN106155162A - 一种低压差线性稳压器 - Google Patents

Abstract

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器。本发明的低压差线性稳压器，与现有的LDO相比，加入了动态极点跟随电路，使得次极点在不同负载下跟随主极点移动，减弱了稳定性对ESR的依赖程度，同时所设计的电压电流转换电路和电流放大器加入了跨到增强结构，很好的改善了在负载切换时产生的瞬态电压尖峰。

Description

一种低压差线性稳压器

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(Low DropoutRegulator，LDO)的设计。

背景技术

低压差线性稳压器具有成本低、输出噪声小、电路结构简单、占用芯片面积小和低功耗等优点，已成为电源管理芯片中的一类重要电路。LDO的环路稳定性是LDO最关键的性能指标，传统LDO采用输出电容的等效串联电阻(Equivalent Series Resistance，ESR)进行频率补偿，由于ESR的不确定性，对于PMOS作传输管的LDO其频率补偿特性存在不足之处。图1所示为传统ESR补偿的PMOS传输管LDO的开环响应图，该系统中通常有两个关键性极点，分别为，由输出电容以及输出阻抗决定的主极点(po)以及由传输管寄生电容和误差放大器的输出阻抗决定的次极点(pG)，主极点随着负载电流的变化漂移较大而次极点随负载电流的漂移较小；误差放大器产生的极点(pEA)通常设计在环路的带宽之外；由于ESR的存在，产生一个零点(zESR)，该零点进行补偿相位。如图1阴影部分所示，ESR要足够高，使得zESR在较低频处，保证增益曲线以-20dB/十倍频穿过0dB线；同时要求ESR要足够低，使得zESR在较高频处，保证在误差放大器极点pEA之前衰减到0dB。同时在宽的负载电流变化范围内主极点po漂移量较大，ESR随着频率温度变化难以估计，为整个LDO的稳定性设计带来了较大的难处。ESR的引入通常伴随着在瞬态时存在较大的电压尖峰，恶化了LDO的瞬态特性。

发明内容

本发明所要解决的，就是针对现有的低压差线性稳压器存在的上述问题，提出了一种基于有源负载的动态极点跟随(Dynamic Pole Tracking，DPT)电路，旨在提升宽负载范围PMOS作传输管LDO环路稳定性以及瞬态性能。

本发明的技术方案是：一种低压差线性稳压器，包括有源负载动态极点跟随电路、电压电流转换器、电流放大器、偏置电路、调整管MP、第一反馈电阻RF1、第二反馈电阻RF2和第一电容CF；其中，调整管MP、第一反馈电阻RF1、第二反馈电阻RF2以及第一电容CF构成LDO的功率调整级，调整管MP的源端接输入电压Vin，其栅端接通过有源负载动态极点跟随电路的输出、漏端接第一反馈电阻RF1的一端和第一电容CF的一端作为LDO的电压调整输出端Vout；第一反馈电阻RF1和第二反馈电阻RF2串联节点作为反馈电压Vfb输入到电压电流转换器的同相输入端，第二反馈电阻RF2另一端接地，第一电容CF的另一端接地；电压电流转换器将反馈电压与反相输入端的基准电压Vref之间的差异放大之后转换尾电流输出至电流放大器，经过电流放大器的再一次放大之后流过有源负载动态极点跟随电路，产生压降之后调节调整管MP的栅源电压，进而调整输出，形成负反馈；

所述电压转电流器包括第一NMOS管MN1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第三PMOS管MP3、第四PMOS管MP4、第七PMOS管MP7、第八PMOS管MP8；其中第七PMOS管MP7和第八PMOS管MP8作为电压转电流的输入对管，第七PMOS管MP7的栅极接外部基准电压Vref，第八PMOS管MP8的栅端接反馈电压Vfb，第七PMOS管MP7和第八PMOS管MP8的源端，接偏置电流Ib，第七PMOS管MP7的漏端接NMOS管第二NMOS管NM2的栅端和漏端以及第一NMOS管MN1、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5的栅端，第八PMOS管MP8的漏端接第六NMOS管NM6的栅端和漏端以及第七NMOS管NM7、第八NMOS管NM8的栅端第四NMOS管NM4的漏端；第二NMOS管NM2的源端接第三NMOS管NM3的漏端，第三NMOS管NM3的源端接地，第四NMOS管NM4的源端接第五NMOS管NM5的漏端，第五NMOS管NM5的源端接地，第六NMOS管NM6的源端接第七NMOS管NM7的漏端，第七NMOS管NM7的源端接地；第一NMOS管的源端接地，漏端接第三PMOS管MP3的栅端和漏端，同时第三PMOS管MP3的栅端和第四PMOS管MP4的栅端相连，第三PMOS管MP3和第四PMOS管MP4的源端接Vin，形成基本电流镜连接关系，第八NMOS管NM8的源端接地，漏端接第四PMOS管MP4的漏端，作为电压转电流电路的输出端口；

所述电流放大器包括第五PMOS管MP5、第六PMOS管MP6和NMOS管第九NMOS管NM9、第十NMOS管NM10以及第三电阻R3；其中第五PMOS管MP5栅漏短接并和第六PMOS管MP6的栅极相连，第五PMOS管MP5和第六PMOS管MP6的源端接Vin，第五PMOS管MP5的栅漏接电压转电流电路的输出，第六PMOS管MP6的漏极接第九NMOS管NM9的栅极和漏极，同时第九NMOS管NM9的栅极和第十NMOS管NM10的栅极相连，第九NMOS管NM9的源极通过第三电阻R3到地，第十NMOS管NM10的源极接地，漏极作为电流放大器的输出；

所述有源负载动态极点跟随电路包括第一PMOS管MP1、第二PMOS管MP2和第一电阻R1、第二电阻R2；第一电阻R1一端接Vin另一端接第一PMOS管MP1的源极，第一PMOS管MP1的漏极接第二电阻R2的一端以及第二PMOS管MP2的源极，第一PMOS管MP1的栅极和第二电阻R2的另一端相连，同时和第二PMOS管MP2的栅漏相连；第一电阻R1的一端作为有源负载动态极点跟随电路的一端，第一PMOS管MP1的栅极、第二电阻R2的一端、第二PMOS管MP2的栅漏连一起的作为有源负载动态极点跟随电路的另一端；

具体的所述偏置电路包括第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13以及第四电阻R4；第十PMOS管MP10的栅极接地，源端接Vin，漏端接第十三NMOS管NM13的栅极以及第九PMOS管MP9的栅极，第十三NMOS管NM13的源漏接地；第九PMOS管MP9的源端接Vin，漏端与第十一PMOS管MP11的漏端以及第十一NMOS管NM11的栅漏相连，第十一PMOS管MP11的栅极与MP 12的栅漏相连，第十一PMOS管MP11和第十二PMOS管MP12的源端接Vin，形成基本电流镜连接关系；第十一NMOS管NM11的源端接地，栅端和第十二NMOS管NM12的端相连，第十二NMOS管NM12的源端通过第四电阻R4接地，所述的偏置电流通过第十二PMOS管MP12进行镜像出去。

LDO的功率调整输出及包括，调整管MP、第一电阻RF1、第二电阻RF2以及第一电容CF；求和电路的输出接调整管MP的栅极，作为栅控信号，MP的源端接输入电源Vin，MP的漏端接第一电阻RF1以及RF2的串联到地，并作为LDO的电压输出端，第一电容CF与接在输出电压Vout与地之间，第一电阻Rf1和第二电阻Rf2之间作为反馈电压点Vfb。

本发明增益效果：本发明的低压差线性稳压器，与现有的LDO相比，加入了动态极点跟随电路，使得次极点在不同负载下跟随主极点移动，减弱了稳定性对ESR的依赖程度，同时所设计的电压电流转换电路和电流放大器加入了跨到增强结构，很好的改善了在负载切换时产生的瞬态电压尖峰。

附图说明

图1现有的典型PMOS管LDO电路的开环响应示意图。

图2本发明提出的具有动态极点跟随技术低压差线性稳压器拓扑结构图。

图3本发明提出的用于动态极点跟随的有源负载及其等效模型。

图4本发明中提出的有源负载阻抗随负载电流的变化示意图。

图5本发明中的LDO关键误差放大器结构详细图。

图6本发明LDO的电路全图。

图7本发明中的LDO在不同负载下的开环增益及相位裕度性能仿真图。

图8本发明中的LDO在100μA～150mA瞬态跳变响应图。

具体实施方式

下面结合附图详细描述本发明的技术方案：

发明提出的具有前馈噪声抑制电路的高电源抑制性能低压差线性稳压器的系统拓扑结构图如图2所示由5部分组成，有源负载极点跟随电路、电流放大电路、电压电流转换电路、偏置电路以及LDO功率调整输出级；电压电流转换电路将输出反馈电压与基准电压差异并将其转换为误差电流，误差电流经过电流放大之后流过有源负载产生调节功率调整管的栅源电压(VGS)进而反馈调节输出电压，使输出稳定。

本发明的核心内容为使次极点跟随主极点的漂移而移动，保证系统的环路稳定性，该过程由有源负载的动态极点跟随技术实现，有源负载在不同的输出负载电流下呈现不同大小值的阻抗，表现在开环响应方面即为随着轻重载的切换，次极点跟随主极点变化保证系统的环路。下面结合具体电路进行详细分析该过程。

有源负载动态极点跟随电路是本发明的核心内容，如图3动态极点跟随的有源负载及其等效模型图所示，有源负载动态极点跟随电路包括，PMOS管MP1、MP2和电阻R1、R2；R1一端接Vin另一端接MP1的源极，MP1的漏极接R2的一端以及MP2的源极，MP1的栅极和R2的另一端相连，同时和MP2的栅漏相连。R1的一端作为有源负载动态极点跟随电路的一端，MP1的栅极、R2的一端、MP2的栅漏连一起的作为有源负载动态极点跟随电路的另一端。

有源负载在电路中的连接关系为：R1一端连接输入电压Vin，另一端与调整管的栅极相连。根据PMOS管MP2的开启与否，从轻载到中等负载和重载两种情形分析该有源负载的等效情况：情形一，轻载和中等负载下压降过小此时MP2关断，其交流小信号等效图如图3右上所示，经由调整管栅极R2，MP1等效的交流小信号模型，R1串联到地组成；此时其阻抗为ZO1，表达式如下：

$Z_{O1}=\frac{v_G}{i_1}=R_1+\frac{1}{g_{m1}}+\frac{R_1+R_2}{g_{m1}{r}_{o1}}$

上式中gm1和ro1分别为MP1管的小信号跨导和输出电阻。在设计中将R1的阻值取得远小于1/gm1，保证R1上产生的压降远远小于MP1管的栅源电压VGS1，在计算中可以将VGS1近似为传输管的栅源电压VGS,MP，假设f1＝1/gm1以及f2＝(R1+R2)/gm1ro1，通过该两项对负载电流ILoad的微分关系，可以得到ZO1的变化情况，f1和f2与ILoad的关系如下：

$f_1=\frac{1}{\sqrt{2{\mathrm{k\μ}}_p{C}_{ox}{(W/L)}_1}\·\sqrt{I_{load}}}$

${\mathrm{\τ}}_1=\frac{\∂f_1}{\∂I_{load}}=\frac{-0.5}{\sqrt{2{\mathrm{k\μ}}_p{C}_{ox}{(W/L)}_1}}{I_{load}}^{-1.5}$

$f_2=\frac{\sqrt{k}\·\mathrm{\λ}(R_1+R_2)}{\sqrt{2{\mathrm{\μ}}_p{C}_{ox}{(W/L)}_1}}\·\sqrt{I_{load}}$

${\mathrm{\τ}}_2=\frac{\∂f_2}{\∂I_{load}}=\frac{0.5\sqrt{k\·}\mathrm{\λ}(R_1+R_2)}{\sqrt{2{\mathrm{\μ}}_p{C}_{ox}{(W/L)}_1}}{I_{load}}^{-0.5}$

上式中λ为沟道长度调制因数，k为MP1与MP之间的并联数之比。将R2的阻值设计成远远大于R1的阻值，则有，随着负载电流ILoad从0开始增大，f1以τ1的斜率从一个有限值减小，而f2以τ2的斜率从零开始增大。同时可以得到，当ILoad＝1/kλ(R1+R2)时f1＝f2，τ1＝τ2。如图4中全负载的有源负载阻抗变化图所示，ZO1的变化。

但是由于MP2的存在随着负载电流ILoad的增大，MP2将会开启，可以得到该临界开启负载电流值为ILoad＝Vthp/kR2。当负载电流的超过该值时，MP2导通将R2短接，此时有源负载的阻抗为ZO2，表达式如下：

由于VGSP-Vthp正比于Iload-0.5,ZO2的值随着ILoad将会减小，如图4中粗实线ZO的变化所示，随着负载电流的增大，有源负载的阻抗呈现减小趋势，即随着LDO的负载由轻载到重载的切换，主极点往高频漂移的同时次极点也同时往高频推移，保证了系统的相位裕度即环路稳定性。

从上述分析可得，表现在误差放大器EA(由电压转电流电路、电流放大电路组成以及有源负载)的输出阻抗由R1决定，R1基于版图面积以及小的ESR补偿考虑，设计值比较小，相比于传统EA结构而言则环路的直流调整增益较小，为保证良好的线性以及负载调整率在前端需要有较大的等效Gm，以下结合相关具体电路阐述。

电压转电流以及电流放大电路包括，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10和PMOS管MP3、MP4、MP5、MP6、MP7、MP8以及电阻R3；其中PMOS管MP7和MP8作为电压转电流的输入对管，MP7的栅极接外部基准电压Vref，MP8的栅端接反馈电压Vfb，MP7和MP8的源端，接偏置电流Ib，MP7的漏端接NMOS管MN2的栅端和漏端以及MN1、MN3、MN4、MN5的栅端，MP8的漏端接MN6的栅端和漏端以及MN7、MN8的栅端MN4的漏端。MN2的源端接MN3的漏端，MN3的源端接地，MN4的源端接MN5的漏端，MN5的源端接地，MN6的源端接MN7的漏端，MN7的源端接地。MN1的源端接地，漏端接MP3的栅端和漏端，同时MP3的栅端和MP4的栅端相连，MP3和MP4的源端接Vin，形成基本电流镜连接关系，MN8的源端接地，漏端接MP4的漏端，作为电压转电流电路的输出端口。其中MP5栅漏短接并和MP6的栅极相连，MP5和MP6的源端接Vin，MP5的栅漏接电压转电流电路的输出，MP6的漏极接MN9的栅极和漏极，同时MN9的栅极和MN10的栅极相连，MN9的源极通过电阻R3到地，MN10的源极接地，漏极作为电流放大器的输出。

电压转电流电路中采用带正反馈的电流减法器结构，形成局部差分对，迫使MP8与MN4、MN5支路电流之差流入MN6、MN7支路，如：发生下冲时MP8的电流增加，而此时MN4、MN5支路的电流减小，第一级的输出电流将会增大。将MN2、MN3支路与MN4、MN5支路的尺寸比设计为1:σ，MN6、MN7支路与MN4、MN5支路的尺寸比设计为(1-σ):σ，0<σ<1。则第一级的等效跨导Gm1表达如下：

$G_{m1}=\frac{\mathrm{\&beta;}}{1-\mathrm{\&sigma;}}\&CenterDot;g_{m,MP8}$

σ越接近1，则等效Gm1越大，σ的设计在Gm1大小和环路稳定性之间存在折衷关系，σ的选值要保证在A点产生的寄生极点要高于次极点pG且在带宽处不会产生较大的相移，在本设计中σ＝2/3，β＝4/3。

电流放大电路将上述电流进一步放大，该增益表达如下：

$A_i=K\&CenterDot;(\frac{g_{m,MN10}}{g_{m,MN9}}+g_{m,MN10}{R}_3)$

设计中(W/L)MN10＝5(W/L)MN9，且gm,MN10>>gm,MN9。电阻R3作为增益的主要产生源。在电流放大器的设计中，关键点在于：一者是R3的选值在增益和环路稳定性之间存在折衷关系，因为较大值的R3将B点的寄生极点压往低频；二者是MN9和MN10的偏置电流在大负载下将会增大，保证了在有源负载减小的情况下能够有足够的调整增益。

图6给出了电路全图的示意，实际设计中将第一反馈电阻RF1和第二反馈电阻RF2设计为由MOS管的形成，实际电路图中由各自栅漏短接的PMOS管MP13、MP14、MP15、MP16串联组成，MP13源端接输出电压VOUT，MP13栅漏短接并与MP14的源端相接，MP14栅漏短接并与MP15的源端相连，同时作为LDO的输出反馈电压输入到运放单元MP8的栅极，MP15栅漏短接并与MP16的源极相连，MP16栅漏短接至地电平，有效节省了版图面积。

图7为带有有源负载动态极点跟随电路的LDO的开环响应图，可以看出在有源负载的引入下，次极点随着负载的变化而跟随主极点漂移，保证了系统在宽负载范围内的环路稳定性。图8为本发明提出的LDO的轻载100μA至最大负载150mA的瞬态响应图，下冲和过冲分别为27.5mV和7.1mV，具有良好的瞬态响应特性。

Claims (1)

1.一种低压差线性稳压器，包括有源负载动态极点跟随电路、电压电流转换器、电流放大器、偏置电路、调整管MP、第一反馈电阻RF1、第二反馈电阻RF2和第一电容CF；其中，调整管MP、第一反馈电阻RF1、第二反馈电阻RF2以及第一电容CF构成LDO的功率调整级，调整管MP的源端接输入电压Vin，其栅端接通过有源负载动态极点跟随电路的输出、漏端接第一反馈电阻RF1的一端和第一电容CF的一端作为LDO的电压调整输出端Vout；第一反馈电阻RF1和第二反馈电阻RF2串联节点作为反馈电压Vfb输入到电压电流转换器的同相输入端，第二反馈电阻RF2另一端接地，第一电容CF的另一端接地；电压电流转换器将反馈电压与反相输入端的基准电压Vref之间的差异放大之后转换尾电流输出至电流放大器，经过电流放大器的再一次放大之后流过有源负载动态极点跟随电路，产生压降之后调节调整管MP的栅源电压，进而调整输出，形成负反馈；

所述电压转电流器包括第一NMOS管MN1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第三PMOS管MP3、第四PMOS管MP4、第七PMOS管MP7、第八PMOS管MP8；其中第七PMOS管MP7和第八PMOS管MP8作为电压转电流的输入对管，第七PMOS管MP7的栅极接外部基准电压Vref，第八PMOS管MP8的栅端接反馈电压Vfb，第七PMOS管MP7和第八PMOS管MP8的源端，接偏置电流Ib，第七PMOS管MP7的漏端接NMOS管第二NMOS管NM2的栅端和漏端以及第一NMOS管MN1、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5的栅端，第八PMOS管MP8的漏端接第六NMOS管NM6的栅端和漏端以及第七NMOS管NM7、第八NMOS管NM8的栅端第四NMOS管NM4的漏端；第二NMOS管NM2的源端接第三NMOS管NM3的漏端，第三NMOS管NM3的源端接地，第四NMOS管NM4的源端接第五NMOS管NM5的漏端，第五NMOS管NM5的源端接地，第六NMOS管NM6的源端接第七NMOS管NM7的漏端，第七NMOS管NM7的源端接地；第一NMOS管的源端接地，漏端接第三PMOS管MP3的栅端和漏端，同时第三PMOS管MP3的栅端和第四PMOS管MP4的栅端相连，第三PMOS管MP3和第四PMOS管MP4的源端接Vin，形成基本电流镜连接关系，第八NMOS管NM8的源端接地，漏端接第四PMOS管MP4的漏端，作为电压转电流电路的输出端口；

所述电流放大器包括第五PMOS管MP5、第六PMOS管MP6和NMOS管第九NMOS管NM9、第十NMOS管NM10以及第三电阻R3；其中第五PMOS管MP5栅漏短接并和第六PMOS管MP6的栅极相连，第五PMOS管MP5和第六PMOS管MP6的源端接Vin，第五PMOS管MP5的栅漏接电压转电流电路的输出，第六PMOS管MP6的漏极接第九NMOS管NM9的栅极和漏极，同时第九NMOS管NM9的栅极和第十NMOS管NM10的栅极相连，第九NMOS管NM9的源极通过第三电阻R3到地，第十NMOS管NM10的源极接地，漏极作为电流放大器的输出；

所述有源负载动态极点跟随电路包括第一PMOS管MP1、第二PMOS管MP2和第一电阻R1、第二电阻R2；第一电阻R1一端接Vin另一端接第一PMOS管MP1的源极，第一PMOS管MP1的漏极接第二电阻R2的一端以及第二PMOS管MP2的源极，第一PMOS管MP1的栅极和第二电阻R2的另一端相连，同时和第二PMOS管MP2的栅漏相连；第一电阻R1的一端作为有源负载动态极点跟随电路的一端，第一PMOS管MP1的栅极、第二电阻R2的一端、第二PMOS管MP2的栅漏连一起的作为有源负载动态极点跟随电路的另一端；

具体的所述偏置电路包括第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13以及第四电阻R4；第十PMOS管MP10的栅极接地，源端接Vin，漏端接第十三NMOS管NM13的栅极以及第九PMOS管MP9的栅极，第十三NMOS管NM13的源漏接地；第九PMOS管MP9的源端接Vin，漏端与第十一PMOS管MP11的漏端以及第十一NMOS管NM11的栅漏相连，第十一PMOS管MP11的栅极与MP 12的栅漏相连，第十一PMOS管MP11和第十二PMOS管MP12的源端接Vin，形成基本电流镜连接关系；第十一NMOS管NM11的源端接地，栅端和第十二NMOS管NM12的端相连，第十二NMOS管NM12的源端通过第四电阻R4接地，所述的偏置电流通过第十二PMOS管MP12镜像出去。