CN102707757A - 一种动态电荷放电电路以及集成该电路的ldo - Google Patents

Abstract

本发明公开了一种动态电荷放电电路以及集成该电路的LDO，所述的动态电荷放电电路包括：第一误差放大器、第一MOS管和第一电容；所述LDO还包括：第二误差放大器、第二PMOS管、第二电容、第一电阻和第二电阻。本发明的动态电荷放电电路，它在不显著增加静态功耗前提下，当LDO负载由重载跳轻载时，可以检测输出端电压的变化，形成一条LDO输出到地的放电通路，大幅降低输出上冲的最大值；同时集成了该动态电荷放电电路的LDO，能够大幅降低输出电压上冲的最大值，缩短LDO电路由暂态达到稳态的恢复时间，提高LDO电路的瞬态响应。

Description

一种动态电荷放电电路以及集成该电路的LDO

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(Low Dropout Regulator，LDO)的设计。 

背景技术

LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。 

LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。LDO能够将不断衰减的电池电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和射频模块的需要。而在便携式应用中，功耗效率对于延长电池寿命相当重要，因此在LDO设计中，低静态电流和低压差至关重要。LDO在低功耗情况下，调整管的栅电容过大会影响环路增益带宽积和调整管栅极的摆率，现有的LDO不能同时兼顾低的静态电流和快速的负载瞬态响应。 

在传统的LDO电路中，当负载由重载跳轻载时，由于跳变时间很短(一般100ns～500ns)，那么此时误差放大器处于大信号状态，对功率管栅极充放电的速率受其尾电流源大小的限制，输出电压会迅速上升，甚至能达到供电电源电压，这样会对后级供电设备造成损坏的危险。 

发明内容

本发明的目的是为了解决现有的LDO不能同时兼顾低的静态电流和快速的负载瞬态响应的问题，提出了一种动态电荷放电电路。 

本发明的技术方案为：一种动态电荷放电电路，包括：第一误差放大器、第一MOS管和第一电容，其中，所述的第一误差放大器的正向输入端作为所述动态电荷放电电路的第一输入端，所述的第一误差放大器的负向输入端作为所述动态电荷放电电路的第二输入端，所述的第一误差放大器的输出端与第一电容的第一端子和第一MOS管的栅极相连，第一电容的第二端子与第一MOS管的第一导通极相连并作为所述动态电荷放电电路的输出端，第一MOS管的第二导通极接至地电位。 

基于上述动态电荷放电电路，本发明还提出了一种集成该电路的LDO，还包括：第二误差放大器、第二PMOS管、第二电容、第一电阻和第二电阻，其中，第一电阻和第二电阻组成电阻反馈网络，第二误差放大器的负向输入端接外部的第一基准电压，第二误差放大器的输出端与第二电容的第一端子和第二PMOS管的栅极相连，第二PMOS管的源极与外部的电源电压相连，第二电容的第二端子、第二PMOS管的漏极、第一电阻的第一端子 和动态电荷放电电路的输出端相连并作为所述LDO的输出端，第一电阻的第二端子和第二电阻的第一端子相连，第二电阻的第二端子接至地电位； 

当动态电荷放电电路中所述的第一MOS管为NMOS管时，第二电阻的第一端子还与第二误差放大器的正向输入端、动态电荷放电电路的第一输入端相连，动态电荷放电电路的第二输入端接外部的第二基准电压；当动态电荷放电电路中所述的第一MOS管为PMOS管时，第二电阻的第一端子还与第二误差放大器的正向输入端、动态电荷放电电路的第二输入端相连，动态电荷放电电路的第一输入端接外部的第二基准电压。 

本发明的有益效果：本发明的动态电荷放电电路，它在不显著增加静态功耗前提下，当LDO负载由重载跳轻载时，可以检测输出端电压的变化，形成一条LDO输出到地的放电通路，大幅降低输出上冲的最大值；同时集成了该动态电荷放电电路的LDO，与现有的LDO相比，由于采用了该技术，能够大幅降低输出电压上冲的最大值，缩短LDO电路由暂态达到稳态的恢复时间，从而大大提高了LDO电路的瞬态响应。 

附图说明

图1为现有的LDO的结构示意图。 

图2为本发明提出的动态电荷放电电路结构示意图。 

图3本发明实施例中第一误差放大器HB_OP的结构示意图。 

图4为本发明提出的集成了动态电荷放电电路的LDO的结构示意图。 

图5本发明实施例中第二误差放大器EA的结构示意图。 

图6本发明实施例中LDO的小信号等效电路图。 

图7本发明实施例中LDO的双环电路交流AC波特示意图。 

具体实施方式

下面结合附图和具体实施例对本发明做进一步的说明。 

本发明提出的动态电荷放电电路(Dynamic Discharging Circuit，DDC)结构示意图如图2所示，包括：第一误差放大器HB_OP、第一MOS管MN和第一电容C_M1，其中，第一误差放大器HB_OP的正向输入端作为所述动态电荷放电电路的第一输入端，第一误差放大器HB_OP的负向输入端作为所述动态电荷放电电路的第二输入端，第一误差放大器HB_OP的输出端与第一电容C_M1的第一端子和第一MOS管MN的控制极相连，第一电容C_M1的第二端子与第一MOS管MN的第一导通极相连并作为所述动态电荷放电电路的输出端V_OUT，第一MOS管MN的第二导通极接至地电位。 

在图2中第一MOS管是以NMOS管为例进行说明的，这里的MOS管用PMOS管替换也是可以实现其基本功能的。 

这里的第一导通极可以这样理解，对于N型MOS管，具体指代其漏极；对于P型MOS管，具体指代其源极。这里的第二导通极可以这样理解，对于N型MOS管，具体指代其源极；对于P型MOS管，具体指代其漏极。对于本领域技术人员来说，第一导通极、第二导通极的概念是清楚的。 

这里的第一误差放大器HB_OP可以采用如图3所示的结构实现： 

具体包括：PMOS管M20，M21、M26、M27、M28，NMOS管M24、M22、M23、M25，输入差分对管为PMOS管M20和M21，M21管栅极电位作为HB_OP的负向输入端，M20管栅极电位作为HB_OP的正向输入端，NMOS管M22为栅漏短接的二极管连接方式，其漏极与M20的漏极相连接，NMOS管M23为栅漏短接的二极管连接方式，其漏极与M21的漏极相连接，NMOS管M24的栅极与M22的栅极相连构成电流镜的连接关系，PMOS管M27为栅漏短接的二极管连接方式，其漏极与M25的漏极相连接，PMOS管M26的栅极与M27的栅极相连，其漏极与M24的漏极相连接。 

集成了动态电荷放电电路的LDO的结构示意图如图4所示，还包括：第二误差放大器EA、第二PMOS管MP、第二电容C_M2、第一电阻R1和第二电阻R2，其中，第一电阻R1和第二电阻R2组成电阻反馈网络，第二误差放大器EA的负向输入端接外部的第一基准电压V_REF1，第二误差放大器EA的输出端与第二电容的第一端子和第二PMOS管的栅极相连，第二PMOS管MP的源极与外部的电源电压V_IN相连，第二电容C_M2的第二端子、第二PMOS管MP的漏极、第一电阻R1的第一端子和动态电荷放电电路的输出端相连并作为所述LDO的输出端V_OUT，第一电阻R1的第二端子和第二电阻R2的第一端子相连，第二电阻R2的第二端子耦接至地电位； 

当动态电荷放电电路中第一MOS管MN为NMOS管时，第二电阻R2的第一端子与第二误差放大器EA的正向输入端、动态电荷放电电路的第一输入端相连，动态电荷放电电路的第二输入端接外部的第二基准电压V_REF2； 

当动态电荷放电电路中第一MOS管MN为PMOS管时，第二电阻R2的第一端子与第二误差放大器EA的正向输入端、动态电荷放电电路的第二输入端相连，动态电荷放电电路的第一输入端接外部的第二基准电压V_REF2。 

图4只给出了第一MOS管MN为NMOS管时的情形，第一MOS管MN为PMOS管时的情形可以根据上述描述获得，不再给出其示意图。下面对整体电路的分析也是基于MN为NMOS管时的情形，MN为PMOS管时的情形与之类似，不再详细阐述。 

这里的，第一MOS管MN、第二PMOS管MP为调整管，第二电容C_M2为密勒补偿电容。负载电容C_L代表SOC内部电源供电轨上等效寄生电容，其大小为10pF～100pF。 

这里的第二误差放大器EA可以采用如图5所示的结构实现： 

具体包括：PMOS管M6，M7、M12、M13、M17，NMOS管M8、M9、M10、M11EA输入差分对管为PMOS管M6和M7，M6管栅极作为第二误差放大器EA的负向输入端，M7管栅极作为第二误差放大器EA的正向输入端，NMOS管M8为栅漏短接的二极管连接方式，其漏极与M6的漏极相连接，NMOS管M9为栅漏短接的二极管连接方式，其漏极与M7的漏极相连接，NMOS管M10的栅极与M8的栅极相连构成电流镜的连接关系，MOS管M12为栅漏短接的二极管连接方式，其漏极与M10的漏极相连接，PMOS管M13的栅极与M12的栅极相连，其漏极与M11的漏极相连接。 

需要说明的是：上述第一误差放大器HB_OP和第二误差放大器EA也可以采用其它形式的结构，为了阐述本发明的工作原理及过程，下面的论述也是基于上述两种结构，但本领域的普通技术人员应该意识到，采用其它形式结构的运放也是可以达到本发明的效果的。 

DDC电路中的第一误差放大器HB_OP为高带宽运算跨导放大器(High-bandwidth Operational Amplifier)，此运放为对称性OTA，比一般的二级结构更加对称，所以提高了电路匹配和更好的失调及CMRR特性。由于该运放只有一个高阻抗节点即在运放输出，其它节点的等效阻抗为1/g_m左右，所以这是一个单极放大器，在输出节点的阻抗比较高，摆幅比较大，最终在该节点形成了主极点。通过分析计算该运放的 其中C_par为调整管MP的栅极寄生电容大小，B就是电流镜M24与M22的比例倍数，B的取值大小需要在静态电流与运放带宽和稳定性中折中。通过增大B或者差分对输入跨导g_m可以有效地增大该运放的增益带宽积，使该运放能够获得更快的瞬态响应速度。 

HB_OP运放的大信号输出电压摆率和小信号增益带宽积对LDO输出的瞬态特性影响非常大，在电路结构一定的情况下，输出电压尖峰由两者共同决定。当负载由重载跳轻载时，由于LDO输出节点无额外到地的放电支路，输出电压会迅速上升。 

当输出反馈电压V_FB＞V_REF2+V_IN/A_openLoop时(A_openLoop为HB_OP放大器开环增益)，该运放工作在大信号下，HB_OP的瞬态响应速度主要由输出电压摆率SR决定，即 

其中，C₁₉为MOS管M19栅极的寄生等效电容，I_M28为运放尾电流源大小，B为电流镜的放大倍数。 

NMOS管M19导通并工作在放大器状态，产生一股很大的电流对V_OUT进行放电，进而大幅减小输出的尖峰电压，能单边改善LDO的输出瞬态响应；当V_FB-V_REF2＜V_IN/A_openLoop，HB_OP会由大信号状态转换到小信号状态，其瞬态响应主要由环路增益带宽积决定。考虑 到EA为高增益运放，而HB_OP为高速低增益运放，故输出电压最终会被嵌位到V_REF1。该电路的缺点是只能改善负载由重载切换轻载时的瞬态响应。 

V_REF2的选取主要考虑两方面的因素，一是正常情况下能够确保DDC环路关断，二在负载切换中尽量有较小的上冲电压。在稳态情况下，HB_OP可以看成比较器，其输出恒为低电平以关断DDC环路，不影响主环路的工作，所以[V_REF2-V_REF1]至少需大于HB_OP的分辨率，即[V_REF2]_MIN＝V_REF1+V_IN/A_{HB_OP}，其中A_{HB_OP}为HB_OP开环增益。在负载由重载切换为轻载时，若V_REF2越大，则DDC开启的时间点延后，那么输出电压的尖峰就越大；若V_REF2取的越小，则DDC开启的时间点提前，那么输出电压的尖峰越小。总之，确定V_REF2大小的方法是：在电路稳态时不影响主环工作的前提下尽量取小，即能得到最优的瞬态响应。 

在负载由重载跳轻载的过程中，输出电压的变化主要有三个阶段： 

a.PMOS管MP的电流远大于NMOS管MN的电流，表现为输出电压迅速上升； 

b.双环调节的两个调整管MN和MP达到动态平衡，此时由于主环是高增益环路，所以输出会逐步下降，向VREF₁过渡，调节速度由主环带宽决定，故电压下降斜率很小； 

c.NMOS管MN关断，在主环的调节下使输出电压恢复到稳态值。 

阶段a和c为常规过程，这里着重说明阶段b。 

阶段b存在的原因在于次环工作开启MN后，再关断它需要一定的时间，因此电路就会出现一个暂态过程使得V_OUT≤V_REF2。但是由于主环的增益大于次环增益，所以在双环的作用下V_OUT逐渐减小并趋于V_REF2。虽然采用DDC技术会大幅减小上冲尖峰电压，但是由于引入额外阶段b会导致恢复时间变长。 

对于无片外大电容LDO线性调整器的设计，主要有两方面的考虑：1)在负载瞬态切换时，有较小的尖峰电压；2)保证环路的稳定性。 

在负载由重载跳轻载时，输出电压的上冲电压会很大，DDC电路开始工作，HB_OP输出电压逐渐增大，MN状态逐渐导通并由截止区向饱和区过渡，对输出电压V_OUT形成一条到地的放电通路，输出电容上积累的电荷会快速减小，进而抑制了输出尖峰电压的上升，在NMOS调整管MN逐渐导通的过程中，整个电路由LDO主环路过渡到双环工作，因此需要考虑电路的稳定性问题。 

在负载由重载跳轻载过程中，主要分成三个阶段：a.只有EA主环工作；b.EA主环和DDC次环均工作；c.EA主环工作，DDC次环关闭。 

当电路由状态a切换到阶段b时，此时EA和HB_OP均工作在小信号放大器状态，属双环工作情况，由于电路引入了额外的零极点，因此需要详细分析阶段b时LDO的稳定性。 

1.主环路 

如图4所示，LDO的主环路主要由误差放大器EA作为第一级，调整管MP作为第二级以及反馈电阻网络组成，主要作用是根据实际负载情况来调节输出电压确保电路工作稳定。考虑到LDO输出电压在SOC内部供电轨的寄生等效电容，那么此LDO可以等效为一个驱动大容性负载的二级运放，而第二级增益会随着不同的负载情况而变化，因此需要考虑在不同负载下的环路稳定性。 

设LDO误差放大器EA的等效跨导为g_ea，调整管MP栅极等效电阻和寄生电容分别为r_o1和C₁，调整管MP等效跨导和输出阻抗为g_mp和r_op，负载阻抗和电容为R_L、C_L，反馈电阻为R1和R2，则主环路的增益公式可以表示为： 

$\mathrm{Loop}\left(s\right)=-\frac{R2}{R1+R2}\·\frac{g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}(r_{\mathrm{op}}\·R_L)}{(1+s{C}_1{r}_{o1})[1+s(r_{\mathrm{op}}\·R_L)\·C_L}---\left(1\right)$

从公式(1)中可以看出，主环路中有两个极点，主极点为 

第一非主级点为  $P2=-\frac{1}{(r_{\mathrm{op}}\·R_L)\·C_L}.$

其中， 其大小与负载电流相关，随着负载电流越大，P₂被推向高频，主极点和次级点分得越开，环路越稳定，故环路稳定性最差的情况出现在负载为轻载或空载下。为了减小系统待机时电路的功耗，这里设计的负载电流最小为50μA。因此这里采用了密勒补偿方法来实现主次两极点分离，确保环路稳定性；同时采用了有源电容倍增技术，可以避免右半平面零点的产生和减小芯片面积。 

2.双环同时工作时环路稳定性 

双环指的是EA主环和DDC次环，DDC环路是由HB_OP和NMOS管MN及密勒补偿电容组成。在负载由重载跳向轻载时，DDC环路开始工作，对于输出节点而言由于提供一条到地的泄放电流支路，所以它能够大幅减小输出上冲电压。由于双环工作引入了额外的零极点对，同时环路增益增大，单位增益带宽也增加，故必须要严格考虑其稳定性。 

设LDO误差放大器的等效跨导为g_ea，功率管栅极等效电阻和寄生电容分别为r_o1和C₁，调整管MP等效跨导和输出阻抗为g_mp和r_op，负载阻抗和电容为R_L、C_L，反馈电阻为R1和R2。HB_OP放大器的等效跨导为g_HBOP，调整管MN栅极等效电阻和寄生电容分别为r_o2和C₂，调整管MN的等效跨导和输出阻抗为g_mn和r_on。则双环小信号等效电路如图6所示， 则双环工作下，LDO的开环环路增益公式为： 

$\mathrm{Loop}\left(s\right)=-\frac{R2}{R1+R2}\·\frac{(g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}+g_{\mathrm{mn}}{g}_{\mathrm{HBOP}}{r}_{o2})(r_{\mathrm{on}}\·r_{\mathrm{op}}\·R_L)}{1+s(r_{\mathrm{on}}\·r_{\mathrm{op}}\·R_L)\·C_L}\·\frac{1+s\frac{g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}{C}_2{r}_{o2}+g_{\mathrm{mn}}{g}_{\mathrm{HBOP}}{r}_{o2}{C}_1{r}_{o1}}{g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}+g_{\mathrm{mn}}{g}_{\mathrm{HBOP}}{r}_{o2}}}{(1+s{C}_1{r}_{o1})(1+s{C}_2{r}_{o2})}---\left(2\right)$

根据公式2可知，此双环系统主要有三个极点和一个零点，即： 

$P_d=-\frac{1}{C_1{r}_{o1}}---\left(3\right)$

$P_1=-\frac{1}{C_2{r}_{o2}}---\left(4\right)$

$P_2=-\frac{1}{(r_{\mathrm{on}}\·r_{\mathrm{op}}\·R_L)\·C_L}---\left(5\right)$

$Z_1=-\frac{g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}+g_{\mathrm{mn}}{g}_{\mathrm{HBOP}}{r}_{o2}}{g_{\mathrm{mp}}{g}_{\mathrm{ea}}{r}_{o1}{C}_2{r}_{o2}+g_{\mathrm{mn}}{g}_{\mathrm{HBOP}}{r}_{o2}{C}_1{r}_{o1}}---\left(6\right)$

由于MP的尺寸远远大于MN的尺寸(至少100倍以上)，而由于g_ear_o1与g_HBOPr_o2相差不大，故零点Z1的位置介于P_d与P₁之间，且靠近P₁。如图7所示，它们之间的大小关系为：P_d＜Z₁＜P₁＜P₂，z₁，P₁为新增加的零极点对，先零点后极点，因此能够有效地拓宽环路带宽，改善环路瞬态响应。由于环路增益增大，故双环下的相位裕量或增益裕量会比EA主环下差，同时前面提到P₂极点与负载阻抗成反比，所以只要保证轻载下环路的稳定性即可。 

本发明提出的动态电荷放电电路可应用于任何需要提高LDO瞬态响应的设计中，通过采用动态电荷泄放技术，可以在保证传统LDO低静态电流的情况下，大大提高LDO的瞬态响应速度和精度。在本发明的LDO设计中，通过采用有源电容倍增技术，在保证LDO环路稳定性的同时节约了芯片面积，降低了成本。 

本领域的普通技术人员应该意识到，本发明提出的动态电荷放电电路还可以应用于其它电路结构中，而不只仅限于LDO。当应用于其它电路结构中时，由于高速运放的作用使得其能够快速地检测出输出电压的变化，然后在输出端形成一条到地的放电通路，因而能够迅速地限制住输出电压的上冲，达到改善输出瞬态响应的目的。 

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。 

Claims (3)

1.一种动态电荷放电电路，其特征在于，包括：第一误差放大器、第一MOS管和第一电容，其中，所述的第一误差放大器的正向输入端作为所述动态电荷放电电路的第一输入端，所述的第一误差放大器的负向输入端作为所述动态电荷放电电路的第二输入端，所述的第一误差放大器的输出端与第一电容的第一端子和第一MOS管的栅极相连，第一电容的第二端子与第一MOS管的第一导通极相连并作为所述动态电荷放电电路的输出端，第一MOS管的第二导通极接至地电位。

2.根据权利要求1所述的动态电荷放电电路，其特征在于，所述的第一误差放大器具体为高带宽运算跨导放大器。

3.一种集成了权利要求1或权利要求2所述的动态电荷放电电路的LDO，其特征在于，还包括：第二误差放大器、第二PMOS管、第二电容、第一电阻和第二电阻，其中，第一电阻和第二电阻组成电阻反馈网络，第二误差放大器的负向输入端接外部的第一基准电压，第二误差放大器的输出端与第二电容的第一端子和第二PMOS管的栅极相连，第二PMOS管的源极与外部的电源电压相连，第二电容的第二端子、第二PMOS管的漏极、第一电阻的第一端子和动态电荷放电电路的输出端相连并作为所述LDO的输出端，第一电阻的第二端子和第二电阻的第一端子相连，第二电阻的第二端子接至地电位；

当动态电荷放电电路中所述的第一MOS管为NMOS管时，第二电阻的第一端子还与第二误差放大器的正向输入端、动态电荷放电电路的第一输入端相连，动态电荷放电电路的第二输入端接外部的第二基准电压。

当动态电荷放电电路中所述的第一MOS管为PMOS管时，第二电阻的第一端子还与第二误差放大器的正向输入端、动态电荷放电电路的第二输入端相连，动态电荷放电电路的第一输入端接外部的第二基准电压。

Images