CN114063695A - 一种基于fvf的三环路无片外电容ldo电路 - Google Patents

Abstract

本发明公开了一种基于FVF的三环路无片外电容LDO电路，包括稳定偏置产生环路、上冲抑制电路、下冲抑制电路、AC‑Couple环路、Cascoded‑FVF环路、MOS管MP8和MOS管MN9；本发明在传统FVF‑LDO的基础上将FVF环路变成了Cascoded‑FVF，消除了FVF‑LDO需要最小负载电流的要求，同时也提高了传统FVF环路的环路增益，进而提高LDO供电调整率。为了提高瞬态响应速度，设计AC‑Couple环路和上冲/下冲电压抑制电路，提供快速响应，抑制过冲及下冲，动态偏置电路不影响电路原本的静态工作点，因此可以较低的静态功耗降低了输出电压的上冲和下冲，从而改善LDO电路的瞬态响应性能。

Description

一种基于FVF的三环路无片外电容LDO电路

技术领域

本发明涉及模拟集成电路技术领域，具体涉及一种基于FVF的三环路无片外电容LDO电路。

背景技术

电子电路离不开电源，电源的性能影响着系统的性能和寿命。电源管理芯片在集成电路中为各个模块提供电源，该芯片可分为DC-DC变换器，低压差线性稳压器(LowDropOut regulator，LDO)和电荷泵。LDO具有纹波低、噪声低、体积小等优点，被广泛应用于便携式电子产品和物联网设备之中。传统的LDO中，通过在LDO的端添加片外电容来抑制输出电压过冲，同时起到稳定LDO内部环路的作用。目前，在许多SOC中都把LDO作为一个内部的电压转化及电压稳定模块为后续容易受噪声干犹的电路模块提供稳定的工作电压。这时，如果LDO的输出端需要片外负载电容，则在上述SOC等芯片中需要为LDO输出端留出专口的引脚与外部电容器件相连，这样增加了芯片应用复杂度，降低了可靠性，并由于片外电容的使用而增加了成本。

同时由于移动设备使用电池供电，为了延长电池的使用时间，降低LDO芯片的功耗是当前LDO研究的热点之一，为了降低功耗，就要降低LDO的静态电流，但是静态电流降低会导致LDO的负载能力及瞬态响应等的性能急剧下降，因此，如何兼顾LDO电路的低功耗和快速响应等性能成为了电路设计的难点。文献《Development of Single-Transistor-Control LDO Based on Flipped Voltage Follower for SoC》首次提出基于FVF(FlippedVoltage Follower,FVF)的单管控制(Single Transistor Controlled，STC)的无片外电容LDO电路原理图如图1所示，当电流源I1和I2相等，则MOS管MC1和MOS管MC的栅源电压也相等，从而VREF＝VOUT。然而当负载电流很小时，功率管Mp的栅极电压比较高，Mc的漏极电压也会升高，导致M_c管工作在线性区，从而会使VOUT不能精确复制VREF，所以FVF-LDO有最小负载电流的限制。

除此之外，传统FVF-LDO在负载切换时由于没有片外电容，具有很大的过冲，而大的过冲又会延迟LDO瞬态响应。因此，传统FVF-LDO电路在稳态工作时输出电压能够跟随参考电压，相对于其他的LDO电路来说，FVF-LDO电路有相对简单的电路结构和良好的瞬态响应，但是还是需要较大的功耗才能满足快速响应的应用场景。

发明内容

本发明的目的是提供一种基于FVF的三环路无片外电容LDO电路，用以克服传统LDO需要片外电容和传统FVF-LDO需要有最小负载电流的限制的缺点，在保持低功耗的同时，提高瞬态响应速度。

为了实现上述任务，本发明采用以下技术方案：

一种基于FVF的三环路无片外电容LDO电路，包括稳定偏置产生环路、上冲抑制电路、下冲抑制电路、AC-Couple环路、Cascoded-FVF环路、MOS管MP8和MOS管MN9，其中：

稳定偏置产生环路包括放大器A1、MOS管MP5、MOS管MN5、参考输入电压VREF和偏置电压VB1，其中放大器A1的正输入端连接VREF，负输入端和输出V1相连；放大器A1的输出V1和MOS管MP5的源极相连；MOS管MP5的栅极和漏极连接，并连接至MOS管MN5的漏极；MOS管MN5的栅极连接偏置电压VB1，MOS管MN5的源极接地；

上冲抑制电路包括电容C1、MOS管MP7和MOS管MN7，其中电容C1的下极板连接至LDO的输出VOUT，电容C1上极板连接MOS管MN7的栅极；MOS管MN7的漏极连接MOS管MP7的漏极、栅极，MOS管MN7的源极接地；MOS管MP7的源极、栅极连接MOS管MP8的源极、栅极；

下冲抑制电路包括电容C2、MOS管MP6和MOS管MN6，其中电容C2上极板连接至LDO的输出VOUT，电容C2下极板连接MOS管MP6的栅极；MOS管MP6漏极连接MOS管MN6的漏极、栅极，MOS管MN6的栅极和MOS管MN9栅极连接；

AC-Couple环路包括电容Cp和功率MOS管MP，其中电容Cp上极板连接功率MOS管MP的栅极、MOS管MP8的漏极；电容Cp下极板连接功率MOS管漏极以及LDO的输出VOUT；功率MOS管MP的源极连接MP8的源极和MP7的源极；

Cascoded-FVF环路包括MOS管MP9、MOS管MN8以及所述的功率MOS管MP，其中功率MOS管MP漏极连接MOS管MP9的源极；MOS管MP9的漏极连接MOS管MN8源极以及MOS管MN9的漏极，MN9的源极接地；MOS管MP9栅极连接稳定偏置产生环路中的MOS管MN5的栅极；MOS管MN8栅极接固定偏置电压VB2；MOS管MN8漏极连接功率MOS管MP的栅极和MOS管MP8的漏极。

进一步地，所述稳定偏置产生环路的工作过程为：

放大器A1正输入端连接VREF，负输入端和输出相连，形成单位增益放大器，使得放大器的输出V1等于VREF；MOS管MN5连接偏置电压VB1形成一个电流源，从而让MOS管MP5通过二极管连接方式，在栅极产生了一个稳定偏置电压VSET，提供给Cascoded-FVF环路中的MOS管MP9栅极。

进一步地，所述上冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由重载切换到轻载时，输出电压VOUT产生上冲，电容C1耦合上冲电压到MOS管MN7的栅极，增大MN7的栅源电压，增大MN7和MP7的漏源电流，从而使MP8的电流增大，增大对功率管MP的栅极的寄生电容充电速度，增大MP栅极电压，减小为负载提供的电流，使输出电压VOUT快速回到稳定的电压值。

进一步地，所述下冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由轻载切换到重载时，输出电压VOUT产生下冲，电容C2耦合下冲电压到MOS管MP6的栅极，MP6和MN6的漏源电流增加，从而使MN9的漏源电流增加，增大对输出节点电压VOUT的放电速度，使输出电压VOUT快速回到稳定的电压值。

进一步地，所述AC-Couple环路的工作过程为：

当负载电流由轻载切换到重载时，输出端的寄生电容Cp上的电荷被负载吸收，导致输出端电压降低，产生输出电压下冲，电容Cp将下冲直接耦合到功率MOS管MP的栅极，使功率管MOS管MP栅极电压降低，产生大电流提供给负载，从而将输出端电压稳定；同理，当负载从重载切换的轻载时也能使功率管MOS管MP栅极快速响应，抑制输出电压的上冲，将输出电压快速稳定下来。

进一步地，所述Cascoded-FVF环路的工作过程为：

MP9管检测LDO输出端VOUT的变化，当输出电压升高时，MOS管MP9的漏极电压也升高，MOS管MN8和MOS管MP9构成一个的共源共栅放大器，将输出VOUT的变化量放大，反馈回功率MOS管的栅极，从而提高功率MOS管的栅极电压，减少输出电流，进而降低输出电压，使得输出电压恢复原来设定好的稳定值。

与现有技术相比，本发明具有以下技术特点：

1.本发明的无片外电容LDO电路静态功耗仅为3.19μA，具有低功耗的优点适用于各种物联网应用场景的低功耗和快速响应的要求。

2.本发明在传统FVF-LDO的结构的基础上改进成Cascoded-FVF环路，解决了传统FVF-LDO有最小负载电流的要求的缺陷，提高了环路增益。

3.本发明加入AC-Couple环路和上冲/下冲抑制电路，具有瞬态响应速度快的优点。

4.本发明LDO无需外接负载电容，也能在负载切换时提供快速响应和良好稳定性，具有可全集成的优点。

5.本发明采用TSMC 0.18μm混合信号工艺流片，后仿真结果表明，本发明LDO电路输出电压为1.2V，空载时静态电流仅为3.19μA，负载电流切换范围为200μA-20mA，输出电压的上/下冲电压分别为592mVmV/605mVmV，上/下冲恢复时间分别为0.447μs/0.152μs。

附图说明

图1基于FVF的单管控制的LDO电路原理图；

图2为本发明提出的基于FVF的三环路无片外电容LDO电路原理图；

图3为LDO symbol和仿真环境；

图4为本发明实施例中线性调整率测试结果；

图5为本发明实施例中负载调整率测试结果；

图6为本发明实施例中负载电流切换和输出电压瞬态响应。

具体实施方式

本发明提供一种基于FVF的三环路无片外电容LDO电路，在传统FVF-LDO的基础上将FVF环路变成了Cascoded-FVF，消除了FVF-LDO需要最小负载电流的要求，同时也提高了传统FVF环路的环路增益，进而提高LDO供电调整率。为了提高瞬态响应速度，设计AC-Couple环路和上冲/下冲电压抑制电路，提供快速响应，抑制过冲及下冲，动态偏置电路不影响电路原本的静态工作点，因此可以较低的静态功耗降低了输出电压的上冲和下冲，从而改善LDO电路的瞬态响应性能。

如图2所示，本发明的一种基于FVF的三环路无片外电容LDO电路，包括稳定偏置产生环路、上冲抑制电路、下冲抑制电路、AC-Couple环路、Cascoded-FVF环路、MOS管MP8和MOS管MN9，其中：

1.稳定偏置产生环路

稳定偏置产生环路包括放大器A1、MOS管MP5、MOS管MN5、参考输入电压VREF和偏置电压VB1，其中放大器A1的正输入端连接VREF，负输入端和输出V1相连；放大器A1的输出V1和MOS管MP5的源极相连；MOS管MP5的栅极和漏极连接，并连接至MOS管MN5的漏极；MOS管MN5的栅极连接偏置电压VB1，MOS管MN5的源极接地。

稳定偏置产生环路的工作过程为：

放大器正输入端连接VREF，负输入端和输出相连，形成单位增益放大器，使得放大器的输出V1等于VREF。MOS管MN5连接偏置电压VB1形成一个电流源，从而让MOS管MP5通过二极管连接方式，在栅极产生了一个稳定偏置电压VSET，提供给Cascoded-FVF环路中的MOS管MP9栅极。

2.上冲抑制电路

上冲抑制电路包括电容C1、MOS管MP7和MOS管MN7，其中电容C1的下极板连接至LDO的输出VOUT，电容C1上极板连接MOS管MN7的栅极；MOS管MN7的漏极连接MOS管MP7的漏极、栅极，MOS管MN7的源极接地；MOS管MP7的源极、栅极连接MOS管MP8的源极、栅极。

上冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由重载切换到轻载时，输出电压VOUT产生上冲，电容C1耦合上冲电压到MOS管MN7的栅极，增大MN7的栅源电压，增大MN7和MP7的漏源电流，从而使MP8的电流增大，增大对功率管MP的栅极的寄生电容充电速度，增大MP栅极电压，减小为负载提供的电流，使输出电压VOUT快速回到稳定的电压值。

3.下冲抑制电路

下冲抑制电路包括电容C2、MOS管MP6和MOS管MN6，其中电容C2上极板连接至LDO的输出VOUT，电容C2下极板连接MOS管MP6的栅极；MOS管MP6漏极连接MOS管MN6的漏极、栅极，MOS管MN6的栅极和MOS管MN9栅极连接，MOS管MN6的源极接电源端。

下冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由轻载切换到重载时，输出电压VOUT产生下冲，电容C2耦合下冲电压到MOS管MP6的栅极，MP6和MN6的漏源电流增加，从而使MN9的漏源电流增加，增大对输出节点电压VOUT的放电速度，使输出电压VOUT快速回到稳定的电压值。

4.AC-Couple环路

AC-Couple环路包括电容Cp和功率MOS管MP，其中电容Cp上极板连接功率MOS管MP的栅极、MOS管MP8的漏极；电容Cp下极板连接功率MOS管漏极以及LDO的输出VOUT；功率MOS管MP的源极连接MP8的源极和MP7的源极。

AC-Couple环路的工作过程为：

当负载电流由轻载切换到重载时，输出端的寄生电容上的电荷被负载吸收，导致输出端电压降低，产生输出电压下冲，电容Cp将下冲直接耦合到功率MOS管MP的栅极，使功率管MOS管MP栅极电压降低，产生大电流提供给负载，从而将输出端电压稳定。同理，当负载从重载切换的轻载时也能使功率管MOS管MP栅极快速响应，抑制输出电压的上冲，将输出电压快速稳定下来。

5.Cascoded-FVF环路

Cascoded-FVF环路包括MOS管MP9、MOS管MN8以及所述的功率MOS管MP，其中功率MOS管MP漏极连接MOS管MP9的源极；MOS管MP9的漏极连接MOS管MN8源极以及MOS管MN9的漏极，MN9的源极接地；MOS管MP9栅极连接稳定偏置产生环路中的MOS管MN5的栅极；MOS管MN8栅极接固定偏置电压VB2；MOS管MN8漏极连接功率MOS管MP的栅极和MOS管MP8的漏极。

Cascoded-FVF环路的工作过程为：

为了使LDO的输出电压VOUT能准确跟随加FVF环路的环路增益，在传统的FVF环路中加入了一个Cascode NMOS管MN8，给MP9管的漏极提供稳定偏置，隔离功率MOS管MP栅极的电压变化，当负载电流很小时，即使功率MOS管的栅极电位很高，但是由于MN8给MP9漏极提供了稳定偏置，所以MP9还是能够工作在饱和区，MN8同时也为动态响应增强电路提供了直流偏置支路。更加具体的工作过程为：MP9管检测LDO输出端VOUT的变化，当输出电压升高时，MOS管MP9的漏极电压也升高，MOS管MN8和MOS管MP9构成一个的共源共栅放大器，将输出VOUT的变化量放大，反馈回功率MOS管的栅极，从而提高功率MOS管的栅极电压，减少输出电流，进而降低输出电压，使得输出电压恢复原来设定好的稳定值。当输出电压降低时，同理。

图3为本发明LDO电路symbol和测试电路，LDO共有四个I/O接口，分别为：VIN，VREF，VSS，VOUT。VIN是电路的电源电压输入，VDD是整个电路的供电电压，其设定的工作电压范围为2.5V—3.6V。VREF为电路的参考电压，该参考电压为1.2V固定值，LDO电路将通过输入的参考值来确定最终输出稳定值。VSS为整个电路的参考地。VOUT为LDO电路的输出，其设定输出的值为1.2V。LDO输出连接一个负载电容和一个理想电流源，负载电容变化范围是2p～100p，理想电流源设置电流从低(200μA)变高(20mA)，或者从高(20mA)变低(200μA)，切换时间＝1ns。

图4是LDO的电源电压变化时输出电压的测试结果，仿真环境为五种不同工艺角ss、ff、tt、fs和sf，温度变化25、40和125°，供电电压从2.5V变化到3.6V时，LDO输出电压变化如图4所示，输出电压均能稳定在1.2V上下，最差情况时输出电压VOUT变化了0.75mv，因此测得最差情况下的LDO的线性调整率0.752mV/V。这较好的线性调整率得益于本发明的Cascoded-FVF环路具有较高的环路增益。

图5是LDO的负载电流变化时输出电压的测试结果，仿真环境为五种不同工艺角ss、ff、tt、fs和sf，温度变化25、40和125°，供电电压为3V，当负载电流从200μA变化到100mA时，LDO输出电压VOUT如图5所示，最差情况差输出电压VOUT下降了1.72mV，此时LDO的负载调整率为0.086mV/mA。可见本发明LDO具有优异的负载调制率。

图6是切换负载时时域响应测试结果，当电源电压为3V，参考电压VREF为1.2V时，将输出负载电流在1ns内从200μA切换到20mA，测试得到负载电流切换及输出电压的瞬态响应如图6所示，输出电压的上冲电压为592mV，且上冲恢复时间为0.447μs；当输出负载电流在1ns内从20mA切换到200μA时，测试结果显示输出电压的下冲电压为605mV，且下冲恢复时间为0.152μs。测试结果表明，本文设计的三环路LDO电路输出电压在负载电流切换范围为200μA-20mA的时输出电压的具有快速响应的动态性能。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (6)

1.一种基于FVF的三环路无片外电容LDO电路，其特征在于，包括稳定偏置产生环路、上冲抑制电路、下冲抑制电路、AC-Couple环路、Cascoded-FVF环路、MOS管MP8和MOS管MN9，其中：

稳定偏置产生环路包括放大器A1、MOS管MP5、MOS管MN5、参考输入电压VREF和偏置电压VB1，其中放大器A1的正输入端连接VREF，负输入端和输出V1相连；放大器A1的输出V1和MOS管MP5的源极相连；MOS管MP5的栅极和漏极连接，并连接至MOS管MN5的漏极；MOS管MN5的栅极连接偏置电压VB1，MOS管MN5的源极接地；

上冲抑制电路包括电容C1、MOS管MP7和MOS管MN7，其中电容C1的下极板连接至LDO的输出VOUT，电容C1上极板连接MOS管MN7的栅极；MOS管MN7的漏极连接MOS管MP7的漏极、栅极，MOS管MN7的源极接地；MOS管MP7的源极、栅极连接MOS管MP8的源极、栅极；

下冲抑制电路包括电容C2、MOS管MP6和MOS管MN6，其中电容C2上极板连接至LDO的输出VOUT，电容C2下极板连接MOS管MP6的栅极；MOS管MP6漏极连接MOS管MN6的漏极、栅极，MOS管MN6的栅极和MOS管MN9栅极连接；

AC-Couple环路包括电容Cp和功率MOS管MP，其中电容Cp上极板连接功率MOS管MP的栅极、MOS管MP8的漏极；电容Cp下极板连接功率MOS管漏极以及LDO的输出VOUT；功率MOS管MP的源极连接MP8的源极和MP7的源极；

Cascoded-FVF环路包括MOS管MP9、MOS管MN8以及所述的功率MOS管MP，其中功率MOS管MP漏极连接MOS管MP9的源极；MOS管MP9的漏极连接MOS管MN8源极以及MOS管MN9的漏极，MN9的源极接地；MOS管MP9栅极连接稳定偏置产生环路中的MOS管MN5的栅极；MOS管MN8栅极接固定偏置电压VB2；MOS管MN8漏极连接功率MOS管MP的栅极和MOS管MP8的漏极。

2.根据权利要求1所述的基于FVF的三环路无片外电容LDO电路，其特征在于，所述稳定偏置产生环路的工作过程为：

放大器A1正输入端连接VREF，负输入端和输出相连，形成单位增益放大器，使得放大器的输出V1等于VREF；MOS管MN5连接偏置电压VB1形成一个电流源，从而让MOS管MP5通过二极管连接方式，在栅极产生了一个稳定偏置电压VSET，提供给Cascoded-FVF环路中的MOS管MP9栅极。

3.根据权利要求1所述的基于FVF的三环路无片外电容LDO电路，其特征在于，所述上冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由重载切换到轻载时，输出电压VOUT产生上冲，电容C1耦合上冲电压到MOS管MN7的栅极，增大MN7的栅源电压，增大MN7和MP7的漏源电流，从而使MP8的电流增大，增大对功率管MP的栅极的寄生电容充电速度，增大MP栅极电压，减小为负载提供的电流，使输出电压VOUT快速回到稳定的电压值。

4.根据权利要求1所述的基于FVF的三环路无片外电容LDO电路，其特征在于，所述下冲抑制电路的工作过程为：

当无负载电流时，电路工作在稳定的空载状态，当负载由轻载切换到重载时，输出电压VOUT产生下冲，电容C2耦合下冲电压到MOS管MP6的栅极，MP6和MN6的漏源电流增加，从而使MN9的漏源电流增加，增大对输出节点电压VOUT的放电速度，使输出电压VOUT快速回到稳定的电压值。

5.根据权利要求1所述的基于FVF的三环路无片外电容LDO电路，其特征在于，所述AC-Couple环路的工作过程为：

当负载电流由轻载切换到重载时，输出端的寄生电容Cp上的电荷被负载吸收，导致输出端电压降低，产生输出电压下冲，电容Cp将下冲直接耦合到功率MOS管MP的栅极，使功率管MOS管MP栅极电压降低，产生大电流提供给负载，从而将输出端电压稳定；同理，当负载从重载切换的轻载时也能使功率管MOS管MP栅极快速响应，抑制输出电压的上冲，将输出电压快速稳定下来。

6.根据权利要求1所述的基于FVF的三环路无片外电容LDO电路，其特征在于，所述Cascoded-FVF环路的工作过程为：

MP9管检测LDO输出端VOUT的变化，当输出电压升高时，MOS管MP9的漏极电压也升高，MOS管MN8和MOS管MP9构成一个的共源共栅放大器，将输出VOUT的变化量放大，反馈回功率MOS管的栅极，从而提高功率MOS管的栅极电压，减少输出电流，进而降低输出电压，使得输出电压恢复原来设定好的稳定值。

Images