CN113176802B - 一种自反馈型多环路全集成低压差线性稳压器电路 - Google Patents
一种自反馈型多环路全集成低压差线性稳压器电路 Download PDFInfo
- Publication number
- CN113176802B CN113176802B CN202110408418.6A CN202110408418A CN113176802B CN 113176802 B CN113176802 B CN 113176802B CN 202110408418 A CN202110408418 A CN 202110408418A CN 113176802 B CN113176802 B CN 113176802B
- Authority
- CN
- China
- Prior art keywords
- source
- electrode
- pmos
- common
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种自反馈型多环路全集成低压差线性稳压器电路,包括功率管、偏置电流源、共源极PMOS、共栅极NMOS、输出控制电压源、偏置电压源和自反馈电路,所述功率管的漏极与共源极PMOS的源极连接,所述偏置电流源的正端、共源极PMOS的漏极和共栅极NMOS的源极相连并与自反馈电路连接,所述功率管的栅极和共栅极NMOS的漏极相连并与自反馈电路连接,所述共栅极NMOS的栅极与偏置电压源的正端连接,所述输出控制电压源与共源极PMOS的栅极连接。通过使用本发明,提升瞬态响应速度及改善过冲电压。本发明可广泛应用在集成电路技术领域。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种自反馈型多环路全集成低压差线性稳压器电路。
背景技术
低压差线性稳压器(Low Dropout Voltage Regulator,LDO)是一种常用的模拟集成电路,用于将电源电压转换为一个固定的电压给其他电路进行供电。由于大多数SOC芯片为单电源供电,而SOC芯片中的各个不同的电路模块要求不同的供电电压,因此电路系统均离不开电源管理电路。低压差线性稳压器是一种具有结构简单、成本低、低噪声、功耗低和高集成度等优点的电源管理电路,广泛地应用于成本低集成度高的各类消费类电子设备、刷新速率快的数字电路及对噪声敏感的模拟电路等各个模块中。
传统的低压差线性稳压器主要由放大器、功率管、反馈电阻以及片外大电容组成,传统结构的缺点是需要外接片外大电容,使电路的面积增大、成本增加且不易于集成,限制了其应用。
发明内容
为了解决上述技术问题,本发明的目的是提供一种自反馈型多环路全集成低压差线性稳压器电路,可以实现全集成的、改善负载及线性瞬态响应的速度及过冲电压的低压差线性稳压器电路。
本发明所采用的第一技术方案是:一种自反馈型多环路全集成低压差线性稳压器电路,包括功率管、偏置电流源、共源极PMOS、共栅极NMOS、输出控制电压源、偏置电压源和自反馈电路,所述功率管的漏极与共源极PMOS的源极连接,所述偏置电流源的正端、共源极PMOS的漏极和共栅极NMOS的源极相连并与自反馈电路连接,所述功率管的栅极和共栅极NMOS的漏极相连并与自反馈电路连接,所述共栅极NMOS的栅极与偏置电压源的正端连接,所述输出控制电压源与共源极PMOS的栅极连接。
进一步,所述自反馈电路包括采样MOS管、第一PMOS管和第二PMOS管,所述功率管的源极、第一PMOS管的源极、第二PMOS管的源极相连并与电压输入端连接,所述偏置电流源的正端、共源极PMOS的漏极、共栅极NMOS的源极和采样MOS管的栅极相连,所述功率管的栅极、共栅极NMOS的漏极和第二PMOS管的漏极相连,所述偏置电流源的负端、偏置电压源的负端和采样MOS管的源极相连并接地。
进一步,所述第一PMOS管和第二PMOS管构成电流镜,所述共源极PMOS和共栅极NMOS构成共源共栅极。
进一步,还包括补偿电容,所述补偿电容的第一端、功率管的栅极、共栅极NMOS的漏极和第二PMOS管的漏极相连,所述补偿电容的第二端、共源极PMOS的源极和功率管的漏极相连并与电压输出端连接。
进一步,还包括泄流晶体管,所述泄流晶体管的栅极、共源极PMOS的漏极、偏置电流源的正端、共栅极NMOS的源极和采样MOS管的栅极相连,所述泄流晶体管的漏极、补偿电容的第二端、共源极PMOS的源极和功率管的漏极相连并与电压输出端连接,所述泄流晶体管的源极接地。
本发明的有益效果是:本发明采用自反馈电路对电路内部电压进行采样并转换为电流来替代折叠共源共栅结构(Cascoded Flipped Voltage Follower,CAFVF)中的与功率管栅极相连接的偏置电流源。由于负载电流的或电源电压变化引起输出电压端电压突然变化时,除了共源共栅级与功率管形成的第一环路对变化进行响应之外,自反馈电路将与功率管形成自反馈的第二环路、泄流晶体管与共栅极形成第三环路同时进行瞬态响应,多个环路共同作用提升瞬态响应速度及改善过冲电压。
附图说明
图1是本发明一种自反馈型多环路全集成低压差线性稳压器电路的结构示意图;
图2是本发明具体实施例稳压器一种自反馈型多环路全集成低压差线性稳压器电路的晶体管级电路图;
图3是传统LDO电路结构示意图;
图4是CAFVF结构的LDO电路结构示意图;
图5是CAFVF结构的LDO和本发明实施例的LDO的线性瞬态响应结果对比图;
图6是对CAFVF结构的LDO和本发明实施例的LDO的负载瞬态响应结果对比图。
附图标记:MP、功率管;IBIAS1、偏置电流源;MC、共源极PMOS;M1、采样MOS管;M2、共栅极NMOS;M3、第一PMOS管;M4、第二PMOS管;VCTRL、输出控制电压源;VBIAS、偏置电压源;C1、补偿电容;Ma、泄流晶体管。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
参照图1,本发明提供了一种自反馈型多环路全集成低压差线性稳压器电路,包括功率管(MP)、偏置电流源(IBIAS1)、共源极PMOS(MC)、共栅极NMOS(M2)、输出控制电压源(VCTRL)、偏置电压源(VBIAS)和自反馈电路,所述功率管(MP)的漏极与共源极PMOS(MC)的源极连接,所述偏置电流源(IBIAS1)的正端、共源极PMOS(MC)的漏极和共栅极NMOS(M2)的源极相连并与自反馈电路连接,所述功率管(MP)的栅极和共栅极NMOS(M2)的漏极相连并与自反馈电路连接,所述共栅极NMOS(M2)的栅极与偏置电压源(VBIAS)的正端连接,所述输出控制电压源(VCTRL)与共源极PMOS(MC)的栅极连接。
进一步作为优选实施例,所述自反馈电路包括采样MOS管(M1)、第一PMOS管(M3)和第二PMOS管(M4),所述功率管(MP)的源极、第一PMOS管(M3)的源极、第二PMOS管(M4)的源极相连并与电压输入端连接,所述偏置电流源(IBIAS1)的正端、共源极PMOS(MC)的漏极、共栅极NMOS(M2)的源极和采样MOS管(M1)的栅极相连,所述功率管(MP)的栅极、共栅极NMOS(M2)的漏极和第二PMOS管(M4)的漏极相连,所述偏置电流源(IBIAS1)的负端、偏置电压源(VBIAS)的负端和采样MOS管(M1)的源极相连并接地。
进一步作为优选实施例,所述第一PMOS管(M3)和第二PMOS管(M4)构成电流镜,所述共源极PMOS(MC)和共栅极NMOS(M2)构成共源共栅极。
所述共源极PMOS(MC)与所述共栅极NMOS(M2)构成共源共栅极,形成第一条反馈环路,当电压输出端的发生变化时,通过所述共栅极NMOS(M2)的漏极对功率管(MP)进行调节;
所述自反馈电路,通过采样共源极PMOS(MC)漏极的电压变化转换为电流,作用于所述功率管(MP)的栅极,形成第二条反馈环路,以调节功率管(MP)的电流,实现对输出电压的调节;
所述第二反馈环路的响应过程为:当由于负载电流的或电源电压变化引起输出电压端电压突然升高时,节点V1电压升高,即令自反馈电路中所述采样MOS管(M1)的栅极电压升高,使节点V2的电压升高,节点V2的电压升高导致所述功率管(MP)的栅极电压升高,从而令所述功率管(MP)的漏极电压(即输出电压)降低。反之则当输出电压端电压突然降低时,通过该第二反馈环路的作用下会令输出电压升高;
进一步作为优选实施例,还包括补偿电容(C1),所述补偿电容(C1)的第一端、功率管(MP)的栅极、共栅极NMOS(M2)的漏极和第二PMOS管(M4)的漏极相连,所述补偿电容(C1)的第二端、共源极PMOS(MC)的源极和功率管(MP)的漏极相连并与电压输出端连接。
进一步作为优选实施例,还包括泄流晶体管(Ma),所述泄流晶体管的栅极(Ma)、共源极PMOS(MC)的漏极、偏置电流源(IBIAS1)的正端、共栅极NMOS(M2)的源极和采样MOS管(M1)的栅极相连,所述泄流晶体管(Ma)的漏极、补偿电容(C1)的第二端、共源极PMOS(MC)的源极和功率管(MP)的漏极相连并与电压输出端连接,所述泄流晶体管(Ma)的源极接地。
具体地,所述泄流晶体管(Ma)与共源极PMOS(MC)构成第三反馈环路;
所述第三反馈环路的响应过程为:输出电压端电压突然升高引起节点V1电压升高时,所述泄流晶体管(Ma)打开,电流可直接经泄流晶体管(Ma)的漏源极泄流,实现输出电压直接对地放电,快速降低输出端电压。
参照图2,进一步作为优选实施例,所述自反馈型多环路全集成低压差线性稳压器电路的核心电路采用与偏置电路连接的NMOS(MB1、MB2)作为偏置电流源,输出控制电压源(VCTRL)由与所述共源极PMOS(MC)成电流镜连接方式的PMOS(MC2)产生。所述PMOS(MC2)的源极与参考电压VREF1相连,由此得到VCTRL=VREF1–VSG,C2。因所述共源极PMOS(MC)与所述PMOS(MC2)连接成电流镜,得到VSG,C2=VSG,C,而输出电压VOUT=VCTRL+VSG,C,由此可得VOUT=VCTRL+VSG,C2=VREF1–VSG,C2+VSG,C2=VREF1;
进一步作为优选实施方式,所述自反馈型多环路全集成低压差线性稳压器电路还包括偏置电路和电压缓冲电路;所述偏置电路和电压缓冲电路与核心电路相连;
参阅图2,所述偏置电路由偏置电流源IBAIS和二极管连接的NMOS(MB)构成,二极管连接的NMOS(MB)的栅极与所述核心电路的偏置电流NMOS(MB1、MB2)的栅极相连构成电流镜;
参阅图2,进一步作为优选实施方式,所述电压缓冲电路采用单位增益的二级运算放大器结构(M01~M09);所述单位增益的二级运算放大器的输出管M01与参考电压VREF相连,输出管(M05、M07)的漏极得到的电压VREF1等于参考电压VREF;所述核心电路中VOUT=VREF1,因此可得VOUT=VREF。
另外,对当前CAFVF结构的LDO和本发明实施例中的LDO进行仿真对比,CAFVF结构的LDO的电路图参照图4。
参阅图5,在相同的测试条件下对CAFVF结构的LDO和本发明实施例中的LDO进行线性瞬态响应的输出电压仿真结果对比图,其中电源电压从1.2V经过100ns的上升时间跳变为1.8V,经过3us后再由1.8V经过100ns的时间下降到1.2V,负载电流为100mA。仿真结果表明,本发明实施例中的LDO的线性瞬态响应的过冲电压远远小于CAFVF结构的LDO,并且响应速度快于CAFVF结构的LDO。
参阅图6,在相同的测试条件下对CAFVF结构的LDO和本发明实施例中的LDO进行负载瞬态响应的输出电压仿真结果对比图,其中电源电压为1.2V,负载电流从100nA经过100ns的上升时间上升到100mA保持3us后再经过100ns的时间下降到100nA。仿真结果表明,与CAFVF结构的LDO相比,本发明实施例中的LDO的负载瞬态响应速度、过冲电压等性能均更为优越。特别是当负载电流从大电流突变到小电流时,本发明实施例中的LDO在远小于CAFVF结构LDO的过冲电压下有更快的响应速度。上述仿真结果证明了本发明提出的电路的性能优越性。
传统结构的LDO电路图参照图3。
本发明的LDO电路相比于传统结构的LDO电路、CAFVF结构的LDO电路,功率管栅极的电流偏置采用自反馈型电流偏置,形成额外的瞬态响应环路,明显改善了线性瞬态响应及负载响应的响应速度及过冲电压等性能;功率管栅极的电流偏置采用自反馈型电流偏置,无需设计额外的电路产生该电流偏置;采用简单的小电容进行片内补偿的方式,减小电路面积及制造成本。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (2)
1.一种自反馈型多环路全集成低压差线性稳压器电路,其特征在于,包括功率管、偏置电流源、共源极PMOS、共栅极NMOS、输出控制电压源、偏置电压源、补偿电容、泄流晶体管和自反馈电路,所述自反馈电路包括采样MOS管、第一PMOS管和第二PMOS管,所述功率管的漏极与共源极PMOS的源极连接,所述功率管的源极、第一PMOS管的源极、第二PMOS管的源极相连并与电压输入端连接,所述第一PMOS管的栅极、第一PMOS管的漏极、第二PMOS管的栅极和采样MOS管的漏极相连,所述补偿电容的第一端、功率管的栅极、共栅极NMOS的漏极和第二PMOS管的漏极相连,所述泄流晶体管的漏极、补偿电容的第二端、共源极PMOS的源极和功率管的漏极相连并与电压输出端连接,所述共栅极NMOS的栅极与偏置电压源的正端连接,所述输出控制电压源与共源极PMOS的栅极连接,所述泄流晶体管的栅极、共源极PMOS的漏极、偏置电流源的正端、共栅极NMOS的源极和采样MOS管的栅极相连,所述偏置电流源的负端、偏置电压源的负端、泄流晶体管的源极和采样MOS管的源极相连并接地。
2.根据权利要求1所述一种自反馈型多环路全集成低压差线性稳压器电路,其特征在于,所述第一PMOS管和第二PMOS管构成电流镜,所述共源极PMOS和共栅极NMOS构成共源共栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110408418.6A CN113176802B (zh) | 2021-04-16 | 2021-04-16 | 一种自反馈型多环路全集成低压差线性稳压器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110408418.6A CN113176802B (zh) | 2021-04-16 | 2021-04-16 | 一种自反馈型多环路全集成低压差线性稳压器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113176802A CN113176802A (zh) | 2021-07-27 |
CN113176802B true CN113176802B (zh) | 2022-07-19 |
Family
ID=76923436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110408418.6A Active CN113176802B (zh) | 2021-04-16 | 2021-04-16 | 一种自反馈型多环路全集成低压差线性稳压器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113176802B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116069108B (zh) * | 2023-04-03 | 2023-07-07 | 上海安其威微电子科技有限公司 | 快速响应的ldo电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101782787B (zh) * | 2010-02-02 | 2012-01-04 | 中国人民解放军国防科学技术大学 | 电流控制型低压降稳压电路 |
CN102298407A (zh) * | 2010-06-28 | 2011-12-28 | 中国人民解放军国防科学技术大学 | 基于电流控制环路的低输出电压快速响应ldo电路 |
CN101957625B (zh) * | 2010-11-12 | 2013-07-31 | 复旦大学 | 一种驱动nF级负载的低压差线性稳压器 |
CN105005351B (zh) * | 2015-07-23 | 2017-02-01 | 中山大学 | 一种共源共栅全集成低漏失线性稳压器电路 |
CN105676933B (zh) * | 2016-03-08 | 2018-01-09 | 中山大学 | 一种快速启动型数字低压差稳压器 |
CN106406411B (zh) * | 2016-12-08 | 2018-01-02 | 上海爱信诺航芯电子科技有限公司 | 低压差线性稳压器电路及电源 |
US10534385B2 (en) * | 2016-12-19 | 2020-01-14 | Qorvo Us, Inc. | Voltage regulator with fast transient response |
CN107168453B (zh) * | 2017-07-03 | 2018-07-13 | 电子科技大学 | 一种基于纹波预放大的全集成低压差线性稳压器 |
CN109976424B (zh) * | 2019-04-18 | 2020-07-31 | 电子科技大学 | 一种无电容型低压差线性稳压器 |
CN111026230B (zh) * | 2019-12-16 | 2021-05-28 | 成都海光微电子技术有限公司 | Ldo装置及存储设备 |
CN111367345B (zh) * | 2020-05-26 | 2021-04-20 | 江苏长晶科技有限公司 | 改善低压差线性稳压器全负载稳定性的补偿方法及其电路 |
CN111813175A (zh) * | 2020-08-11 | 2020-10-23 | 英彼森半导体(珠海)有限公司 | 高压大驱动高电源抑制比ldo |
-
2021
- 2021-04-16 CN CN202110408418.6A patent/CN113176802B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113176802A (zh) | 2021-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180157283A1 (en) | Low-Dropout Linear Regulator with Super Transconductance Structure | |
CN113268102B (zh) | 一种超低功耗快速瞬态响应低压差线性稳压器电路 | |
CN113760029B (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
CN108508953B (zh) | 新型摆率增强电路、低压差线性稳压器 | |
CN113760031B (zh) | 一种低静态电流nmos型全集成ldo电路 | |
CN112068627B (zh) | 一种电压输出调节模块 | |
CN117155123B (zh) | 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法 | |
CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
CN213634248U (zh) | 适用于ldo电路的增强型缓冲器及其ldo电路 | |
CN103472882A (zh) | 集成摆率增强电路的低压差线性稳压器 | |
CN114995573B (zh) | 一种由反馈网络修调的低压差线性稳压器 | |
CN108733118B (zh) | 一种高电源抑制比快速响应ldo | |
CN113176802B (zh) | 一种自反馈型多环路全集成低压差线性稳压器电路 | |
CN215642444U (zh) | 一种低静态电流nmos型全集成ldo电路 | |
CN114967811A (zh) | 一种提高psr性能的无片外电容ldo | |
CN114756083A (zh) | 低压差线性稳压电路及电子设备 | |
CN114356008A (zh) | 一种低压差线性稳压器 | |
CN116225134B (zh) | 具有瞬态响应增强的低静态功耗ldo电路 | |
CN115268554B (zh) | 一种低压差线性稳压器 | |
WO2019118745A2 (en) | Digital low dropout regulator | |
US8222952B2 (en) | Semiconductor device having a complementary field effect transistor | |
CN211403277U (zh) | 能快速响应的低压差线性稳压器 | |
CN210155569U (zh) | 一种高精度快速瞬态响应全片上无电容型ldo | |
CN112859984A (zh) | 一种高电源抑制比快速瞬态的线性稳压器电路 | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |