CN113190075A - 一种宽输入范围的数字供电Capless LDO - Google Patents

一种宽输入范围的数字供电Capless LDO Download PDF

Info

Publication number
CN113190075A
CN113190075A CN202110428218.7A CN202110428218A CN113190075A CN 113190075 A CN113190075 A CN 113190075A CN 202110428218 A CN202110428218 A CN 202110428218A CN 113190075 A CN113190075 A CN 113190075A
Authority
CN
China
Prior art keywords
tube
nldmos
electrode
drain electrode
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110428218.7A
Other languages
English (en)
Other versions
CN113190075B (zh
Inventor
明鑫
张永瑜
叶自凯
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110428218.7A priority Critical patent/CN113190075B/zh
Publication of CN113190075A publication Critical patent/CN113190075A/zh
Application granted granted Critical
Publication of CN113190075B publication Critical patent/CN113190075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于集成电路技术领域，具体涉及一种宽输入范围的数字供电Capless LDO。本发明的电路包括提高增益和摆率的输入级、推挽的Buffer级、具有摆率增强效果的功率级，本发明第一级运放进行了提高摆率的设计和增大跨导的设计；第二级进行推挽驱动功率管，能够对LDO输出电压的过冲和下掉都有一定的优化；第三级进行功率管的分离处理，优化了瞬态响应。在LDO的轻载和空载时，最外部大的功率管不打开，内部环路构成传统LDO反馈环路箝位输出电压，在重载时，输出大功率管打开，能够快速响应并提供合适的电源电压。

Description

一种宽输入范围的数字供电Capless LDO
技术领域
本发明属于集成电路技术领域，具体涉及一种宽输入范围的数字供电CaplessLDO。
背景技术
LDO(Low Drop Out Linear Voltage Regulators)又称低压差线性稳压器，被广泛运用在各类IC芯片中，用于给不同的功能模块进行供电。根据LDO的输出是否需要在芯片外部通过打线连接PCB上的大电容，将LDO简单分为片外大电容LDO和Capless(无片外大电容)LDO。外接大电容LDO的结构如图1所示，其由于供电端采用大电容，会增大生产成本：1、需要在芯片制造的顶层金属上增加PAD引脚，增加了芯片的面积成本。2、需要在PCB板上引入电容元器件，增加成本。
在一些给数字模块供电的LDO中，其往往对规模不大的数字电路不会要求过大的负载要求，这时候Capless(无片外大电容)LDO，因为其无片外大电容的成本优势，吸引了许多集成电路设计者的注意。Capless LDO虽然有节省成本的优点，但是却给电路设计者带来了挑战：因为其需要在无片外大电容的情况下实现轻重载下的环路稳定性和小的过冲(Over Shoot)、下掉(Under Shoot)，这需要设计者对电路的补偿进行专门的设计稳定性和高带宽，同时需要用到一些增强瞬态的技术去提高瞬态响应，减小负载切换造成的供电电压不稳定。
发明内容
本发明的目的，就是针对上述问题，提出一种满足高压输入的Capless LDO电路。该电路具有瞬态快速响应的能力，能够在较小的负载电容下实现十几毫安的带载。
本发明的技术方案是：
一种宽输入范围的数字供电Capless LDO，如图2所示，包括第一PLDMMOS管、第二PLDMOS管、第一NLDMOS管、第二NLDMOS管、第三NLDMOS管、第四NLDMOS管、第五NLDMOS管、第六NLDMOS管、第七NLDMOS管、第八NLDMOS管、第九NLDMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管、第四齐纳二极管、第一电容、第二电容和电阻；其中，
第一PLDMMOS管的源极接电源，第一PLDMMOS管的栅极与漏极互连；第二PLDMOS管的源极接电源，第二PLDMOS管的栅极接第一PLDMMOS管的漏极；
第一NLDMOS管的漏极接第一PLDMMOS管的漏极，第一NLDMOS管的栅极接基准电压；第二NLDMOS管的漏极接电源，第二NLDMOS管的栅极接基准电压；
第三PMOS管的源极接第一NLDMOS管的漏极，第三PMOS管的栅极接第四PMOS管的漏极；第一NOMOS管的漏极接第三PMOS管的漏极，第一NMOS管的栅极接偏置电压，第一NMOS源的源极接地；
第一PMOS管的源极接第二NLDMOS管的源极，第一PMOS管的栅极和漏极互连；第二NMOS管的漏极接第一PMOS管的漏极，第二NMOS管的栅极接偏置电压；第三NMOS管的漏极接第二NMOS管的源极，第三NMOS管的栅极接偏置电压，第三NMOS管的源极接地；
第三NLDMOS管的漏极接电源，第三NLDMOS管的栅极接第六PMOS管的漏极；第四PMOS管的源极接地第三NLDMOS管的源极，第四PMOS管的栅极与漏极互连；第四NMOS管的漏极接第四PMOS管的漏极，第四NMOS管的栅极接偏置电压；第五NMOS管的漏极接第四NMOS管的源极，第五NMOS管的栅极接偏置电压，第五NMOS管的源极接地；
第四NLDMOS管的漏极接第二PLDMOS管的漏极，第四NLDMOS管的栅极接第六PMOS管的漏极；第二PMOS管的源极接第四NLDMOS管的源极，第二PMOS管的栅极接第一PMOS管的漏极，第二PMOS管的漏极接地；
第五NLDMOS管的漏极接电源，第五NLDMOS管的栅极接第二PLDMOS管的漏极，第五NLDMOS管的栅极还接第一齐纳二极管的阴极，第一齐纳二极管的研究接第五NLDMOS管的源极；第五NLDMOS管栅极与第二PLDMOS管漏极的连接点还一次通过电阻和第一电容后接地；
第五PMOS管的源极接第五NLDMOS管的源极，第五PMOS管的栅极和漏极互连；第七NLDMOS管的漏极接第五PMOS管的漏极，第七NLDMOS管的栅极和漏极互连；第六NMOS管的漏极接第七NLDMOS管的源极，第六NMOS管的源极接地；
第六NLDMOS管的漏极接电源，第六NLDMOS管的栅极接第二PLDMOS管的漏极，第六NLDMOS管的栅极还接第二齐纳二极管的阴极，第二齐纳二极管的阳极接第六NLDMOS管的源极；第六PMOS管的源极接第六NLDMOS管的源极，第六PMOS管的栅极接第五PMOS管的漏极；
第八NLDMOS管的漏极接电源，第八NLDMOS管的栅极接第六NLDMOS管的源极；第七PMOS管的源极接第八NLDMOS管的漏极，第七PMOS管的栅极接第七NLDMOS管的源极，第七PMOS管的漏极接地；第八NLDMOS管源极与第七PMOS管源极的连接点还与第六PMOS管的漏极连接；
第九NLDMOS管的漏极接电源，第九NLDMOS管的栅极接第六NLDMOS管的源极，第九NLDMOS管的源极通过第二电容后接地；第九NLDMOS管的源极还通过第二电阻后与第八NLDMOS管的源极连接；第八NLDMOS管源极与第二电阻的连接点接第三齐纳二极管的阴极，第二齐纳二极管的阳极接地；第九NLDMOS管与第二电阻和第二电容的连接还接第四齐纳二极管的阴极，第四齐纳二极管的阳极接地；
第九NLDMOS管源极与第二电阻、第二电容、第四齐纳二极管阴极的连接点为输出端。
本发明的有益效果为：提出一种满足高压供电需求的Capless LDO,节约了成本，具有好的瞬态响应能力。
附图说明
图1为传统片外大电容LDO结构图；
图2为本发明的具体电路结构；
图3为本发明的小信号等效模型；
图4为本发明的稳定性仿真图；
图5为本发明的瞬态响应仿真图。
具体实施方式
下面结合附图，对本发明技术方案进行详细描述：
如图2所示为本发明提出的一种适用于高压输入的Capless LDO的完整电路结构。该电路可以大致分成三部分：提高增益和摆率的输入级、推挽的Buffer级、具有摆率增强效果的功率级。
本发明的工作原理为：
适用于高压输入的Capless LDO，第一级运放进行了提高摆率的设计和增大跨导的设计；第二级进行推挽驱动功率管，能够对LDO输出电压的过冲和下掉都有一定的优化；第三级进行功率管的分离处理，优化了瞬态响应。在LDO的轻载和空载时，最外部大的功率管不打开，内部环路构成传统LDO反馈环路箝位输出电压，在重载时，输出大功率管打开，能够快速响应并提供合适的电源电压。
如图2左半部分所示，为本发明的输入运算放大器。其中MPH1、MPH2为高压PLDMOS，其组成电流镜结构，用于实现电流电压电流转换和确定高压NLDMOS管MNH4支路的电流。高压NLDMOS管MNH1、MNH4形成了运放的输入对管；高压NLDMOS管MNH2用于传递小信号MNH1的信息到MNH4的源端，MNH3用于传递小信号MNH4的信息到MNH1的源端。而低压PMOS管MP1、MP2、MP3、MP4构成了有源钳位电路，用于配合MNH2、MNH3的传递小信号工作。低压NMOS管MN1，串联的MN2、MN3管，串联的MN4、MN5管的栅端接偏置电压负责充当该运放结构的尾电流。当由于负载变化引起的输出电压变化，会通过MNH4到第一级输出和MNH3的源至MNH1的源端再通过MPH1、MPH2到第一级输出进行传递，相比普通的差分输入运放结构，其具有更大的跨导。另外，由于本发明运放的特殊结构，可以大幅度在提高第一级运放输出的摆率，使其不再只受限于尾电流所能提供的最大电流，该结构的输入高压被高压LDMOS的源漏端所承受。
如图2右侧所示，为本发明Buffer级，该Buffer级具有推挽输出的功能，能对输出LDO电压的过冲和下掉都进行一定程度的优化：当LDO输出过冲时，能通过MP5泄放电流，当LDO输出欠压时，能通过MNH6快速补电。MN6构成Buffer级的尾电流源，MP6、MP5、MNH5、MNH6构成一个KVL回路有：
VSG,MP6+VGS,MNH6＝VSG,MP5+VGS,MNH5
可确定出MP5、MP6支路在空载时的偏置电流。
而在空载和轻载时MNH5、MP5、MNH7、MP7、MNH6、MNH8构成一个KVL环路有：
VGS,MNH5+VSG,MP5+VGS,MNH7＝VGS,MNH6+VSG,MP7+VGS,MNH8
由此可以确定出MP7管子的偏置状态。且在此时，由MNH8、R2、MP7、MNH7、MNH5、MP5构成的回路不开启。当负载从轻载变化到重载时，MNH9的源端快速下掉会在电阻R2上形成压降，当负载引起的R2上电压变化使得MNH9管开启时，MNH9管开启给负载电容迅速充电。其中Z1、Z2为在快速启动过冲防止MNH5、MNH6栅源电压过大引起击穿而添加的奇纳管，Z3、Z4为防止快速启动过程中，MNH8、9的源端被输冲电到很高的而添加的奇纳管。C2为负载电容，为LDO输出提供一个稳定的电压。
图3为本发明LDO结构的等效小信号模型，由于输出结点无片外大电容，该结构的主极点位于跨导增强的第一级的输出，且利用R1、C1串联形成的二型补偿网络，形成零点对轻载时的输出极点进行补偿。由于主极点与带载情况的关联较小，则在重轻载下都具有高的带宽，满足瞬态响应的要求。
图4为本发明LDO结构在轻载及重载情况下的稳定性仿真图，可见其在轻载、重载下都具有大的带宽。
图5为本发明LDO结构在10uA跳变到10mA，负载电容为10p时的瞬态响应波形，可见本发明的LDO与传统的LDO的瞬态响应不同，其能够提供稳定的输出电压。

Claims (1)

1.一种宽输入范围的数字供电Capless LDO，其特征在于，包括第一PLDMMOS管、第二PLDMOS管、第一NLDMOS管、第二NLDMOS管、第三NLDMOS管、第四NLDMOS管、第五NLDMOS管、第六NLDMOS管、第七NLDMOS管、第八NLDMOS管、第九NLDMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一齐纳二极管、第二齐纳二极管、第三齐纳二极管、第四齐纳二极管、第一电容、第二电容和电阻；其中，
第一PLDMMOS管的源极接电源，第一PLDMMOS管的栅极与漏极互连；第二PLDMOS管的源极接电源，第二PLDMOS管的栅极接第一PLDMMOS管的漏极；
第一NLDMOS管的漏极接第一PLDMMOS管的漏极，第一NLDMOS管的栅极接基准电压；第二NLDMOS管的漏极接电源，第二NLDMOS管的栅极接基准电压；
第三PMOS管的源极接第一NLDMOS管的漏极，第三PMOS管的栅极接第四PMOS管的漏极；第一NOMOS管的漏极接第三PMOS管的漏极，第一NMOS管的栅极接偏置电压，第一NMOS源的源极接地；
第一PMOS管的源极接第二NLDMOS管的源极，第一PMOS管的栅极和漏极互连；第二NMOS管的漏极接第一PMOS管的漏极，第二NMOS管的栅极接偏置电压；第三NMOS管的漏极接第二NMOS管的源极，第三NMOS管的栅极接偏置电压，第三NMOS管的源极接地；
第三NLDMOS管的漏极接电源，第三NLDMOS管的栅极接第六PMOS管的漏极；第四PMOS管的源极接地第三NLDMOS管的源极，第四PMOS管的栅极与漏极互连；第四NMOS管的漏极接第四PMOS管的漏极，第四NMOS管的栅极接偏置电压；第五NMOS管的漏极接第四NMOS管的源极，第五NMOS管的栅极接偏置电压，第五NMOS管的源极接地；
第四NLDMOS管的漏极接第二PLDMOS管的漏极，第四NLDMOS管的栅极接第六PMOS管的漏极；第二PMOS管的源极接第四NLDMOS管的源极，第二PMOS管的栅极接第一PMOS管的漏极，第二PMOS管的漏极接地；
第五NLDMOS管的漏极接电源，第五NLDMOS管的栅极接第二PLDMOS管的漏极，第五NLDMOS管的栅极还接第一齐纳二极管的阴极，第一齐纳二极管的研究接第五NLDMOS管的源极；第五NLDMOS管栅极与第二PLDMOS管漏极的连接点还一次通过电阻和第一电容后接地；
第五PMOS管的源极接第五NLDMOS管的源极，第五PMOS管的栅极和漏极互连；第七NLDMOS管的漏极接第五PMOS管的漏极，第七NLDMOS管的栅极和漏极互连；第六NMOS管的漏极接第七NLDMOS管的源极，第六NMOS管的源极接地；
第六NLDMOS管的漏极接电源，第六NLDMOS管的栅极接第二PLDMOS管的漏极，第六NLDMOS管的栅极还接第二齐纳二极管的阴极，第二齐纳二极管的阳极接第六NLDMOS管的源极；第六PMOS管的源极接第六NLDMOS管的源极，第六PMOS管的栅极接第五PMOS管的漏极；
第八NLDMOS管的漏极接电源，第八NLDMOS管的栅极接第六NLDMOS管的源极；第七PMOS管的源极接第八NLDMOS管的漏极，第七PMOS管的栅极接第七NLDMOS管的源极，第七PMOS管的漏极接地；第八NLDMOS管源极与第七PMOS管源极的连接点还与第六PMOS管的漏极连接；
第九NLDMOS管的漏极接电源，第九NLDMOS管的栅极接第六NLDMOS管的源极，第九NLDMOS管的源极通过第二电容后接地；第九NLDMOS管的源极还通过第二电阻后与第八NLDMOS管的源极连接；第八NLDMOS管源极与第二电阻的连接点接第三齐纳二极管的阴极，第二齐纳二极管的阳极接地；第九NLDMOS管与第二电阻和第二电容的连接还接第四齐纳二极管的阴极，第四齐纳二极管的阳极接地；
第九NLDMOS管源极与第二电阻、第二电容、第四齐纳二极管阴极的连接点为输出端。
CN202110428218.7A 2021-04-21 2021-04-21 一种宽输入范围的数字供电Capless LDO Active CN113190075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110428218.7A CN113190075B (zh) 2021-04-21 2021-04-21 一种宽输入范围的数字供电Capless LDO

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110428218.7A CN113190075B (zh) 2021-04-21 2021-04-21 一种宽输入范围的数字供电Capless LDO

Publications (2)

Publication Number Publication Date
CN113190075A true CN113190075A (zh) 2021-07-30
CN113190075B CN113190075B (zh) 2022-04-22

Family

ID=76977881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110428218.7A Active CN113190075B (zh) 2021-04-21 2021-04-21 一种宽输入范围的数字供电Capless LDO

Country Status (1)

Country Link
CN (1) CN113190075B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326905A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种输出电容为任意大小的ldo

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205978A1 (en) * 2011-02-16 2012-08-16 Mediatek Singapore Pte. Ltd. Regulator providing various output voltages
CN103472880A (zh) * 2013-09-13 2013-12-25 电子科技大学 一种低压差线性稳压器
CN105045329A (zh) * 2015-07-07 2015-11-11 吉林大学 一种提高瞬态响应和电源抑制比的无片外电容ldo
CN105116955A (zh) * 2015-10-09 2015-12-02 东南大学 一种应用于全集成ldo的瞬态增强电路
CN106933288A (zh) * 2017-04-25 2017-07-07 电子科技大学 一种低功耗无片外电容型低压差线性稳压器
CN107092295A (zh) * 2017-04-28 2017-08-25 电子科技大学 一种高摆率快速瞬态响应ldo电路
CN107797599A (zh) * 2017-10-31 2018-03-13 中国电子科技集团公司第五十八研究所 具有动态补偿和快速瞬态响应的ldo电路
CN108549451A (zh) * 2018-05-23 2018-09-18 中国电子科技集团公司第五十八研究所 高压驱动芯片内部电源电路
CN109032241A (zh) * 2018-08-24 2018-12-18 电子科技大学 一种带电流限功能的低压差线性稳压器
CN111414035A (zh) * 2020-05-20 2020-07-14 电子科技大学 一种具有宽输入电压范围的低压差线性稳压器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205978A1 (en) * 2011-02-16 2012-08-16 Mediatek Singapore Pte. Ltd. Regulator providing various output voltages
CN103472880A (zh) * 2013-09-13 2013-12-25 电子科技大学 一种低压差线性稳压器
CN105045329A (zh) * 2015-07-07 2015-11-11 吉林大学 一种提高瞬态响应和电源抑制比的无片外电容ldo
CN105116955A (zh) * 2015-10-09 2015-12-02 东南大学 一种应用于全集成ldo的瞬态增强电路
CN106933288A (zh) * 2017-04-25 2017-07-07 电子科技大学 一种低功耗无片外电容型低压差线性稳压器
CN107092295A (zh) * 2017-04-28 2017-08-25 电子科技大学 一种高摆率快速瞬态响应ldo电路
CN107797599A (zh) * 2017-10-31 2018-03-13 中国电子科技集团公司第五十八研究所 具有动态补偿和快速瞬态响应的ldo电路
CN108549451A (zh) * 2018-05-23 2018-09-18 中国电子科技集团公司第五十八研究所 高压驱动芯片内部电源电路
CN109032241A (zh) * 2018-08-24 2018-12-18 电子科技大学 一种带电流限功能的低压差线性稳压器
CN111414035A (zh) * 2020-05-20 2020-07-14 电子科技大学 一种具有宽输入电压范围的低压差线性稳压器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘明亮等: "一种带过温保护和折返电流限的LDO设计", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326905A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种输出电容为任意大小的ldo
CN114326905B (zh) * 2022-01-04 2023-04-28 上海南芯半导体科技股份有限公司 一种输出电容为任意大小的ldo

Also Published As

Publication number Publication date
CN113190075B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US11480986B2 (en) PMOS-output LDO with full spectrum PSR
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN113050750B (zh) 一种能够实现宽输入范围和快速稳态的低压差线性稳压器
CN213934662U (zh) 一种无片外电容线性稳压电路
CN112860002B (zh) 一种瞬时响应线性稳压器
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
CN114510106B (zh) 一种应用于高温ldo的超低静态功耗漏电补偿电路
CN113190075B (zh) 一种宽输入范围的数字供电Capless LDO
CN114610107A (zh) 一种基于混合调制偏置电流产生电路的nmos ldo
CN114115425A (zh) 一种基准和运放合二为一的线性稳压器
CN110829830A (zh) 基于ldo的输出自适应电荷泵跟随电路
CN113311902A (zh) 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器
CN110908427A (zh) 一种应用于高压线性稳压器的限流保护电路
CN110879629A (zh) 一种低压差线性稳压电路
CN113970949B (zh) 一种快速响应的高速线性稳压器
CN113377152B (zh) 一种快速响应无外接电容型线性稳压器
CN112859984B (zh) 一种高电源抑制比快速瞬态的线性稳压器电路
CN111596719B (zh) 一种带防反接功能的高压ldo电路
Dwibedy et al. Fully on chip low dropout (LDO) voltage regulator with improved transient response
CN114844474A (zh) 一种用于大电流dcdc电源模块的误差放大器
CN111313568A (zh) 一种用于可穿戴式设备的能量获取电路及其电源管理电路
CN115129102B (zh) 低压差线性稳压器电路及电源管理芯片
Qian et al. A 1.26-ps-FoM output-capacitorless LDO with dual-path active-feedback frequency compensation and current-reused dynamic biasing in 65-nm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant