CN107797599A

CN107797599A - 具有动态补偿和快速瞬态响应的ldo电路

Info

Publication number: CN107797599A
Application number: CN201711047633.8A
Authority: CN
Inventors: 奚冬杰; 李现坤; 罗永波; 宣志斌
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2017-10-31
Filing date: 2017-10-31
Publication date: 2018-03-13
Anticipated expiration: 2037-10-31
Also published as: CN107797599B

Abstract

本发明实施例涉及模拟集成电路技术领域。本发明实施例中，一种具有动态补偿和快速瞬态响应的LDO电路，包括输入级、多环路增益级、输出级和负载级。本发明通过引入动态偏置的方式，使得输入级的增益以及多环路增益级中C1和工作于深线性区的MOS电阻RMN3所引入的零极点对与负载电流ILoad相关，保证了环路在整个负载范围内的稳定性。同时动态偏置的方式使得输入级的单位增益带宽变大，提高了电路的电源抑制比。另外，多环路增益级中利用MP6和MN11可以加速输出电容上电荷的卸放，提高重载向轻载跳变时电路的响应速度。MN9可以加速功率管MP7栅极寄生电容上电荷的卸放，提高轻载向重载跳变时电路的响应速度。

Description

具有动态补偿和快速瞬态响应的LDO电路

技术领域

本发明属于电子技术领域，涉及模拟集成电路技术领域，具体的说是涉及一种具有快速响应和动态补偿的LDO(低压差线性稳压器)电路。

背景技术

低压差线性稳压器具有非常广的应用范围，其用以提供一个经调整后的稳定输出的电源电压。在类似于手机、照相机、平板和笔记本电脑等移动电源的操作上提高LDO的性能是很有必要的，其有利于提高产品使用寿命和待机时间。

传统LDO电路结构如图1所示。其由第一增益级、第二增益级和输出级组成。第一增益级中R1和C1组成补偿网络。MP4为输出功率管、R4代表输出滤波电容C2上的寄生电阻、R2和R3为输出分压电阻、ILoad为负载。将基于以下几点和方法对图1所示LDO进行分析：1、R4阻值较低；2、R4和C2在系统传输函数中引入了高频零点，其位于环路单位增益带宽以外，且不影响系统的稳定性。

系统主极点位于输出端，由C2决定：

r_o为MOS管的输出阻抗，其可由电路负载电流(ILoad)以及MOS管的沟道长度调制系数(λ)来表示：

λ≈0.1V-1，对于低噪声应用R2+R3在100KΩ量级。因此当IL≥1mA时主极点随着负载电流的增大而增大，表达式有：

图1中LDO环路的DC增益和开环传输函数为：

gm为MOS管的跨导,为MOS管宽长比。

μ_n为NMOS沟道电子迁移率，Cox为MOS管单位面积栅电容。

将(2)、(3)和(5)式代入(4)式有：

由(6)和(7)式知，直流增益GDC为负载电流ILoad的减函数。

由于第一增益级的高输出阻抗，系统产生了第二主极点：

CMN3代表MOS管MN3栅极总的等效电容。

考虑R1和C1组成的补偿网络后，第二主极点变为：

由补偿网络R1和C1引入的零极点对为：

从(9)、(10)和(11)中可以看出，经补偿后p2<zc<pc，环路稳定性得到提升，近似为一阶系统。

但由(3)式知主极点大小正比于ILoad，且由(6)式知环路增益正比于因此对单位增益带宽(UGF)有：

因此单位增益带宽正比于这使得当负载电流在一个大的范围内变动时，要求始终保持环路的稳定存在困难。

同时为了驱动应用所要求的负载，输出功率管面积通常较大，其栅极寄生电容在pF量级。面对负载大范围的变化，会要求功率管栅极电压有几伏的波动。但功率管栅极电压的变化速度受限于对其充放电电流的大小，即图1中MN3所能提供的电流。高的瞬态响应速度要求高的静态电流(通常采用较大的输出滤波电容来减小瞬态纹波，但这样会减小环路带宽，不利于降低电路输出噪声)，因此在传统结构的LDO中难以同时满足快速瞬态响应和低静态功耗的要求。

因此传统LDO中，其最大优势为低输出纹波和噪声。但受限于结构，传统LDO难以满足：1、输出端极点随负载变化而变化，环路难以保证在所有负载情况下都稳定。2、电路低功耗和快速响应的要求。3、需要较大的输出滤波电容。

发明内容

本发明的目的，就是针对传统LDO电路所存在的问题，提出一种具有动态补偿和快速瞬态响应的LDO电路。

本发明的技术方案：一种具有动态补偿和快速瞬态响应的LDO电路，如图2所示，包括输入级、多环路增益级、输出级和负载级。

优选的，所述输入级由第一电流源I1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2构成。

优选的，所述多环路增益级由第二电流源I2、第一电容C1、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9组成。

优选的，所述输出级由第一电压源V1、第一电阻R1、第七PMOS管MP7、第十NMOS管MN10、第十一NMOS管MN11组成。

优选的，所述负载级由电流源ILoad、第二电容C2、第二电阻R2、第三电阻R3、第四电阻R4组成。

优选的，所述第一电流源I1其上端与电源相连，其下端接第一PMOS管MP1源极；第一PMOS管MP1其栅极接端口VREF，其源极接第二PMOS管MP2源极，其漏极接第一NMOS管MN1漏极；第二PMOS管MP2其栅极接VFB，其源极接第三PMOS管MP3漏极，其漏极接第二NMOS管MN2漏极；第三PMOS管MP3其栅极接VG，其源极接电源，其漏极接第一电流源I1下端；第一NMOS管MN1其栅极接第一PMOS管MP1漏极，其源极接地，其漏极接第一PMOS管MP1漏极；第二NMOS管MN2其栅极接第一NMOS管MN1栅极，其源极接地，其漏极接第二PMOS管MP2漏极。

优选的，所述第二电流源I2其上端接电源，其下端接第六NMOS管MN6漏极；第一电容C1其上极接第二NMOS管MN2漏极，其下级接第三NMOS管MN3漏极；第四PMOS管MP4其栅极接VG，其源极接电源、其漏极接第四NMOS管MN4漏极；第五PMOS管MP5其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第五NMOS管MN5；第六PMOS管MP6其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第九NMOS管MN9漏极；第三NMOS管MN3其栅极接第四NMOS管MN4栅极，其源极接地，其漏极接第一电容C1下极；第四NMOS管MN4其栅极接第三NMOS管MN3栅极，其源极接地，其漏极接第四PMOS管MP4漏极；第五NMOS管MN5其栅极接第五PMOS管MP5漏极，其源极接地，其漏极接第五PMOS管MP5漏极；第六NMOS管MN6其栅极接第五NMOS管MN5栅极，其源极接地，其漏极接第二电源I2下端；第七NMOS管MN7其栅极接第八NMOS管MN8源极，其源极接地，其漏极接第八NMOS管MN8源极；第八NMOS管MN8其栅极接第二电流源I2下极，其源极接第七NMOS管MN7栅极，其漏极接接第二电流源I2下极；第九NMOS管MN9其栅极接第八NMOS管MN8漏极，其源极接地，其漏极接第六PMOS管MP6漏极。

优选的，所述第一电压源V1其上端接第十NMOS管MN10栅极，其下端接地；第一电阻R1其上端接电源，其下端接VG；第七PMOS管MP7其栅极接VG，其源极接电源，其漏极接VOUT；第十NMOS管MN10其栅极接第一电压源V1上极，其源极接第六PMOS管MP6漏极，其漏极接VG；第十一NMOS管MN11其栅极接第六PMOS管MP6漏极，其源极接地，其漏极接VOUT。

优选的，其中，所述电流源ILoad其上极接VOUT，其下极接地；第二电容C2其上极接第二电阻R2下极，其下极接地；第二电阻R2其上极接VOUT，其下极接第二电容C2上极；第三电阻R3其上极接VOUT，其下极接第四电阻R4上极；第四电阻R4其上极接第三电阻R3下极，其下极接地。

本发明的有益效果为：1、通过引入动态偏置的方式，使得输入级的增益以及多环路增益级中C1和工作于深线性区的MOS电阻RMN3所引入的零极点对与负载电流ILoad相关，保证了环路在整个负载范围内的稳定性。同时动态偏置的方式使得输入级的单位增益带宽变大，提高了电路的电源抑制比。2、多环路增益级中利用MP6和MN11可以加速输出电容上电荷的卸放，提高重载向轻载跳变时电路的响应速度。MN9可以加速功率管MP7栅极寄生电容上电荷的卸放，提高轻载向重载跳变时电路的响应速度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为传统LDO的电路结构图；

图2为本发明所提出的具有动态补偿和快速瞬态响应的LDO电路图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

下面结合附图对本发明作进一步说明。

本发明提出一种通过：1、通过引入动态偏置的方式，使得输入级的增益以及多环路增益级中C1和工作于深线性区的MOS电阻RMN3所引入的零极点对与负载电流IIload相关，保证了环路在整个负载范围内的稳定性。同时动态偏置的方式使得输入级的单位增益带宽变大，提高了电路的电源抑制比。2、多环路增益级中利用MP6和MN11可以加速输出电容上电荷的卸放，提高重载向轻载跳变时电路的响应速度。MN9可以加速功率管MP7栅极寄生电容上电荷的卸放，提高轻载向重载跳变时电路的响应速度。

如图2所示，本发明的电路包括：输入级、多环路增益级、输出级和负载级；

其中所述输入级由第一电流源I1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2构成；所述第一电流源I1其上端与电源相连，其下端接第一PMOS管MP1源极；第一PMOS管MP1其栅极接端口VREF，其源极接第二PMOS管MP2源极，其漏极接第一NMOS管MN1漏极；第二PMOS管MP2其栅极接VFB，其源极接第三PMOS管MP3漏极，其漏极接第二NMOS管MN2漏极；第三PMOS管MP3其栅极接VG，其源极接电源，其漏极接第一电流源I1下端；第一NMOS管MN1其栅极接第一PMOS管MP1漏极，其源极接地，其漏极接第一PMOS管MP1漏极；第二NMOS管MN2其栅极接第一NMOS管MN1栅极，其源极接地，其漏极接第二PMOS管MP2漏极。

所述多环路增益级由第二电流源I2、第一电容C1、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9组成；所述第二电流源I2其上端接电源，其下端接第六NMOS管MN6漏极；第一电容C1其上极接第二NMOS管MN2漏极，其下级接第三NMOS管MN3漏极；第四PMOS管MP4其栅极接VG，其源极接电源、其漏极接第四NMOS管MN4漏极；第五PMOS管MP5其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第五NMOS管MN5；第六PMOS管MP6其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第九NMOS管MN9漏极；第三NMOS管MN3其栅极接第四NMOS管MN4栅极，其源极接地，其漏极接第一电容C1下极；第四NMOS管MN4其栅极接第三NMOS管MN3栅极，其源极接地，其漏极接第四PMOS管MP4漏极；第五NMOS管MN5其栅极接第五PMOS管MP5漏极，其源极接地，其漏极接第五PMOS管MP5漏极；第六NMOS管MN6其栅极接第五NMOS管MN5栅极，其源极接地，其漏极接第二电源I2下端；第七NMOS管MN7其栅极接第八NMOS管MN8源极，其源极接地，其漏极接第八NMOS管MN8源极；第八NMOS管MN8其栅极接第二电流源I2下极，其源极接第七NMOS管MN7栅极，其漏极接接第二电流源I2下极；第九NMOS管MN9其栅极接第八NMOS管MN8漏极，其源极接地，其漏极接第六PMOS管MP6漏极。

所述输出级由第一电压源V1、第一电阻R1、第七PMOS管MP7、第十NMOS管MN10、第十一NMOS管MN11组成；第一电压源V1其上端接第十NMOS管MN10栅极，其下端接地；第一电阻R1其上端接电源，其下端接VG；第七PMOS管MP7其栅极接VG，其源极接电源，其漏极接VOUT；第十NMOS管MN10其栅极接第一电压源V1上极，其源极接第六PMOS管MP6漏极，其漏极接VG；第十一NMOS管MN11其栅极接第六PMOS管MP6漏极，其源极接地，其漏极接VOUT。

所述负载级由电流源ILoad、第二电容C2、第二电阻R2、第三电阻R3、第四电阻R4组成；其中电流源ILoad其上极接VOUT，其下极接地；第二电容C2其上极接第二电阻R2下极，其下极接地；第二电阻R2其上极接VOUT，其下极接第二电容C2上极；第三电阻R3其上极接VOUT，其下极接第四电阻R4上极；第四电阻R4其上极接第三电阻R3下极，其下极接地。

本发明的工作原理为：

此时调零电阻由工作于线性区的MN3代替(Vth(N)为NMOS管阈值电压)：

此时图1中调零电阻R1由线性MOS电阻RMN3代替:

式(16)显补偿网络所产生的零点与成正比，随负载的增大而增大。

合理设置参数使得在应用范围内一直成立，则：

Cp为在输入级的输出端的总等效电容。

因此p2正比于ILoad,且pc与zc的比值固定。

此时输入级的单位增益带宽(UGFINPUT)为：

此时输入级的单位增益带宽正比于从而提高了重载情况下电路的电源抑制比。

考虑动态偏置的情况重新计算(4)式，并和(3)、(6)、(17)式一起带入(12)式，则对环路单位增益带宽有：

此时UGF、zc、pc皆正比于因此环路相位裕度(PM)为固定值，保证了在全负载范围内的稳定性：

同时本发明通过多环路增益级提高了电路瞬态响应的速度：

当由轻载跳重载时，MP5和MP6中电流减小，通过电流源I2使得MN9栅极电压上升，通过MN10加速对功率管MP7栅极电荷的卸放，从而使功率管栅极电位快速降至稳定值，提高响应速度。

当由重载跳轻载时，MP5和MP6中电流增大，通过MN6使得MN9栅极电压下降，从而使得MN11栅极电压快速上升，利用MN11对输出滤波电容上电荷进行快速卸放，提高响应速度。

综上所述，1、本发明利用了动态偏置结构使得环路单位增益带宽以及补偿网络所产生的零级点对均与成正比，从而保证了电路在负载变化时相位裕度基本不变，提高了电路在全负载范围内的稳定性。且此种方法提高了输入级的单位增益带宽，提高了电路的电源抑制比。2、利用多环路增益级，使得当负载变化时可以有额外的大电流(不增加静态功耗)对输出功率管栅极寄生电容以及输出滤波电容上的电荷进行快速泄放提高了瞬态响应速度，降低了对输出滤波电容值的需求。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种具有动态补偿和快速瞬态响应的LDO电路，其特征在于：

所述LDO电路，包括输入级、多环路增益级、输出级和负载级。

2.如权利要求1所述的LDO电路，其特征在于：

所述输入级由第一电流源I1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2构成。

3.如权利要求1所述的LDO电路，其特征在于：

所述多环路增益级由第二电流源I2、第一电容C1、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9组成。

4.如权利要求1所述的LDO电路，其特征在于：

所述输出级由第一电压源V1、第一电阻R1、第七PMOS管MP7、第十NMOS管MN10、第十一NMOS管MN11组成。

5.如权利要求1所述的LDO电路，其特征在于：

所述负载级由电流源ILoad、第二电容C2、第二电阻R2、第三电阻R3、第四电阻R4组成。

6.如权利要求2所述的LDO电路，其特征在于：

所述第一电流源I1其上端与电源相连，其下端接第一PMOS管MP1源极；第一PMOS管MP1其栅极接端口VREF，其源极接第二PMOS管MP2源极，其漏极接第一NMOS管MN1漏极；第二PMOS管MP2其栅极接VFB，其源极接第三PMOS管MP3漏极，其漏极接第二NMOS管MN2漏极；第三PMOS管MP3其栅极接VG，其源极接电源，其漏极接第一电流源I1下端；第一NMOS管MN1其栅极接第一PMOS管MP1漏极，其源极接地，其漏极接第一PMOS管MP1漏极；第二NMOS管MN2其栅极接第一NMOS管MN1栅极，其源极接地，其漏极接第二PMOS管MP2漏极。

7.如权利要求3所述的LDO电路，其特征在于：

所述第二电流源I2其上端接电源，其下端接第六NMOS管MN6漏极；第一电容C1其上极接第二NMOS管 MN2漏极，其下级接第三NMOS管MN3漏极；第四PMOS管MP4其栅极接VG，其源极接电源、其漏极接第四NMOS管MN4漏极；第五PMOS管MP5其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第五NMOS管MN5；第六PMOS管MP6其栅极接第二PMOS管MP2漏极，其源极接VFB，其漏极接第九NMOS管MN9漏极；第三NMOS管MN3其栅极接第四NMOS管MN4栅极，其源极接地，其漏极接第一电容C1下极；第四NMOS管MN4其栅极接第三NMOS管MN3栅极，其源极接地，其漏极接第四PMOS管MP4漏极；第五NMOS管MN5其栅极接第五PMOS管MP5漏极，其源极接地，其漏极接第五PMOS管MP5漏极；第六NMOS管MN6其栅极接第五NMOS管MN5栅极，其源极接地，其漏极接第二电源I2下端；第七NMOS管MN7其栅极接第八NMOS管MN8源极，其源极接地，其漏极接第八NMOS管MN8源极；第八NMOS管MN8其栅极接第二电流源I2下极，其源极接第七NMOS管MN7栅极，其漏极接接第二电流源I2下极；第九NMOS管MN9其栅极接第八NMOS管MN8漏极，其源极接地，其漏极接第六PMOS管MP6漏极。

8.如权利要求4所述的LDO电路，其特征在于：

所述第一电压源V1其上端接第十NMOS管MN10栅极，其下端接地；第一电阻R1其上端接电源，其下端接VG；第七PMOS管MP7其栅极接VG，其源极接电源，其漏极接VOUT；第十NMOS管MN10其栅极接第一电压源V1上极，其源极接第六PMOS管MP6漏极，其漏极接VG；第十一NMOS管MN11其栅极接第六PMOS管MP6漏极，其源极接地，其漏极接VOUT。

9.如权利要求5所述的LDO电路，其特征在于：

其中，所述电流源ILoad其上极接VOUT，其下极接地；第二电容C2其上极接第二电阻R2下极，其下极接地；第二电阻R2其上极接VOUT，其下极接第二电容C2上极；第三电阻R3其上极接VOUT，其下极接第四电阻R4上极；第四电阻R4其上极接第三电阻R3下极，其下极接地。