CN109116905A - 一种应用于ldo的快速瞬态响应电路 - Google Patents

Abstract

本发明提供了一种应用于LDO的快速瞬态响应电路，采用无片外大电容的LDO电路，通过改进LDO的内部电路，能够做到增强LDO的快速瞬态响应能力并且不减弱电路其它性能。本发明将EA的尾电流分两部分，一部分采用固定电流偏置，一部分采用来自输出负载采样的电流。在电路中可以做到既不会增加芯片的静态电流，又能在负载突然增大时，环路的带宽和压摆率增加，环路的响应速度也随之增加。

Description

一种应用于LDO的快速瞬态响应电路

技术领域

本发明涉及集成电路领域，尤其是一种LDO电路。

背景技术

随着集成电路工艺的快速发展，生活中相关的电子产品也应用的越来越多，对于相关集成电路芯片的性能要求也变得更高。低压差线性稳压器(LDO)由于具有低压差、低噪声和低功耗等一系列特点在集成电路尤其是低功耗电路中广泛应用。

虽然现阶段在相关电路设计中LDO有很多的优点，但瞬态响应问题一直是相关设计领域的难题。LDO芯片在正常电压下工作时，外接负载的电流经常出现变化，LDO电路如果对负载的瞬态响应不及时，LDO电路的输出电压会出现较大的波动，会影响芯片的正常工作。目前电路一般采用外接大的片外电容的方法进行提升电路输出端的瞬态响应，但由于片外电容只能焊接到芯片之外，降低了芯片的集成度，并且增加了电路上产生的寄生电路，严重影响电路的稳定性。

发明内容

为了克服现有技术的不足，本发明提供一种应用于LDO的快速瞬态响应电路，来提高无外接电容LDO的瞬态响应能力。

本发明解决其技术问题所采用的技术方案是：

所述应用于LDO的快速瞬态响应电路，包括P沟道增强型MOS管MP1-MP9，N沟道增强型MOS管MN1-MN3，分压电阻R1和R2，外部固定偏置电路模块以及负载采样电路模块，还包括Vcc端口、VREF端口、Vb端口和Vout端口，所述Vcc端口与电源输入端连接，所述VREF与基准电压端连接，所述Vb端口与外接偏置连接，所述Vout端口为整体电路输出端口。

所述P沟道增强型MOS管MP1源极端连接电源Vcc端，栅极漏极接外部固定电路模块和P沟道增强型MOS管MP2的栅极；所述P沟道增强型MOS管MP2源极连接电源Vcc端，P沟道增强型MOS管MP2的栅极连接P沟道增强型MOS管MP1的栅极漏极和外部固定电路模块，P沟道增强型MOS管MP2的漏极连接P沟道增强型MOS管MP3的漏极和P沟道增强型MOS管MP5、MP6的源极，P沟道增强型MOS管MP1和MP2共同构成一个电流镜电路模块，负责镜像外部固定偏置电路提供的电流。

所述P沟道增强型MOS管MP3源极连接所述电源Vcc端，P沟道增强型MOS管MP3的栅极连接P沟道增强型MOS管MP4的栅极漏极和负载采样电路模块的输出端，P沟道增强型MOS管MP3漏极连接P沟道增强型MOS管MP2的漏极和P沟道增强型MOS管MP5、MP6的源极；

所述P沟道增强型MOS管MP4源极连接电源Vcc端，P沟道增强型MOS管MP4的栅极漏极连接P沟道增强型MOS管MP3的栅极和负载采样电路模块的输出端，所述P沟道增强型MOS管MP3和MP4共同构成另一个电流镜电路模块，负责镜像负载采样电路模块提供的电流。

所述P沟道增强型MOS管MP5源极连接P沟道增强型MOS管MP2和MP3的漏极以及P沟道增强型MOS管MP6的源极，P沟道增强型MOS管MP5的栅极连接基准电压VREF端口，P沟道增强型MOS管MP5的漏极连接N沟道增强型MOS管MN1的漏极栅极和MN2的栅极；

所述P沟道增强型MOS管MP6源极连接P沟道增强型MOS管MP2、MP3的漏极以及P沟道增强型MOS管MP5的源极，P沟道增强型MOS管MP6栅极连接在分压电阻R1和R2之间，P沟道增强型MOS管MP6的漏极连接P沟道增强型MOS管MP7的栅极和N沟道增强型MOS管MN2的漏极。

所述N沟道增强型MOS管MN1的源极接地，N沟道增强型MOS管MN1栅极漏极连接P沟道增强型MOS管MP5的漏极和N沟道增强型MOS管NM2的栅极；所述N沟道增强型MOS管MN2源极接地，N沟道增强型MOS管MN2的栅极连接N沟道增强型MOS管MN1的栅极漏极和P沟道增强型MOS管MP5的漏极，N沟道增强型MOS管MN2漏极连接P沟道增强型MOS管MP6的漏极和P沟道增强型MOS管MP7的栅极；所述P沟道增强型MOS管MP5、MP6和N沟道增强型MOS管MN1、MN2共同构成误差放大器，进行基准电压VREF和来自输出端分压电阻R1和R2产生的比较电压的的误差放大。

所述P沟道增强型MOS管MP7源极连接所述电源Vcc端，P沟道增强型MOS管MP7的栅极连接P沟道增强型MOS管MP6的漏极和N沟道增强型MOS管MN2的漏极，P沟道增强型MOS管MP7的漏极连接N沟道增强型MOS管MN3的漏极和P沟道增强型MOS管MP8、MP9的栅极。

所述P沟道增强型MOS管MP8作为误差放大器输出端的功率管，P沟道增强型MOS管MP8的源极连接所述P沟道增强型MOS管MP9源极和Vcc输入端口，P沟道增强型MOS管MP8的栅极连接N沟道增强型MOS管MN3的漏极、P沟道增强型MOS管MP7的漏极和MP9的栅极，P沟道增强型MOS管MP8漏极连接负载采样电路模块的输入1端、电阻R1的一端和Vout输出端口；

所述P沟道增强型MOS管MP9，做为负载电路的采样管，P沟道增强型MOS管MP9源极连接P沟道增强型MOS管MP8源极和Vcc输入端口，P沟道增强型MOS管MP9栅极连接N沟道增强型MOS管MN3的漏极、P沟道增强型MOS管MP7的漏极和MP8的栅极，P沟道增强型MOS管MP9的漏极连接所述负载采样电路模块的输入2端。

所述分压电阻R1一端连接P沟道增强型MOS管MP8的漏极、负载采样电路模块的1输入端和Vout输出端口，另一端连接P沟道增强型MOS管MP6的栅极和分压电阻R2的一端；所述分压电阻R2另一端接地，分压电阻R1和R2为P沟道增强型MOS管MP5和P沟道增强型MOS管MP6的构成的误差比较器提供比较电压。

所述N沟道增强型MOS管MN3源极接地，N沟道增强型MOS管MN3的栅极连接外部偏置Vb端，N沟道增强型MOS管MN3的漏极连接P沟道增强型MOS管MP7的漏极和P沟道增强型MOS管MP8及P沟道增强型MOS管MP9的栅极。

所述固定偏置电路模块连接P沟道增强型MOS管MP1的漏极栅极和MP2的栅极，提供外部固定的电流偏置。

所述负载采样电路模块输入1端连接P沟道增强型MOS功率管MP8的漏极、分压电阻R1的一端和Vout输出端口，输入2端连接P沟道增强型MOS采样管MP9的漏极，负载采样电路模块的输出端连接P沟道增强型MOS管MP4的漏极栅极和MP3的栅极，提供外部负载采样的电流。

结合图1所示，整体电路的工作机制为：当电源Vcc供电时，所述P沟道增强型MOS管MP5、P沟道增强型MOS管MP6、N沟道增强型MOS管MN1和N沟道增强型MOS管MN2组成的误差放大器，通过P沟道增强型MOS管MP2镜像P沟道增强型MOS管MP1上来自外部固定偏置电路模块的电流I1作为EA输入级的尾电流，对分压电阻R2的一端比较电压和基准输入电压VREF之差进行放大；误差放大器将级输出也就是误差放大器的输出传入到P沟道增强型MOS管MP7的栅极，P沟道增强型MOS管MP7和N沟道增强型MOS管MN3构成输出级，其中Vb端给N沟道增强型MOS管MN3提供偏置；输出级驱动P沟道增强型MOS功率管MP8和P沟道增强型MOS采样管MP9的栅极，P沟道增强型MOS采样管MP9依比例在负载采样模块电路中完成对P沟道增强型MOS采样管MP8电流的采样，通过负载采样电路模块的内部转换，将电路输出的采样结果提供到P沟道增强型MOS管MP4的栅漏极，P沟道增强型MOS管MP3进行镜像输出的采样电流，通过漏极结合P沟道增强型MOS采样管MP2的镜像电流一同作为误差放大器的尾电流；其中假设所述功率管MP8和采样管MP9的尺寸比为m:n，P沟道增强型MOS管MP3的尺寸为1，则有负载采样电流模块的输出电流Iload与通过所述P沟道增强型MOS管MP3的电流I2之比为：

当负载电流发生变化时，所述负载采样电路将电流变化值通过镜像传输到误差放大器的尾部，误差放大器的响应速度同时根据负载电流的变化发生改变，从而使整个环路的带宽增大，故环路的响应速度增加，负载瞬态的速度加快。

本发明的有益效果在于：将EA的尾电流分两部分，一部分采用固定电流偏置，一部分采用来自输出负载采样的电流。在电路中可以做到既不会增加芯片的静态电流，又能在负载突然增大时，环路的带宽和压摆率增加，环路的响应速度也随之增加。

附图说明

图1是本发明应用于LDO的快速瞬态响应电路图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

为了解决外接电容对于LDO电路产生的额外影响，本发明采用无片外大电容的LDO电路，通过改进LDO的内部电路，能够做到增强LDO的快速瞬态响应能力并且不减弱电路其它性能。

所述应用于LDO的快速瞬态响应电路包括P沟道增强型MOS管MP1-MP9，N沟道增强型MOS管MN1-MN3，分压电阻R1和R2，外部固定偏置电路模块以及负载采样电路模块，还包括Vcc端口、VREF端口、Vb端口和Vout端口。所述Vcc端口与电源输入端连接，所述VREF与基准电压端连接，所述Vb端口与外接偏置连接，所述Vout端口为整体电路输出端口。

所述P沟道增强型MOS管MP1源极端连接所述电源Vcc端，栅极漏极接外部固定电路模块和所述P沟道增强型MOS管MP2的栅极；所述P沟道增强型MOS管MP2源极连接所述电源Vcc端，栅极连接所述P沟道增强型MOS管MP1的栅极漏极和所述外部固定电路模块，漏极连接所述P沟道增强型MOS管MP3的漏极和所述P沟道增强型MOS管MP5、MP6的源极。所述P沟道增强型MOS管MP1和MP2共同构成一个电流镜电路模块，主要负责镜像外部固定偏置电路提供的电流。

所述P沟道增强型MOS管MP3源极连接所述电源Vcc端，栅极连接所述P沟道增强型MOS管MP4的栅极漏极和负载采样电路模块的输出端，漏极连接所述P沟道增强型MOS管MP2的漏极和所述P沟道增强型MOS管MP5、MP6的源极；所述P沟道增强型MOS管MP4源极连接所述电源Vcc端，栅极漏极连接所述P沟道增强型MOS管MP3的栅极和所述负载采样电路模块的输出端。所述P沟道增强型MOS管MP3和MP4共同构成另一个电流镜电路模块，主要负责镜像负载采样电路模块提供的电流。

所述P沟道增强型MOS管MP5源极连接所述P沟道增强型MOS管MP2和MP3的漏极以及所述P沟道增强型MOS管MP6的源极，栅极连接所述基准电压VREF端口，漏极连接所述N沟道增强型MOS管MN1的漏极栅极和MN2的栅极；所述P沟道增强型MOS管MP6源极连接所述P沟道增强型MOS管MP2、MP3的漏极以及所述P沟道增强型MOS管MP5的源极，栅极连接所述分压电阻R1和R2之间，漏极连接所述P沟道增强型MOS管MP7的栅极和所述N沟道增强型MOS管MN2的漏极。

所述N沟道增强型MOS管MN1源极接地，栅极漏极连接所述P沟道增强型MOS管MP5的漏极和所述N沟道增强型MOS管NM2的栅极；所述N沟道增强型MOS管MN2源极接地，栅极连接所述N沟道增强型MOS管MN1的栅极漏极和所述P沟道增强型MOS管MP5的漏极，漏极连接所述P沟道增强型MOS管MP6的漏极和所述P沟道增强型MOS管MP7的栅极。所述P沟道增强型MOS管MP5、MP6和N沟道增强型MOS管MN1、MN2共同构成误差放大器，主要进行基准电压VREF和来自输出端分压电阻R1和R2产生的比较电压的的误差放大。

所述P沟道增强型MOS管MP7源极连接所述电源Vcc端，栅极连接所述P沟道增强型MOS管MP6的漏极和所述N沟道增强型MOS管MN2的漏极，漏极连接所述N沟道增强型MOS管MN3的漏极和所述P沟道增强型MOS管MP8、MP9的栅极。

所述P沟道增强型MOS管MP8作为误差放大器输出端的功率管，其源极连接所述P沟道增强型MOS管MP9源极和Vcc输入端口，栅极连接所述N沟道增强型MOS管MN3的漏极、所述P沟道增强型MOS管MP7的漏极和MP9的栅极，漏极连接所述负载采样电路模块的输入1端、电阻R1的一端和Vout输出端口；

所述P沟道增强型MOS管MP9，做为负载电路的采样管，其源极连接所述P沟道增强型MOS管MP8源极和Vcc输入端口，栅极连接所述N沟道增强型MOS管MN3的漏极、所述P沟道增强型MOS管MP7的漏极和MP8的栅极，漏极连接所述负载采样电路模块的输入2端。

所述分压电阻R1一端连接所述P沟道增强型MOS管MP8的漏极、负载采样电路模块的1输入端和Vout输出端口，另一端连接所述P沟道增强型MOS管MP6的栅极和分压电阻R2的一端；所述分压电阻R2另一端接地。分压电阻R1和R2主要为所述P沟道增强型MOS管MP5和P沟道增强型MOS管MP6的构成的误差比较器提供比较电压。

所述N沟道增强型MOS管MN3源极接地，栅极连接所述外部偏置Vb端，漏极连接所述P沟道增强型MOS管MP7的漏极和MP8、MP9的栅极。

所述固定偏置电路模块连接所述P沟道增强型MOS管MP1的漏极栅极和MP2的栅极，主要提供外部固定的电流偏置。

所述负载采样电路模块输入1端连接所述P沟道增强型MOS功率管MP8的漏极、分压电阻R1的一端和Vout输出端口，输入2端连接所述P沟道增强型MOS采样管MP9的漏极，输出端连接所述P沟道增强型MOS管MP4的漏极栅极和MP3的栅极，主要提供外部负载采样的电流。

结合图1所示，所述应用于LDO的快速瞬态响应电路的工作机制为：当电源Vcc供电时，所述P沟道增强型MOS管MP5、P沟道增强型MOS管MP6、N沟道增强型MOS管MN1和N沟道增强型MOS管MN2组成的误差放大器，通过所述P沟道增强型MOS管MP2镜像所述P沟道增强型MOS管MP1上来自外部固定偏置电路模块的电流I1作为EA输入级的尾电流，对分压电阻R2的一端比较电压和基准输入电压VREF之差进行放大。所述误差放大器将级输出也就是误差放大器的输出传入到所述P沟道增强型MOS管MP7的栅极，所述P沟道增强型MOS管MP7和所述N沟道增强型MOS管MN3构成输出级，其中Vb端给所述N沟道增强型MOS管MN3提供偏置。输出级驱动所述P沟道增强型MOS功率管MP8和所述P沟道增强型MOS采样管MP9的栅极，所述MP9依比例在负载采样模块电路中完成对所述MP8电流的采样，通过负载采样电路模块的内部转换，将电路输出的采样结果提供到所述P沟道增强型MOS管MP4的栅漏极，所述P沟道增强型MOS管MP3进行镜像输出的采样电流，通过漏极结合MP2的镜像电流一同作为误差放大器的尾电流。其中假设所述功率管MP8和所述采样管MP9的尺寸比为m:n，P沟道增强型MOS管MP3的尺寸为1，则有负载采样电流模块的输出电流Iload与通过所述P沟道增强型MOS管MP3的电流I2之比为：

当负载电流发生变化时，所述负载采样电路将电流变化值通过镜像传输到误差放大器的尾部，误差放大器的响应速度同时根据负载电流的变化发生改变，从而使整个环路的带宽增大，故环路的响应速度增加，负载瞬态的速度加快。

综上，本发明提出了一种具有负温度系数的带反接保护的双向高压限流电路，最终可以做到在高压电路中进行电路双向电流的限制。相对于之前的限流电路，本发明的电路加入了具有负温度系数的调节电路和反接保护的双向限流电路，进而实现对以往限流电路的进一步改进，在电路使用中更加安全可靠。

Claims (1)

1.一种应用于LDO的快速瞬态响应电路，其特征在于：

所述应用于LDO的快速瞬态响应电路，包括P沟道增强型MOS管MP1-MP9，N沟道增强型MOS管MN1-MN3，分压电阻R1和R2，外部固定偏置电路模块以及负载采样电路模块，还包括Vcc端口、VREF端口、Vb端口和Vout端口，所述Vcc端口与电源输入端连接，所述VREF与基准电压端连接，所述Vb端口与外接偏置连接，所述Vout端口为整体电路输出端口；

所述P沟道增强型MOS管MP1源极端连接电源Vcc端，栅极漏极接外部固定电路模块和P沟道增强型MOS管MP2的栅极；所述P沟道增强型MOS管MP2源极连接电源Vcc端，P沟道增强型MOS管MP2的栅极连接P沟道增强型MOS管MP1的栅极漏极和外部固定电路模块，P沟道增强型MOS管MP2的漏极连接P沟道增强型MOS管MP3的漏极和P沟道增强型MOS管MP5、MP6的源极，P沟道增强型MOS管MP1和MP2共同构成一个电流镜电路模块，负责镜像外部固定偏置电路提供的电流；

所述P沟道增强型MOS管MP3源极连接所述电源Vcc端，P沟道增强型MOS管MP3的栅极连接P沟道增强型MOS管MP4的栅极漏极和负载采样电路模块的输出端，P沟道增强型MOS管MP3漏极连接P沟道增强型MOS管MP2的漏极和P沟道增强型MOS管MP5、MP6的源极；

所述P沟道增强型MOS管MP4源极连接电源Vcc端，P沟道增强型MOS管MP4的栅极漏极连接P沟道增强型MOS管MP3的栅极和负载采样电路模块的输出端，所述P沟道增强型MOS管MP3和MP4共同构成另一个电流镜电路模块，负责镜像负载采样电路模块提供的电流；

所述P沟道增强型MOS管MP5源极连接P沟道增强型MOS管MP2和MP3的漏极以及P沟道增强型MOS管MP6的源极，P沟道增强型MOS管MP5的栅极连接基准电压VREF端口，P沟道增强型MOS管MP5的漏极连接N沟道增强型MOS管MN1的漏极栅极和MN2的栅极；

所述P沟道增强型MOS管MP6源极连接P沟道增强型MOS管MP2、MP3的漏极以及P沟道增强型MOS管MP5的源极，P沟道增强型MOS管MP6栅极连接在分压电阻R1和R2之间，P沟道增强型MOS管MP6的漏极连接P沟道增强型MOS管MP7的栅极和N沟道增强型MOS管MN2的漏极；

所述N沟道增强型MOS管MN1的源极接地，N沟道增强型MOS管MN1栅极漏极连接P沟道增强型MOS管MP5的漏极和N沟道增强型MOS管NM2的栅极；所述N沟道增强型MOS管MN2源极接地，N沟道增强型MOS管MN2的栅极连接N沟道增强型MOS管MN1的栅极漏极和P沟道增强型MOS管MP5的漏极，N沟道增强型MOS管MN2漏极连接P沟道增强型MOS管MP6的漏极和P沟道增强型MOS管MP7的栅极；所述P沟道增强型MOS管MP5、MP6和N沟道增强型MOS管MN1、MN2共同构成误差放大器，进行基准电压VREF和来自输出端分压电阻R1和R2产生的比较电压的的误差放大；

所述P沟道增强型MOS管MP7源极连接所述电源Vcc端，P沟道增强型MOS管MP7的栅极连接P沟道增强型MOS管MP6的漏极和N沟道增强型MOS管MN2的漏极，P沟道增强型MOS管MP7的漏极连接N沟道增强型MOS管MN3的漏极和P沟道增强型MOS管MP8、MP9的栅极；

所述P沟道增强型MOS管MP8作为误差放大器输出端的功率管，P沟道增强型MOS管MP8的源极连接所述P沟道增强型MOS管MP9源极和Vcc输入端口，P沟道增强型MOS管MP8的栅极连接N沟道增强型MOS管MN3的漏极、P沟道增强型MOS管MP7的漏极和MP9的栅极，P沟道增强型MOS管MP8漏极连接负载采样电路模块的输入1端、电阻R1的一端和Vout输出端口；

所述P沟道增强型MOS管MP9，做为负载电路的采样管，P沟道增强型MOS管MP9源极连接P沟道增强型MOS管MP8源极和Vcc输入端口，P沟道增强型MOS管MP9栅极连接N沟道增强型MOS管MN3的漏极、P沟道增强型MOS管MP7的漏极和MP8的栅极，P沟道增强型MOS管MP9的漏极连接所述负载采样电路模块的输入2端；

所述分压电阻R1一端连接P沟道增强型MOS管MP8的漏极、负载采样电路模块的1输入端和Vout输出端口，另一端连接P沟道增强型MOS管MP6的栅极和分压电阻R2的一端；所述分压电阻R2另一端接地，分压电阻R1和R2为P沟道增强型MOS管MP5和P沟道增强型MOS管MP6的构成的误差比较器提供比较电压；

所述N沟道增强型MOS管MN3源极接地，N沟道增强型MOS管MN3的栅极连接外部偏置Vb端，N沟道增强型MOS管MN3的漏极连接P沟道增强型MOS管MP7的漏极和P沟道增强型MOS管MP8及P沟道增强型MOS管MP9的栅极；

所述固定偏置电路模块连接P沟道增强型MOS管MP1的漏极栅极和MP2的栅极，提供外部固定的电流偏置；

所述负载采样电路模块输入1端连接P沟道增强型MOS功率管MP8的漏极、分压电阻R1的一端和Vout输出端口，输入2端连接P沟道增强型MOS采样管MP9的漏极，负载采样电路模块的输出端连接P沟道增强型MOS管MP4的漏极栅极和MP3的栅极，提供外部负载采样的电流；

所述应用于LDO的快速瞬态响应电路的工作机制为：当电源Vcc供电时，所述P沟道增强型MOS管MP5、P沟道增强型MOS管MP6、N沟道增强型MOS管MN1和N沟道增强型MOS管MN2组成的误差放大器，通过P沟道增强型MOS管MP2镜像P沟道增强型MOS管MP1上来自外部固定偏置电路模块的电流I1作为EA输入级的尾电流，对分压电阻R2的一端比较电压和基准输入电压VREF之差进行放大；误差放大器将级输出也就是误差放大器的输出传入到P沟道增强型MOS管MP7的栅极，P沟道增强型MOS管MP7和N沟道增强型MOS管MN3构成输出级，其中Vb端给N沟道增强型MOS管MN3提供偏置；输出级驱动P沟道增强型MOS功率管MP8和P沟道增强型MOS采样管MP9的栅极，P沟道增强型MOS采样管MP9依比例在负载采样模块电路中完成对P沟道增强型MOS采样管MP8电流的采样，通过负载采样电路模块的内部转换，将电路输出的采样结果提供到P沟道增强型MOS管MP4的栅漏极，P沟道增强型MOS管MP3进行镜像输出的采样电流，通过漏极结合P沟道增强型MOS采样管MP2的镜像电流一同作为误差放大器的尾电流；其中假设所述功率管MP8和采样管MP9的尺寸比为m:n，P沟道增强型MOS管MP3的尺寸为1，则有负载采样电流模块的输出电流Iload与通过所述P沟道增强型MOS管MP3的电流I2之比为：

当负载电流发生变化时，所述负载采样电路将电流变化值通过镜像传输到误差放大器的尾部，误差放大器的响应速度同时根据负载电流的变化发生改变，从而使整个环路的带宽增大，故环路的响应速度增加，负载瞬态的速度加快。