CN114546025B - 一种低静态功耗快速瞬态响应的ldo电路及芯片 - Google Patents

一种低静态功耗快速瞬态响应的ldo电路及芯片 Download PDF

Info

Publication number
CN114546025B
CN114546025B CN202210189702.3A CN202210189702A CN114546025B CN 114546025 B CN114546025 B CN 114546025B CN 202210189702 A CN202210189702 A CN 202210189702A CN 114546025 B CN114546025 B CN 114546025B
Authority
CN
China
Prior art keywords
electrode
control module
tube
input end
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210189702.3A
Other languages
English (en)
Other versions
CN114546025A (zh
Inventor
吴晓闻
田磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianji Semiconductor Technology Co ltd
Original Assignee
Shanghai Xianji Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianji Semiconductor Technology Co ltd filed Critical Shanghai Xianji Semiconductor Technology Co ltd
Priority to CN202210189702.3A priority Critical patent/CN114546025B/zh
Publication of CN114546025A publication Critical patent/CN114546025A/zh
Application granted granted Critical
Publication of CN114546025B publication Critical patent/CN114546025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明提供了一种低静态功耗快速瞬态响应的LDO电路及芯片，LDO电路包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块。本发明通过增设补偿控制模块和带宽控制模块，既保证了零负载时极低的静态功耗，也保证了快速瞬态响应的性能，补偿控制模块使得负载变化时LDO电路中的零点能够跟随在极点附近，以近似抵消极点对LDO电路的稳定性造成的影响，从而保证了LDO电路从零负载到满负载范围内的环路稳定性；带宽控制模块使得环路带宽随着负载电流加大而加大，加快了LDO环路的响应速度。所以本发明不仅能保证零负载时极低的静态功耗，也能保证快速瞬态响应的性能。

Description

一种低静态功耗快速瞬态响应的LDO电路及芯片
技术领域
本发明涉及半导体技术领域，特别是涉及一种低静态功耗快速瞬态响应的LDO电路及芯片。
背景技术
随着用电池供电的移动便携设备的普及，电源管理模块中低压差线性稳压器(lowdropout linear regulator，LDO)的性能变得日益重要，LDO关键的性能有以下三条：低的零负载静态功耗；大的电流负载能力；瞬态响应时保持小的下冲和过冲幅度，同时满足以上三点要求的难度非常大，现有技术的LDO电路往往都存有一定的缺陷。
在现有技术中，存在以下四种情况的现有LDO电路，第一种：能够提供的负载电流能力较小，如果加大负载能力，输出管增大，但这种电路为了保持环路的稳定性就不得不增加零负载时的静态电流；第二种：利用输出电容的等效串联电阻(Equivalent SeriesResistance,ESR)产生一个零点抵消低频非主极点，但是这样产生的零点不会随着负载电流变化，因此稳定性会随着负载电流的范围的加大而变差，而且大的ESR会加剧瞬态响应时的过冲和下冲幅度；第三种：用压控电流源产生左半平面的零点，但是一样会面临零点不能跟随负载的变化，从而稳定性会随着负载电流的范围的加大而变差；第四种：在输出管的驱动电路中引入负反馈，从而加快了瞬态响应速度，但是零负载的静态电流还是不够小。
综上，现有技术中的LDO电路存在无法同时满足极低的静态电流、快速的瞬态响应性能和大的负载范围等问题。
发明内容
鉴于以上现有技术的缺点，本发明的目的在于提供一种低静态功耗快速瞬态响应的LDO电路及芯片，以改善现有技术中的无法同时满足极低的静态电流、快速的瞬态响应性能和大的负载范围等技术问题。
为实现上述目的及其他相关目的，本发明提供一种低静态功耗快速瞬态响应的LDO电路，包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块：
所述第一级误差放大模块的正向输入端连接至参考电压，负向输入端连接至所述反馈模块的输出端，偏置输入端连接至所述带宽控制模块的第一输出端，输出端与所述频率补偿模块的输出端一齐连接至所述第二级误差放大模块的第一输入端；
所述第二级误差放大模块的第二输入端连接至所述带宽控制模块的第二输出端，第一输出端连接至所述频率补偿模块的第一输入端，第二输出端连接至所述输出控制模块的第一输入端和所述带宽控制模块的第一输入端；
所述频率补偿模块，第二输入端连接至所述补偿控制模块的第一输出端；
所述补偿控制模块，输入端连接至电源正极，第二输出端连接至所述带宽控制模块的第二输入端，第三输出端连接至所述输出控制模块的第二输入端；
所述带宽控制模块，第三输出端连接至所述输出控制模块的第三输入端和所述反馈模块的输入端；
所述输出控制模块的输出端连接至所述反馈模块的输入端。
在一种较优的实施例中，所述第一级误差放大模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管和第二NMOS管：
所述第一PMOS管的源极连接至电源正极，所述第一PMOS管的栅极连接至偏置电压，所述第一PMOS管的漏极连接至所述第二PMOS管和所述第三PMOS管的源极；
所述第二PMOS管的栅极作为所述第一级误差放大模块的反向输入端，所述第二PMOS管的漏极连接至所述第一NMOS管的漏极；
所述第三PMOS管的栅极作为所述第一级误差放大模块的正向输入端，所述第三PMOS管的漏极与所述第二NMOS管的漏极连接并作为所述第一级误差放大模块的输出端；
所述第二PMOS管和所述第三PMOS管的源极还作为所述第一级误差放大模块的偏置输入端；
所述第一NMOS管的栅极连接至所述第二NMOS管的栅极，且所述第一NMOS管的漏极与栅极连通；
所述第一NMOS与所述第二NMOS管的漏极均接地。
在一种较优的实施例中，所述频率补偿模块包括第三NMOS管、第一电容：
所述第三NMOS管的源极作为所述频率补偿模块的输出端，所述第三NMOS管的漏极串联所述第一电容后作为所述频率补偿模块的第一输入端，所述第三NMOS管的栅极作为所述频率补偿模块的第二输入端。
在一种较优的实施例中，所述第二级误差放大模块包括第四NMOS管和第四PMOS管：
所述第四NMOS管的栅极作为所述第二级误差放大模块的第一输入端，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接至所述第四PMOS管的漏极；
所述第四PMOS管的源极连接至电源正极，所述第四PMOS管的栅极连接至偏置电压，所述第四PMOS管的漏极连接至所述带宽控制模块的第二输出端，作为所述第二级误差放大模块的第二输入端，所述第四PMOS管的漏极还作为所述第二级误差放大模块的第一输出端和第二输出端。
在一种较优的实施例中，所述补偿控制模块包括第五PMOS管、第六PMOS管、运算放大器、第五NMOS管N5、第六NMOS管、第七NMOS管：
所述第五PMOS管的源极作为所述补偿控制模块的输入端，所述第五PMOS管的栅极连接至所述第六PMOS管的栅极，所述第五PMOS管的漏极连接至所述运算放大器的负极输入端，并作为所述补偿控制模块的第三输出端；
所述第六PMOS管的源极连接至电源正极，所述第六PMOS管的漏极连接至所述第五NMOS管N5的漏极；
所述运算放大器的正极输入端连接至所述第六PMOS管的漏极；
所述第五NMOS管N5的栅极连接至所述运算放大器的输出端，所述第五NMOS管N5的源极连接至所述第六NMOS管的漏极；
所述第六NMOS管的栅极与漏极连通，并作为所述补偿控制模块的第一输出端，所述第六NMOS管的源极连接至所述第七NMOS管的漏极，所述第六NMOS管的源极连接至所述第七NMOS管的漏极，并作为所述补偿控制模块的第二输出端；
所述第七NMOS管的栅极与漏极连通，所述第七NMOS管的源极接地。
在一种较优的实施例中，所述带宽控制模块包括第一电流偏置单元，第二电流偏置单元、电流镜单元和第八NMOS管：
所述第一电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第一输出端；
所述第二电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第二输出端；
所述电流镜单元的输入端作为所述带宽控制模块的第二输入端；
所述第八NMOS管的漏极作为所述带宽控制模块的第一输入端，所述第八NMOS管的栅极作为所述带宽控制模块的第三输出端，所述第八NMOS管的源极和栅极连通。
在一种较优的实施例中，所述电流镜单元包括第九NMOS管、第七PMOS管：
所述第九NMOS管的栅极作为所述电流镜单元的输入端，所述第九NMOS管的源极接地，所述第九NMOS管的漏极连接至所述第七PMOS管的漏极；
所述第七PMOS管的源极连接至电源正极，所述第七PMOS管的栅极作为所述电流镜单元的输出端，且所述第七PMOS管的栅极和漏极连通。
在一种较优的实施例中，所述第二电流偏置单元包括第八PMOS管：
所述第八PMOS管的栅极作为所述第二电流偏置单元的输入端，所述第八PMOS管的源极连接至电源正极，所述第八PMOS管的漏极作为所述第二电流偏置单元的输出端。
在一种较优的实施例中，所述第一电流偏置单元包括第九PMOS管：
所述第九PMOS管的栅极作为所述第一电流偏置单元的输入端，所述第九PMOS管的源极连接至电源正极，所述第九PMOS管的漏极作为所述第一电流偏置单元的输出端。
本发明还公开了一种芯片，所述芯片上包括低静态功耗快速瞬态响应的LDO电路。
本发明提供的一种低静态功耗快速瞬态响应的LDO电路及芯片通过增设补偿控制模块和带宽控制既保证了零负载时极低的静态功耗，也保证了快速瞬态响应的性能。补偿控制模块使得当负载变化时LDO电路中的零点能够跟随在极点附近，以近似抵消极点对LDO电路的稳定性造成的影响，从而保证了LDO电路从零负载到满负载范围内的环路稳定性；带宽控制模块使得环路带宽随着负载电流加大而加大，加快了LDO环路的响应速度。所以本发明不仅能保证零负载时极低的静态功耗，也能保证快速瞬态响应的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1显示为现有技术中的LDO电路于一实施例中的电路结构图。
图2显示为本发明的低静态功耗快速瞬态响应的LDO电路于一实施例中的电路模块示意图。
图3显示为本发明的低静态功耗快速瞬态响应的LDO电路于一实施例中的电路结构示意图。
图4显示为本发明的低静态功耗快速瞬态响应的LDO电路于一实施例中的运算放大器的电路结构图。
元件标号说明
100、第一级误差放大模块；200、第二级误差放大模块；300频率补偿模块；400、反馈模块；500、补偿控制模块；600、带宽控制模块；610、第一电流偏置单元；620、第二电流偏置单元；630、电流镜单元；700、输出控制模块。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。还应当理解，本发明实施例中使用的术语是为了描述特定的具体实施方案，而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法，通常按照常规条件，或者按照各制造商所建议的条件。
请参阅图1至图4。须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
当实施例给出数值范围时，应理解，除非本发明另有说明，每个数值范围的两个端点以及两个端点之间任何一个数值均可选用。除非另外定义，本发明中使用的所有技术和科学术语与本技术领域的技术人员对现有技术的掌握及本发明的记载，还可以使用与本发明实施例中所述的方法、设备、材料相似或等同的现有技术的任何方法、设备和材料来实现本发明。
请参阅图1，显示为现有技术中的LDO电路的电路结构图，包括了误差放大模块、频率补偿模块、反馈模块和输出控制模块，其中，误差放大模块的正向输入端连接至参考电压，误差放大模块的负向输入端连接至反馈模块的输出端，误差放大模块的输出端连接至频率补偿模块的输入端；频率补偿模块的输出端连接至反馈模块和输出控制模块的输入端，输出控制模块用于实现LDO电路的电压输出。
上述现有技术中的LDO电路具有两个靠近原点的极点，为了LDO电路的稳定性并满足其对带宽的需求，通常是采用输出控制模块中的ESR电阻产生一个零点来抵消LDO电路中的输出极点，然后，由于输出极点是随着负载变化的，但ESR电阻形成的零点却是不变的，这就需要对LDO电路的电流负载范围进行限定，因此电路中不能使用较小的ESR电阻串联电容，但若采用较大的ESR电阻串联电容，又会增加LDO电路在瞬态响应时的下冲和过冲幅度，降低LDO瞬态响应性能。
请参阅图2，显示为本实施例中的一种低静态功耗快速瞬态响应的LDO电路的模块结构示意图，请参阅图3，显示为本实施例中的一种低静态功耗快速瞬态响应的LDO电路的电路结构图，其中，该低静态功耗快速瞬态响应的LDO电路包括了第一级误差放大模块100，第二级误差放大模块200，频率补偿模块300，反馈模块400，补偿控制模块500，带宽控制模块600，输出控制模块700：
第一级误差放大模块100的正向输入端连接至参考电压VREF，负向输入端连接至反馈模块400的输出端，偏置输入端连接至带宽控制模块600的第一输出端，输出端与频率补偿模块300的输出端一齐连接至第二级误差放大模块200的第一输入端；
第二级误差放大模块200的第二输入端连接至带宽控制模块600的第二输出端，第一输出端连接至频率补偿模块300的第一输入端，第二输出端连接至输出控制模块700的第一输入端和带宽控制模块600的第一输入端；
第一级误差放大模块100和第二级误差放大模块200用于实现参考电压与反馈模块400输出的反馈电压的误差放大；
频率补偿模块300，第二输入端连接至补偿控制模块500的第一输出端，频率补偿模块300用于频率补偿，使得误差放大模块100更稳定；
补偿控制模块500，输入端连接至电源正极，第二输出端连接至带宽控制模块600的第二输入端，第三输出端连接至输出控制模块700的第二输入端；
带宽控制模块600，第三输出端连接至输出控制模块700的第三输入端和反馈模块400的输入端；
输出控制模块700的输出端连接至反馈模块400的输入端；
反馈模块400用于实现LDO电路的输出到输入的反馈。
具体的，第一级误差放大模块100包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1和第二NMOS管N2：
第一PMOS管P1的源极连接至电源正极，第一PMOS管P1的栅极连接至偏置电压VBIAS，第一PMOS管P1的漏极连接至第二PMOS管P2和第三PMOS管P3的源极；
第二PMOS管P2的栅极作为第一级误差放大模块100的反向输入端，第二PMOS管P2的漏极连接至第一NMOS管N1的漏极；
第三PMOS管P3的栅极作为第一级误差放大模块100的正向输入端，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接后作为第一级误差放大模块100的输出端；
第二PMOS管P2和第三PMOS管P3的源极还作为第一级误差放大模块100的偏置输入端；
第一NMOS管N1的栅极连接至第二NMOS管N2的栅极，且第一NMOS管N1的漏极与栅极连通；
第一NMOS管N1与第二NMOS管N2的漏极均接地。
其中，第一NMOS管N1与第二NMOS管N2作为LDO电路中第一级的负载管，第一PMOS管P1作为第一级的电流源。
具体的，频率补偿模块300包括第三NMOS管N3、第一电容Cc：
第三NMOS管N3的源极作为频率补偿模块300的第输出端，第三NMOS管N3的漏极串联第一电容Cc后作为频率补偿模块300的第一输入端，第三NMOS管N3的栅极作为频率补偿模块300的第二输入端。
具体的，第二级误差放大模块200包括第四NMOS管N4和第四PMOS管P4：
第四NMOS管N4的栅极作为第二级误差放大模块200的第一输入端，第四NMOS管N4的源极接地，第四NMOS管N4的漏极连接至第四PMOS管P4的漏极；
第四PMOS管P4的源极连接至电源正极，第四PMOS管P4的栅极连接至偏置电压，第四PMOS管P4的漏极连接至带宽控制模块600的第二输出端，作为第二级误差放大模块200的第二输入端，第四PMOS管P4的漏极还作为所述第二级误差放大模块的第一输出端和第二输出端。
请参阅图4，显示为运算放大器OPA的电路结构图，运算放大器OPA包括：PMOS管MP1、PMOS管MP2、PMOS管MP_INP、PMOS管MP_INN、NMOS管MN1、NMOS管MN2：
PMOS管MP1的源极连接至电源正极，PMOS管MP1的栅极连接至PMOS管MP2的栅极；
PMOS管MP2的源极连接至电源正极；
PMOS管MP_INP的源极与PMOS管MP1的漏极一起作为运算放大器OPA的同相输入端；
PMOS管MP_INP的栅极连接至PMOS管MP_INN的栅极；
PMOS管MP_INN的源极与PMOS管MP2的漏极一起作为运算放大器OPA的反相输入端，PMOS管MP_INN的栅极与漏极连通，PMOS管MP_INN的漏极连接至NMOS管MN2的漏极；
NMOS管MN1的漏极和PMOS管MP_INP的漏极一起作为运算放大器OPA的输出端，NMOS管MN1的栅极与NMOS管MN2的栅极连通，NMOS管MN1的源极接地；
NMOS管MN2的源极接地。
具体的，运算放大器OPA为共栅放大器。
具体的，补偿控制模块500包括第五PMOS管P5、第六PMOS管P6、运算放大器OPA、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7：
第五PMOS管P5的源极作为所述补偿控制模块的输入端，第五PMOS管P5的栅极连接至第六NMOS管N6的栅极，第五PMOS管P5的漏极连接至运算放大器OPA的负极输入端，并作为补偿控制模块500的第三输出端；
第六PMOS管P6的源极连接至电源正极，第六PMOS管P6的漏极连接至第五NMOS管N5的漏极；
运算放大器OPA的正极输入端连接至第六PMOS管P6的漏极；
第五NMOS管N5的栅极连接至所述运算放大器的输出端，第五NMOS管N5的源极连接至第六NMOS管N6的漏极；
第六NMOS管N6的栅极与漏极连通，并作为补偿控制模块500的第一输出端，第六NMOS管N6的源极连接至第七NMOS管N7的漏极，第六NMOS管N6的源极连接至第七NMOS管N7的漏极，并作为补偿控制模块500的第二输出端；
第七NMOS管N7的栅极与漏极连通，第七NMOS管N7的源极接地。
具体的，带宽控制模块600包括第一电流偏置单元610，第二电流偏置单元620、电流镜单元630和第八NMOS管N8：
第一电流偏置单元610，输入端连接至电流镜单元630的输出端，输出端作为所述带宽控制模块的第一输出端；
第二电流偏置单元620，输入端连接至电流镜单元630的输出端，输出端作为带宽控制模块600的第二输出端；
电流镜单元630的输入端作为带宽控制模块600的第二输入端；
第八NMOS管N8的漏极作为带宽控制模块600的第一输入端，第八NMOS管N8的栅极作为带宽控制模块600的第三输出端，第八NMOS管N8的源极和栅极连通。
其中，电流镜单元630包括第九NMOS管N9、第七PMOS管P7：
第九NMOS管N9的栅极作为电流镜单元630的输入端，第九NMOS管N9的源极接地，第九NMOS管N9的漏极连接至第七PMOS管P7的漏极；
第七PMOS管P7的源极连接至电源正极，第七PMOS管P7的栅极作为电流镜单元630的输出端，且第七PMOS管P7的栅极和漏极连通。
具体的，第二电流偏置单元620包括第八PMOS管P8：
第八PMOS管P8的栅极作为第二电流偏置单元620的输入端，第八PMOS管P8的源极连接至电源正极，第八PMOS管P8的漏极作为第二电流偏置单元620的输出端。
具体的，第一电流偏置单元610包括第九PMOS管P9：
第九PMOS管P9的栅极作为第一电流偏置单元610的输入端，第九PMOS管P9的源极连接至电源正极，第九PMOS管P9的漏极作为第一电流偏置单元610的输出端。
具体的，本实施例中的反馈模块400包括电阻R1和电阻R2，电阻R1的一端作为反馈模块400的输入端，另一端连接至误差放大模块100，即反馈模块400的输出端VFB，同时通过串联电阻R2的方式接地。
电阻R1和电阻R2是反馈电阻。
本实施例中的输出控制模块700包括第十NMOS管N10、等效串联电阻ESR，第二电容CB和电阻RL：
第十NMOS管N10的栅极作为输出控制模块700的第一输入端，第十NMOS管N10的漏极作为输出控制模块700的第二输入端，第十NMOS管N10的源极连接至带宽控制模块600的第三输出端，作为输出控制模块700的第三输入端，第十NMOS管N10的源极还连接至反馈模块400的输入端，作为输出控制模块700的输出端；
等效串联电阻ESR的一端连接至第十NMOS管N10的源极，等效串联电阻ESR的另一端连接至第二电容CB的一端，第二电容CB的另一端接地；
电阻RL的一端连接至第十NMOS管N10的源极，电阻RL的另一端接地。
综上，在本实施例中，第三NMOS管N3和第一电容Cc形成补偿电路，第四NMOS管N4作为LDO电路中第二级的输入管，第四PMOS管P4作为LDO电路中第二级的负载管，第十NMOS管N10作为LDO电路中的输出管，第十NMOS管N10的源极即为LDO电路的输出VO。
其中，第二电容CB为uF级的电容。
LDO电路的输出VO能够驱动第二电容CB。
具体的，LDO电路的输出电压如下式：
Figure GDA0003997597610000121
其中，VO表示LDO电路的输出电压。
LDO电路第一级的输出极点如下式：
Figure GDA0003997597610000122
其中，P1表示第一级的输出极点；Ro1表示第一级的输出电阻，A2表示第二级的增益。
LDO电路第二级的输出极点如下式：
Figure GDA0003997597610000123
其中，
Figure GDA0003997597610000124
表示第十NMOS管N10的跨导；CB表示第二电容CB的容值；μ表示电子迁移率；Cox表示工艺相关的参数；
Figure GDA0003997597610000125
表示第十NMOS管N10的宽长比；
Figure GDA0003997597610000126
表示第十NMOS管N10的栅极源极电压差；Vth表示第十NMOS管N10的导通阈值。
在现有技术LDO电路中，通常是利用等效串联电阻ESR产生一个零点抵消LDO电路的输出极点。
在本实施例的LDO电路中，形成的零点如下式：
Figure GDA0003997597610000127
其中，Z表示零点；GmN4表示第四NMOS管N4的跨导；RdsN3表示第三NMOS管N3的漏极源极之间的导通电阻；Cc表示第一电容Cc的容值。
如果
Figure GDA0003997597610000131
则零点Z近似于下式：
Figure GDA0003997597610000132
其中，RdsN3表示第三MOS管N3的漏极源极间的导通电阻；Cc表示第一电容Cc的容值；μ表示电子迁移率；Cox表示工艺相关的参数；
Figure GDA0003997597610000133
表示第十NMOS管N10的宽长比；
Figure GDA0003997597610000134
表示第三NMOS管N3的栅极源极电压；Vth表示第三NMOS管N3的导通阈值。
本实施例在第十NMOS管N10和电源正极之间串联第五PMOS管P5，电源正极的电流流过第五PMOS管P5，输出负载电流至第十NMOS管N10，运算放大器OPA将将第六PMOS管P6的漏极电压VDCS钳位在第五PMOS管P5的漏极电压VDO，此时将第六PMOS管P6的宽长比设为第五PMOS管P5的1/N，则第六PMOS管P6可以复制第五PMOS管P5中1/N的负载电流，进一步将第六NMOS管N6的长宽比设为第五PMOS管P5的1/N，则此时第六NMOS管N6栅极相对源极的电压VgsN6保持与第十NMOS管N10栅极相对源极的电压VgsN10相同，从而实现跟随负载电流变化的功能，在本实施例中，通过控制第七NMOS管N7的宽长比尺寸，使其与第四NMOS管N4的宽长比尺寸之间的比例等于流经两者的电流的比例，此时第七NMOS管N7栅极相对源极的电压VgsN7与第四NMOS管N4栅极相对源极的电压VgsN4即保持相等。
进一步的，本实施例将第六NMOS管N6的栅极与第三NMOS管N3的栅极相连，由于第三NMOS管N3栅极相对源极的电压VgsN3和第四NMOS管N4栅极相对源极的电压VgsN4相加后与第六NMOS管N6栅极相对源极的电压VgsN6和第七NMOS管N7栅极相对源极的电压VgsN7相加后的数值相同，又因为第四NMOS管N4栅极相对源极的电压VgsN4等于第七NMOS管N7栅极相对源极的电压VgsN7，由此可得，第三NMOS管N3栅极相对源极的电压VgsN3与第六NMOS管N6栅极相对源极的电压VgsN6相同，又因为第六NMOS管N6栅极相对源极的电压VgsN6与第十NMOS管N10栅极相对源极的电压VgsN10，可得出结果VgsN3＝VgsN10，而从零点Z与第二级输出极点P2的式子中可直观的得出结论：如果选取第三NMOS管N3的宽长比尺寸，使其与第五NMOS管N5的宽长比尺寸的比例和第一电容Cc与第二电容CB的比例相同，那么零点Z便可近似抵消输出点的极点P2，很大程度上抵消了左半平面极点P2对LDO电路环路稳定性造成的影响，从而保证了从零负载到满负载范围内LDO环路的稳定性。
进一步的，本实施例中的带宽控制模块600用于加快LDO环路的瞬态响应速度，在带宽控制模块600中，一定比例的负载电流通过第七NMOS管N7，第九NMOS管N9和第七PMOS管P7形成的电流镜被复制给第九PMOS管P9和第八PMOS管P8，且经过第九PMOS管P9的电流被添加至第一级的偏置电流源，经过第八PMOS管P8的电流被添加至第二级的偏置电流源，从而分别给第一级和第二级提供零负载时的最低偏置电流Iq1和Iq2，这样既保证了零负载时极低的静态功耗，也保证了快速瞬态响应的性能。
带宽控制模块600能够为第一级提供使得环路带宽随着负载电流加大而加快，这样在负载突然增大时，环路带宽也随着增大，加快了LDO环路的响应速度，降低了瞬态响应时的下冲幅度。
进一步的，因为有最低偏置电流Iq2在零负载时给第四NMOS管N4提供偏置电流，所以在零负载附近，第四NMOS管N4的偏置电流主要由Iq2贡献时，第七NMOS管N7的电流与第四NMOS管N4的电流比会偏离它们的宽长比尺寸的比例，从而使第三NMOS管N3的VgsN3偏离第十NMOS管N10的VgsN10，造成零点与极点的偏离，使整个环路在零负载附近的相位裕度较差，针对上述缺陷，本实施例中的第八NMOS管N8主要应用于在LDO电路处于零负载附近时，使得零负载附近开环增益降低，从而提高了零负载附近环路的稳定性；随着LDO电路负载的增大，第八NMOS管N8的VgsN8逐渐降低，最后关断，不起作用，这时零点对极点的跟随与抵消也逐渐显著，保证了环路从零负载到满负载全范围的稳定性。
本实施例还包括一种芯片，该芯片包括低静态功耗快速瞬态响应的LDO电路。
本发明通过增设补偿控制模块和带宽控制既保证了零负载时极低的静态功耗，也保证了快速瞬态响应的性能。补偿控制模块使得当负载变化时LDO电路中的零点能够跟随在极点附近，以近似抵消极点对LDO电路的稳定性造成的影响，从而保证了LDO电路从零负载到满负载范围内的环路稳定性；带宽控制模块使得环路带宽随着负载电流加大而加大，加快了LDO环路的响应速度。因此本发明不仅能保证零负载时极低的静态功耗，也能保证快速瞬态响应的性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种低静态功耗快速瞬态响应的LDO电路，其特征在于，包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块：
所述第一级误差放大模块的正向输入端连接至参考电压，负向输入端连接至所述反馈模块的输出端，偏置输入端连接至所述带宽控制模块的第一输出端，输出端与所述频率补偿模块的输出端一齐连接至所述第二级误差放大模块的第一输入端；
所述第二级误差放大模块的第二输入端连接至所述带宽控制模块的第二输出端，第一输出端连接至所述频率补偿模块的第一输入端，第二输出端连接至所述输出控制模块的第一输入端和所述带宽控制模块的第一输入端；
所述频率补偿模块，第二输入端连接至所述补偿控制模块的第一输出端；
所述补偿控制模块，输入端连接至电源正极，第二输出端连接至所述带宽控制模块的第二输入端，第三输出端连接至所述输出控制模块的第二输入端；
所述带宽控制模块，第三输出端连接至所述输出控制模块的第三输入端和所述反馈模块的输入端；
所述输出控制模块的输出端连接至所述反馈模块的输入端；
其中，所述补偿控制模块包括第五PMOS管、第六PMOS管、运算放大器、第五NMOS管N5、第六NMOS管、第七NMOS管：
所述第五PMOS管的源极作为所述补偿控制模块的输入端，所述第五PMOS管的栅极连接至所述第六PMOS管的栅极，所述第五PMOS管的漏极连接至所述运算放大器的负极输入端，并作为所述补偿控制模块的第三输出端；
所述第六PMOS管的源极连接至电源正极，所述第六PMOS管的漏极连接至所述第五NMOS管N5的漏极；
所述运算放大器的正极输入端连接至所述第六PMOS管的漏极；
所述第五NMOS管N5的栅极连接至所述运算放大器的输出端，所述第五NMOS管N5的源极连接至所述第六NMOS管的漏极；
所述第六NMOS管的栅极与漏极连通，并作为所述补偿控制模块的第一输出端，所述第六NMOS管的源极连接至所述第七NMOS管的漏极，并作为所述补偿控制模块的第二输出端；
所述第七NMOS管的栅极与漏极连通，所述第七NMOS管的源极接地。
2.根据权利要求1所述的LDO电路，其特征在于，所述第一级误差放大模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管和第二NMOS管：
所述第一PMOS管的源极连接至电源正极，所述第一PMOS管的栅极连接至偏置电压，所述第一PMOS管的漏极连接至所述第二PMOS管和所述第三PMOS管的源极；
所述第二PMOS管的栅极作为所述第一级误差放大模块的反向输入端，所述第二PMOS管的漏极连接至所述第一NMOS管的漏极；
所述第三PMOS管的栅极作为所述第一级误差放大模块的正向输入端，所述第三PMOS管的漏极与所述第二NMOS管的漏极连接并作为所述第一级误差放大模块的输出端；
所述第二PMOS管和所述第三PMOS管的源极还作为所述第一级误差放大模块的偏置输入端；
所述第一NMOS管的栅极连接至所述第二NMOS管的栅极，且所述第一NMOS管的漏极与栅极连通；
所述第一NMOS与所述第二NMOS管的漏极均接地。
3.根据权利要求1所述的LDO电路，其特征在于，所述频率补偿模块包括第三NMOS管、第一电容：
所述第三NMOS管的源极作为所述频率补偿模块的输出端，所述第三NMOS管的漏极串联所述第一电容后作为所述频率补偿模块的第一输入端，所述第三NMOS管的栅极作为所述频率补偿模块的第二输入端。
4.根据权利要求1所述的LDO电路，其特征在于，所述第二级误差放大模块包括第四NMOS管和第四PMOS管：
所述第四NMOS管的栅极作为所述第二级误差放大模块的第一输入端，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接至所述第四PMOS管的漏极；
所述第四PMOS管的源极连接至电源正极，所述第四PMOS管的栅极连接至偏置电压，所述第四PMOS管的漏极连接至所述带宽控制模块的第二输出端，作为所述第二级误差放大模块的第二输入端，所述第四PMOS管的漏极还作为所述第二级误差放大模块的第一输出端和第二输出端。
5.根据权利要求1所述的LDO电路，其特征在于，所述带宽控制模块包括第一电流偏置单元，第二电流偏置单元、电流镜单元和第八NMOS管：
所述第一电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第一输出端；
所述第二电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第二输出端；
所述电流镜单元的输入端作为所述带宽控制模块的第二输入端；
所述第八NMOS管的漏极作为所述带宽控制模块的第一输入端，所述第八NMOS管的栅极作为所述带宽控制模块的第三输出端，所述第八NMOS管的源极和栅极连通。
6.根据权利要求5所述的LDO电路，其特征在于，所述电流镜单元包括第九NMOS管、第七PMOS管：
所述第九NMOS管的栅极作为所述电流镜单元的输入端，所述第九NMOS管的源极接地，所述第九NMOS管的漏极连接至所述第七PMOS管的漏极；
所述第七PMOS管的源极连接至电源正极，所述第七PMOS管的栅极作为所述电流镜单元的输出端，且所述第七PMOS管的栅极和漏极连通。
7.根据权利要求5所述的LDO电路，其特征在于，所述第二电流偏置单元包括第八PMOS管：
所述第八PMOS管的栅极作为所述第二电流偏置单元的输入端，所述第八PMOS管的源极连接至电源正极，所述第八PMOS管的漏极作为所述第二电流偏置单元的输出端。
8.根据权利要求5所述的LDO电路，其特征在于，所述第一电流偏置单元包括第九PMOS管：
所述第九PMOS管的栅极作为所述第一电流偏置单元的输入端，所述第九PMOS管的源极连接至电源正极，所述第九PMOS管的漏极作为所述第一电流偏置单元的输出端。
9.一种芯片，其特征在于，所述芯片包括如权利要求1-8中任意一项所述的低静态功耗快速瞬态响应的LDO电路。
CN202210189702.3A 2022-02-28 2022-02-28 一种低静态功耗快速瞬态响应的ldo电路及芯片 Active CN114546025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210189702.3A CN114546025B (zh) 2022-02-28 2022-02-28 一种低静态功耗快速瞬态响应的ldo电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210189702.3A CN114546025B (zh) 2022-02-28 2022-02-28 一种低静态功耗快速瞬态响应的ldo电路及芯片

Publications (2)

Publication Number Publication Date
CN114546025A CN114546025A (zh) 2022-05-27
CN114546025B true CN114546025B (zh) 2023-03-10

Family

ID=81661862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210189702.3A Active CN114546025B (zh) 2022-02-28 2022-02-28 一种低静态功耗快速瞬态响应的ldo电路及芯片

Country Status (1)

Country Link
CN (1) CN114546025B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115129103B (zh) * 2022-06-17 2024-03-22 中国电子科技集团公司第二十四研究所 一种电流补偿电路、电流补偿方法及超薄柔性芯片
CN115097893B (zh) * 2022-08-15 2023-08-18 深圳清华大学研究院 输出无外挂电容的ldo电路及mcu芯片
CN115981408B (zh) * 2022-12-22 2023-10-24 电子科技大学 一种超低压差输出瞬态增强的无片外电容ldo电路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
CN101957628A (zh) * 2009-07-17 2011-01-26 上海沙丘微电子有限公司 低压差线性稳压器中的自适应零点频率补偿电路
CN102200791A (zh) * 2011-03-15 2011-09-28 上海宏力半导体制造有限公司 低压差线性稳压器结构
US8169203B1 (en) * 2010-11-19 2012-05-01 Nxp B.V. Low dropout regulator
CN102541134A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种基于动态零极点跟踪技术的ldo
CN102945059A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 低压差线性稳压器及其极点调整方法
CN104777871A (zh) * 2015-05-08 2015-07-15 苏州大学 一种低压差线性稳压器
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
CN106940579A (zh) * 2017-03-27 2017-07-11 北京松果电子有限公司 低压差线性稳压器及其频率补偿方法
CN109116905A (zh) * 2018-11-06 2019-01-01 西安拓尔微电子有限责任公司 一种应用于ldo的快速瞬态响应电路
CN109240405A (zh) * 2018-11-22 2019-01-18 北京中科汉天下电子技术有限公司 一种自适应ldo电路
CN113311902A (zh) * 2021-06-03 2021-08-27 兰州大学 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器
EP3933543A1 (en) * 2020-06-29 2022-01-05 Ams Ag Low-dropout regulator for low voltage applications

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
IT1392263B1 (it) * 2008-12-15 2012-02-22 St Microelectronics Des & Appl Regolatore lineare di tipo low-dropout e corrispondente procedimento
TWI413881B (zh) * 2010-08-10 2013-11-01 Novatek Microelectronics Corp 線性穩壓器及其電流感測電路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
CN101957628A (zh) * 2009-07-17 2011-01-26 上海沙丘微电子有限公司 低压差线性稳压器中的自适应零点频率补偿电路
US8169203B1 (en) * 2010-11-19 2012-05-01 Nxp B.V. Low dropout regulator
CN102200791A (zh) * 2011-03-15 2011-09-28 上海宏力半导体制造有限公司 低压差线性稳压器结构
CN102541134A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种基于动态零极点跟踪技术的ldo
CN102945059A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 低压差线性稳压器及其极点调整方法
WO2016082420A1 (zh) * 2014-11-24 2016-06-02 深圳市中兴微电子技术有限公司 一种低压差线性稳压器
CN104777871A (zh) * 2015-05-08 2015-07-15 苏州大学 一种低压差线性稳压器
CN106940579A (zh) * 2017-03-27 2017-07-11 北京松果电子有限公司 低压差线性稳压器及其频率补偿方法
CN109116905A (zh) * 2018-11-06 2019-01-01 西安拓尔微电子有限责任公司 一种应用于ldo的快速瞬态响应电路
CN109240405A (zh) * 2018-11-22 2019-01-18 北京中科汉天下电子技术有限公司 一种自适应ldo电路
EP3933543A1 (en) * 2020-06-29 2022-01-05 Ams Ag Low-dropout regulator for low voltage applications
CN113311902A (zh) * 2021-06-03 2021-08-27 兰州大学 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器

Also Published As

Publication number Publication date
CN114546025A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN114546025B (zh) 一种低静态功耗快速瞬态响应的ldo电路及芯片
US7492137B2 (en) Series regulator and differential amplifier circuit thereof
US7166991B2 (en) Adaptive biasing concept for current mode voltage regulators
US7656224B2 (en) Power efficient dynamically biased buffer for low drop out regulators
US7463014B2 (en) High impedance current mirror with feedback
US8390379B2 (en) Amplifier input stage and slew boost circuit
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
CN111176358B (zh) 一种低功耗低压差线性稳压器
KR100924293B1 (ko) 저전압 강하 레귤레이터
CN111880596B (zh) 一种应用于超低静态电流ldo的动态偏置电路
US6677737B2 (en) Voltage regulator with an improved efficiency
US9477246B2 (en) Low dropout voltage regulator circuits
US11693441B2 (en) Dual loop voltage regulator utilizing gain and phase shaping
CN112987841A (zh) 一种新型线性稳压器
CN116009641A (zh) 一种电流镜电路、保护电路、偏置电路及电子设备
CN208351365U (zh) 一种可选接片外电容的低压差线性稳压器
US7880452B1 (en) Trimming circuit and method for replica type voltage regulators
US20160266591A1 (en) Load-tracking frequency compensation in a voltage regulator
CN115903984B (zh) 一种自适应型超级源跟随电路及ldo稳压芯片
CN216721300U (zh) 一种带有自适应负载变化的频率补偿电路的稳定电路
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
TWI781683B (zh) 電壓調節器
CN113672019B (zh) 动态偏置高psrr低压差线性稳压器
CN114006610A (zh) 一种带有自适应负载变化的频率补偿电路的稳定电路
KR20220148794A (ko) 상이한 부하 요건을 충족시키는 자가적응 선형 레귤레이터의 위상 보상 회로 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant