CN102200791A

CN102200791A - 低压差线性稳压器结构

Info

Publication number: CN102200791A
Application number: CN2011100617614A
Authority: CN
Inventors: 段新东
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-03-15
Filing date: 2011-03-15
Publication date: 2011-09-28

Abstract

本发明公开了一种低压差线性稳压器结构，其频率补偿结构的补偿电阻与所述低压差线性稳压器的输出端的电流成反比，从而使得所述频率补偿结构产生的零点能自动跟随所述低压差线性稳压器的输出极点变化，提高了所述低压差线性稳压器的稳定性。

Description

低压差线性稳压器结构

技术领域

本发明涉及一种电压调节器电路，尤其涉及一种低压差线性稳压器结构。

背景技术

低压差线性稳压器(LDO，Low Dropout Regulator)具有结构简单、低噪声、低功耗以及小封装和较少的外围应用器件等突出优点，在便携式电子产品中得到广泛的应用。LDO属于DC/DC变换器中的降压变压器，在负载一定的情况下，其输出电压在一定范围内，因此，LDO电路系统能够保证输出电压稳定，提高电池寿命。目前，对LDO的研究热点主要集中在如何提高系统稳定性的问题上。而LDO的频率补偿设计，不仅直接决定了频率稳定性，而且对LDO的性能参数，尤其是瞬态响应速度，有很大的影响。

请参考图1，图1为现有的LDO结构示意图，如图1所示，现有的LDO包括压差放大器101、电压缓冲器102、电压调整管103、负反馈网络104以及输出电容C_L；其中，所述电压调整管103为PMOS管，所述负反馈网络104包括依次串联的第一电阻R1与第二电阻R2，所述输出电容C_L具有一等效串联电阻R_ESR；所述压差放大器101的反相端(-)与一电压参考信号VREF相连，其输出端与所述电压缓冲器102的输入端相连，所述电压缓冲器102的输出端与所述电压调整管103的栅极相连，所述电压调整管103的源极接高电平Vdd，其漏极与所述第一电阻R1及所述输出电容C_L的一端相连，所述第二电阻R2的另一端及所述等效串联电阻R_ESR的另一端接地；所述压差放大器101的正相端(+)接在所述第一电阻R1与第二电阻R2之间；其中，所述电压参考信号VREF作为LDO的输入信号，所述电压调整管103的漏极作为LDO的输出端Vout。

上述现有的LDO存在三个极点，分别为输出极点P_LOAD、第一极点P₁以及第二极点P₂，其中所述输出极点P_LOAD为LDO输出端Vout端(即第三节点3)的极点，所述第一极点P₁为所述压差放大器101输出端(即第一节点1)的极点，所述第二极点P₂为所述电压缓冲器102的输出端(即第二节点2)的极点，上述三个极点的计算公式为：

P_{LOAD} = \frac{1}{2 π * (r_{0} + R_{ESR}) * C_{L}} \approx \frac{1}{2 π {* r}_{0} {* C}_{L}}

P_{1} = \frac{1}{2 π {* r}_{1} * c_{1}}

P_{2} = \frac{1}{2 π * r_{2} * c_{2}}

其中，r₀为LDO的输出端的等效电阻，r₁为所述压差放大器101输出端的等效电阻，c₁为所述压差放大器101输出端的等效电容，r₂为所述电压缓冲器102输出端的等效电阻，c₂为所述电压缓冲器102输出端的等效电容。

由于所述LDO的输出端的等效电阻r₀会随着负载的变化而发生改变，当所述LDO的输出端接不同的负载时，其等效电阻r₀的值会发生很大改变，从而导致系统的主极点(即输出极点P_LOAD)随之发生很大的变化。如果不进行频率补偿，会造成负的或较低的相位裕度，前者使负反馈变成正反馈，使系统不稳定，后者会使系统的瞬态相应变差。

现有的LDO的频率补偿原理为：利用所述输出电容C_L的等效串联电阻R_ESR产生一零点Z_ESR进行频率补偿，以抵消负载变化对主极点的影响，提高系统的相位裕度，改善所述LDO系统的稳定性，并且，为了使补偿效果较好，通常要求所述等效串联电阻R_ESR的值较大(一般为1Ω～10Ω)，因而所述输出电容C_L通常为钽电容。所述零点Z_ESR的计算公式为：

Z_{ESR} = \frac{1}{2 π * R_{ESR} * C_{L}}

但是，上述现有的LDO存在如下问题：

(1)当所述等效串联电阻R_ESR的值较大时，所述零点Z_ESR会移动到过低的频率上，导致所述主极点P_LOAD的位置与所述零点Z_ESR的位置相距较远，使得所述零点Z_ESR不能对所述主极点P_LOAD进行补偿；

(2)当所述等效串联电阻R_ESR的值较大时，系统电流的变化将会引起系统输出端Vout的电压发生较大变化，从而使得系统的输出电压的过冲和下冲电压过大；

(3)所述等效串联电阻R_ESR的值还受到环境温度、电压、频率和材料的影响，所以系统的频率稳定性不能得到可靠的保障；

(4)钽电容价格较高，从而导致成本较高。

因此，有必要对现有的LDO结构进行改进。

发明内容

本发明的目的在于提供一种低压差线性稳压器结构，以提高LDO的稳定性。

为解决上述问题，本发明提出一种低压差线性稳压器结构，包括：

压差放大器，具有正相端、反相端及输出端；所述反相端作为所述低压差线性稳压器的输入端，其与一电压参考信号相连；

电压缓冲器，其输入端与所述压差放大器的输出端相连；

PMOS电压调整管，其栅极与所述电压缓冲器的输出端相连，其源极接高电平，其漏极作为所述低压差线性稳压器的输出端；

负反馈网络，接在所述PMOS电压调整管的漏极与地之间，包括依次串联的第一电阻及第二电阻，所述第一电阻与所述PMOS电压调整管的漏极相连，所述第二电阻接地，所述第一电阻与所述第二电阻的连接点与所述压差放大器的正相端相连；

输出电容，接在所述PMOS电压调整管的漏极与地之间；以及

频率补偿结构，接在所述电压缓冲器的输出端与输入端之间，在所述压差放大器的输出端提供频率补偿零点，包括依次串联的补偿电阻及补偿电容；且所述补偿电阻的阻值与所述低压差线性稳压器的输出端的电流成反比。

可选的，所述PMOS电压调整管工作在饱和区。

可选的，所述输出电容为陶瓷电容。

可选的，所述频率补偿结构为PMOS镜像晶体管，所述PMOS镜像晶体管工作在深线性区，其栅极与所述电压缓冲器的输出端相连，其源极接高电平，其漏极接所述电压缓冲器的输入端，所述补偿电阻为所述PMOS镜像晶体管的等效电阻，所述补偿电容为MIM电容或者MOS管形成的电容，且与所述输出电容成一定比例。

可选的，所述PMOS电压调整管包括多个并联的第一PMOS管，所述PMOS镜像晶体管包括多个并联的第二晶体管。

与现有技术相比，本发明提供的低压差线性稳压器结构，其频率补偿结构的补偿电阻与所述低压差线性稳压器的输出端的电流成反比，从而使得所述频率补偿结构产生的零点能自动跟随所述低压差线性稳压器的输出极点变化，提高了所述低压差线性稳压器的稳定性。

附图说明

图1为现有的LDO结构示意图；

图2为本发明实施例提供的LDO结构示意图；

图3为现有的LDO的相位裕度仿真曲线；

图4为本发明实施例提供的LDO的相位裕度仿真曲线。

具体实施方式

以下结合附图和具体实施例对本发明提出的低压差线性稳压器结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种低压差线性稳压器结构，其频率补偿结构的补偿电阻与所述低压差线性稳压器的输出端的电流成反比，从而使得所述频率补偿结构产生的零点能自动跟随所述低压差线性稳压器的输出极点变化，提高了所述低压差线性稳压器的稳定性。

请参考图2，图2为本发明实施例提供的低压差线性稳压器结构的示意图，如图2所示，本发明实施例提供的低压差线性稳压器结构，包括：

压差放大器201，具有正相端(+)、反相端(-)及输出端；所述反相端(-)作为所述低压差线性稳压器的输入端，其与一电压参考信号VREF相连；

电压缓冲器202，其输入端与所述压差放大器201的输出端相连；

PMOS电压调整管203，其栅极与所述电压缓冲器202的输出端相连，其源极接高电平V_dd，其漏极作为所述低压差线性稳压器的输出端V_out；

负反馈网络204，接在所述PMOS电压调整管203的漏极与地之间，包括依次串联的第一电阻R1及第二电阻R2，所述第一电阻R1与所述PMOS电压调整管203的漏极相连，所述第二电阻R2接地，所述第一电阻R1与所述第二电阻R2的连接点与所述压差放大器201的正相端(+)相连；

输出电容C_L，接在所述PMOS电压调整管203的漏极与地之间；以及

频率补偿结构，接在所述电压缓冲器202的输出端与输入端之间，在所述压差放大器201的输出端提供频率补偿零点，包括依次串联的补偿电阻及补偿电容C_c；且所述补偿电阻的阻值与所述低压差线性稳压器的输出端的电流成反比。

其中，所述频率补偿结构为PMOS镜像晶体管，所述PMOS镜像晶体管工作在深线性区，其栅极与所述电压缓冲器的输出端相连，其源极接高电平，其漏极接所述电压缓冲器的输入端，所述补偿电阻为所述PMOS镜像晶体管的等效电阻，所述补偿电容C_c为MIM电容或者MOS管形成的电容，且与所述输出电容C_L成一定比例。

进一步地，所述PMOS电压调整管工作在饱和区。

进一步地，所述输出电容C_L为陶瓷电容；这是因为本发明实施例提供的低压差线性稳压器结构已经很稳定了，不需要所述输出电容C_L产生很大的寄生电阻，因而可以采用价格较便宜的陶瓷电容，从而节约了成本。

进一步地，所述PMOS电压调整管包括多个并联的第一PMOS管M_c，所述PMOS镜像晶体管包括多个并联的第二晶体管M_p。

本发明实施例提供的低压差线性稳压器结构的输出极点及零点为：

Z_{C} = \frac{1}{2 π * r_{C} * c_{C}}

r_C＝r₀*M

c_C＝C_L/M

其中，P_LOAD为所述低压差线性稳压器结构的输出端(第三节点3)的极点，r₀为LDO的输出端的等效电阻，Z_C为所述压差放大器101输出端(即第一节点1)的零点，r_c为所述PMOS镜像晶体管的等效电阻，M为所述并联的第一PMOS管M_c的数量与所述并联的第二晶体管M_p的数量之比。

由上述方程可知，产生零点Z_C的等效电阻r_c与LDO的输出端的等效电阻r₀成正比，因此，当输出端的等效电阻r₀变化时，等效电阻r_c也跟随变化，使得零点Z_C的变化与所述输出极点P_LOAD的变化保持一致，从而使得所述零点Z_C能较好地对所述输出极点P_LOAD起补偿作用，使所述低压差线性稳压器结构保持较好的稳定性。

请继续参考图3及图4，其中，图3为现有的低压差线性稳压器的相位裕度仿真曲线，图4为本发明实施例提供的低压差线性稳压器结构的相位裕度仿真曲线，通常相位裕度大于45°时，系统的稳定性较好，其中，图3中所用的低压差线性稳压器的输出电容为钽电容，其等效串联电阻的阻值通常为1Ω～10Ω，图4中所用的低压差线性稳压器的输出电容为陶瓷电容，其等效串联电阻的阻值通常为0.01Ω～0.5Ω，由图3及图4可知，现有的低压差线性稳压器与本发明实施例提供的低压差线性稳压器的稳定性都比较好，但是本发明实施例提供的低压差线性稳压器只需使用具有较小的等效串联电阻的陶瓷电容即可达到与现有的使用具有较大的等效串联电阻的钽电容的低压差线性稳压器具有同样的稳定性。

综上所述，本发明提供了一种低压差线性稳压器结构，其频率补偿结构的补偿电阻与所述低压差线性稳压器的输出端的电流成反比，从而使得所述频率补偿结构产生的零点能自动跟随所述低压差线性稳压器的输出极点变化，提高了所述低压差线性稳压器的稳定性。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种低压差线性稳压器结构，其特征在于，包括：

电压缓冲器，其输入端与所述压差放大器的输出端相连；

输出电容，接在所述PMOS电压调整管的漏极与地之间；以及

2.如权利要求1所述的低压差线性稳压器结构，其特征在于，所述PMOS电压调整管工作在饱和区。

3.如权利要求1所述的低压差线性稳压器结构，其特征在于，所述输出电容为陶瓷电容。

4.如权利要求1所述的低压差线性稳压器结构，其特征在于，所述频率补偿结构为PMOS镜像晶体管，所述PMOS镜像晶体管工作在深线性区，其栅极与所述电压缓冲器的输出端相连，其源极接高电平，其漏极接所述电压缓冲器的输入端，补偿电阻为所述PMOS镜像晶体管的等效电阻，所述补偿电容为MIM电容或者MOS管形成的电容，且与所述输出电容成一定比例。

5.如权利要求3所述的低压差线性稳压器结构，其特征在于，所述PMOS电压调整管包括多个并联的第一PMOS管，所述PMOS镜像晶体管包括多个并联的第二晶体管。