CN106980337A - 一种低压差线性稳压器 - Google Patents

Abstract

本发明实施例公开了一种低压差线性稳压器，包括：第一比较器、第一开关管、第二开关管和米勒电容；第一比较器的第一输入端连接参考电压，第二输入端连接第一开关管的第一端，输出端连接第一开关管的控制端；第一开关管的第一端连接负载，第二端连接电源电压；第二开关管的第一端连接负载，第二端连接电源电压，控制端连接第一比较器的输出端；米勒电容连接所述在第一开关管的控制端和第一端之间。由于米勒效应，米勒电容降低了第一开关管的输出震荡，减小了第一开关管输出至负载的噪声，使得本发明实施例提供的LDO通过第一开关管和米勒电容在低频区间内输出更小的噪声，在保证了高带宽的基础上减小了LDO的输出噪声。

Description

一种低压差线性稳压器

技术领域

本发明涉及电力电子技术领域，尤其涉及一种低压差线性稳压器。

背景技术

随着半导体工艺的发展，低压差线性稳压器(LDO，Low-dropout Regulator)成为了3D NAND闪存的制作过程中至关重要的一环。

传统的模拟LDO广泛应用于各种电路结构中。然而，为了保证在不同负载条件下LDO输出的稳定性，会导致LDO具有较高的静态功耗以及需要较大的去耦电容，这使得现有的模拟LDO的带宽低、负载瞬态响应速度慢。为此，数字LDO应运而生。虽然数字LDO具有高带宽、高负载瞬态响应速度的特点，但其设计需满足不同大小负载的需求，输出噪声过大，影响负载的正常工作。

发明内容

为了解决现有技术中高带宽数字LDO输出噪声大的问题，本发明提供了一种低压差线性稳压器。

本发明实施例提供的低压差线性稳压器，包括：第一比较器、第一开关管、第二开关管和米勒电容；

所述第一比较器的第一输入端连接参考电压，所述第一比较器的第二输入端连接所述第一开关管的第一端，所述第一比较器的输出端连接所述第一开关管的控制端；

所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；

所述第二开关管的第一端连接所述负载，所述第二开关管的第二端连接所述电源电压，所述第二开关管的控制端连接所述第一比较器的输出端；

所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。

可选的，还包括：第二比较器；

所述第二比较器的第一输入端连接所述参考电压，所述第二比较器的第二输入端连接所述第二开关管的第一端，所述第二比较器的输出端连接所述第二开关管的控制端。

可选的，还包括：第一驱动电路和/或第二驱动电路；

所述第一驱动电路，用于将所述第一比较器输出的信号驱动后输出至所述第一开关管的控制端；

所述第二驱动电路，用于将所述第一比较器输出的信号驱动后输出至所述第二开关管的控制端。

可选的，所述第一驱动模块，包括：PMOS管和NMOS管；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端，所述PMOS管的栅极连接所述第一比较器的输出端；

所述NMOS管的栅极连接所述第一比较器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

可选的，所述第一驱动模块，包括：第一反相器；

所述第一反相器的输入端连接所述第一比较器的输出端，所述第一反相器的输出端连接所述第一开关管的控制端。

可选的，所述第一驱动模块，包括：第一反相器、PMOS管和NMOS管；

所述第一反相器的输入端连接所述第一比较器的输出端，所述第一反相器的输出端连接所述PMOS管的栅极；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端；

所述NMOS管的栅极连接所述第一反相器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

可选的，所述第一驱动模块，还包括：第一电流源和/或第二电流源；

所述第一电流源的输入端连接所述电源电压，所述第一电流源的输出端连接所述PMOS管的源极；

所述第二电流源的输入端连接所述NMOS管的源极，所述第二电流源的输出端接地。

可选的，所述第一驱动模块，还包括：第二反相器；

所述第二反相器的输入端连接所述第一比较器的输出端，所述第二反相器的输出端连接所述第一反相器的输入端。

可选的，所述第二驱动模块，包括：第三反相器；

所述第三反相器的输入端连接所述第一比较器的输出端，所述第三反相器的输出端连接所述第二开关管的控制端。

可选的，所述第二驱动模块，还包括：第四反相器和第五反相器；

所述第四反相器的输入端连接所述第五反相器的输出端，所述第四反相器的输出端连接所述第三反相器的输入端；

所述第五反相器的输入端连接所述第一比较器的输出端，所述第五反相器的输出端连接所述第四反相器。

与现有技术相比，本发明至少具有以下优点：

本发明实施例提供的低压差线性稳压器，包括：第一比较器、第一开关管、第二开关管和米勒电容。采用第一比较器比较输出至负载的电压以及参考电压的大小，并将比较结果分别输出至第一开关管和第二开关管的控制端。第二开关管的第一端连接负载，第二端连接电源电压，在满足负载突降要求以及较小的去耦电容要求的情况下，保证了LDO的高带宽。第一开关管的第一端连接负载，第二端连接电源电压；米勒电容连接在第一开关管的第一端和控制端之间。由于米勒效应，米勒电容降低了第一开关管的输出震荡，减小了第一开关管输出至负载的噪声，使得本发明实施例提供的LDO通过第一开关管和米勒电容在低频区间内输出更小的噪声，在保证了高带宽的基础上减小了LDO的输出噪声。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明提供的低压差线性稳压器实施例一的一种电路拓扑图；

图2为本发明提供的低压差线性稳压器实施例一的另一种电路拓扑图；

图3为本发明提供的低压差线性稳压器实施例二的结构图；

图4为本发明实施例二提供的低压差线性稳压器的第一种实现方式的一种电路拓扑图；

图5为本发明实施例二提供的低压差线性稳压器的第一种实现方式的另一种电路拓扑图；

图6为本发明实施例二提供的低压差线性稳压器的第二种实现方式的电路拓扑图；

图7为本发明实施例二提供的低压差线性稳压器的第三种实现方式的电路拓扑图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

参见图1，该图为本发明提供的低压差线性稳压器实施例一的一种电路拓扑图。

本实施例提供的低压差线性稳压器(LDO)，包括：第一比较器Comp1、第一开关管K1、第二开关管K2和米勒电容Cm；

所述第一比较器Comp1的第一输入端连接参考电压Vref，所述第一比较器Comp1的第二输入端连接所述第一开关管K1的第一端，所述第一比较器Comp1的输出端连接所述第一开关管K1的控制端；

所述第一开关管K1的第一端连接负载，所述第一开关管K1的第二端连接电源电压Vcc；

所述第二开关管K2的第一端连接所述负载，所述第二开关管K2的第二端连接所述电源电压Vcc，所述第二开关管K2的控制端连接所述第一比较器Comp1的输出端；

所述米勒电容Cm的第一端连接所述第一开关管K1的控制端，所述米勒电容Cm的第二端连接所述第一开关管K1的第一端。

可以理解的是，相较于传统的LDO电路所采用的误差运算放大器的工作带宽，第一比较器Comp1的带宽更高，相应的第二开关管K2输出至负载的支路可以在满足LDO负载突降要求以及较小的去耦电容要求的情况下，保证LDO的高带宽。

本实施例提供的LDO的工作原理如下：

第一比较器Comp1比较参考电压Vref以及输出至负载处的输出电压Vx的大小。当输出电压Vx小于参考电压Vref时，节点Nag(位于第一开关管K1的控制的)和节点Ndg(位于第二开关管K2的控制的)均为低电平，第一开关管K1和第二开关管K2均开通，电源电压Vcc通过第一开关管K1和第二开关管K2向输出电压Vx出传导电流，拉高输出电压Vx；当输出电压Vx大于参考电压Vref时，节点Nag和节点Ndg均为高电平，第一开关管K1和第二开关管K2均关断，负载消耗米勒电容Cm上的电量，拉低输出电压Vx。通过上述步骤，可以将输出电压Vx稳定在参考电压Vref。

为了便于说明和理解，以下将由第一开关管K1输出至负载的支路称为第一支路，将由第二开关管K2输出至负载的支路称为第二支路，对本实施例提供的LDO进行详细说明：

有别于传统的LDO，在第一支路中无需另外的电路结构来保证输出的稳定，通过米勒电容Cm即可限制输出电压Vx的震荡，使之满足不同负载的供电要求。具体原理为：由于米勒电容Cm造成的米勒效应，当输出电压Vx的噪声过大，其震荡变化通过米勒电容Cm耦合至节点Nag，减缓了第一开关管K1的开通和关断，相应的减小了输出电压Vx的震荡，纠正输出电压Vx的非线性失真，使输出电压Vx稳定在负载能够承受的范围之内。

而第二支路为数字LDO可以在保证较小的去耦电容以及负载突降需求的基础上达到很高的带宽。

当LDO的输入为高频时，第二支路(数字LDO支路)的带宽高、负载瞬态响应速度快，经第二支路能很快的将输出电压Vx拉高；当LDO的输入为低频时，第一支路(模拟LDO支路)的噪声较数字LDO的噪声小，减小了输出至负载的噪声，减小了数字LDO的功耗。

第一支路输出的噪声小，而第一支路能够达到很高的带宽，这样本实施例中的LDO相较于现有的数字LDO，就能够在保证高带宽的基础上，减小输出的噪声。

这里还需要说明的是，米勒电容Cm的容值需小于负载的等效电容的容值且大于第一开关管K1控制端处寄生电容的容值，这样可以保证将输出电压Vx的噪声尽可能多的耦合至节点Ng，减小Vx的非线性失真，降低第一支路的输出噪声。

作为一个示例，100C_x≤C_load，且C_x≥10C_p。其中，C_x为所述米勒电容Cm的容值，所述C_load为所述负载的等效电容的容值，C_p为所述第一开关管K1控制端处寄生电容的容值。

在本实施例的一些可能的实现方式中，还可以使用不同的比较器分别输出信号至第一开关管K1和第二开关管K2，分别控制第一开关管K1和第二开关管K2的开断状态。具体的，如图2所示，所述低压差线性稳压器，还包括：第二比较器Comp2；

所述第二比较器Comp2的第一输入端连接所述参考电压Vref，所述第二比较器Comp2的第二输入端连接所述第二开关管K2的第一端，所述第二比较器Comp2的输出端连接所述第二开关管K2的控制端。

本实施例提供的低压差线性稳压器，包括：第一比较器、第一开关管、第二开关管和米勒电容。采用第一比较器比较输出至负载的电压以及参考电压的大小，并将比较结果分别输出至第一开关管和第二开关管的控制端。第二开关管的第一端连接负载，第二端连接电源电压，在满足负载突降要求以及较小的去耦电容要求的情况下，保证了LDO的高带宽。第一开关管的第一端连接负载，第二端连接电源电压；米勒电容连接在第一开关管的第一端和控制端之间。由于米勒效应，米勒电容降低了第一开关管的输出震荡，减小了第一开关管输出至负载的噪声，使得本实施例提供的LDO通过第一开关管和米勒电容在低频区间内输出更小的噪声，在保证了高带宽的基础上减小了LDO的输出噪声。

实施例二：

参见图3，该图为本发明提供的高带宽低压差线性稳压器实施例二的电路拓扑图。相较于实施例一，本实施例提供了一种更加具体的电路拓扑结构。

在实施例一的基础上，本实施例提供的低压差线性稳压器，还包括：第一驱动电路100和/或第二驱动电路200；

所述第一驱动电路100，用于将所述第一比较器Comp1输出的信号驱动后输出至所述第一开关管K1的控制端；

所述第二驱动电路200，用于将所述第一比较器Comp1输出的信号驱动后输出至所述第二开关管K2的控制端。

需要说明的是，第一驱动模块100使第一比较器Comp1输出的信号能够满足第一开关管K1的驱动需求；第二驱动模块200使第一比较器Comp1输出的信号能够满足第二开关管K2的驱动需求。此外，第一驱动模块100和第二驱动模块200还可以缓冲输出至第一开关管K1和第二开关管K2信号，提高本实施例中LDO输出的稳定性。

其中，第一驱动模块100有多种可能的实现方式，下面举例说明：

第一种可能的实现方式，如图4所示，所述第一驱动模块100，包括：PMOS管PM和NMOS管NM；

所述PMOS管PM的源极连接所述电源电压Vcc，所述PMOS管PM的漏极连接所述第一开关管K1的控制端，所述PMOS管PM的栅极连接所述第一比较器Comp1的输出端；

所述NMOS管NM的栅极连接所述第一比较器Comp1的输出端，所述NMOS管NM的源极接地，所述NMOS管NM的漏极连接所述第一开关管K1的控制端。

在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接第一驱动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。第一比较器Comp1的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

可选的，还可以通过添加恒定电流源来限定输出电压Vx的变化速率，具体如图5所示，所述第一驱动模块100，还包括：第一电流源Ipu和/或第二电流源Ipd；

所述第一电流源Ipu的输入端连接所述电源电压Vcc，所述第一电流源Ipu的输出端连接所述PMOS管PM的源极；

所述第二电流源Ipd的输入端连接所述NMOS管NM的源极，所述第二电流源Ipd的输出端接地。

第一电流源Ipu限制输出电压Vx的升压速度，而第二电流源Ipd限制输出电压Vx的降压速度。

第二种可能的实现方式，如图6所示，所述第一驱动模块100，包括：第一反相器Inv1；

所述第一反相器Inv1的输入端连接所述第一比较器Comp1的输出端，所述第一反相器Inv1的输出端连接所述第一开关管K1的控制端。

在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接第一动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。第一比较器Comp1的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

根据需要，所述第一反相器Inv1可以是电流不补偿型反相器、反相缓冲器或反相放大器，第一反相器Inv1的延迟时间或放大倍数根据实际情况设定，这里不再赘述。

在一些可能的实现方式中，还可以采用多级放大或缓冲的形式，具体的，所述第一驱动模块100，还包括：第二反相器(未在图中示出)；所述第二反相器的输入端连接所述第一比较器Comp1的输出端，所述第二反相器的输出端连接所述第一反相器Inv1的输入端。

第三种可能的实现方式，如图7所示，所述第一驱动模块100，包括：第一反相器Inv1、PMOS管PM和NMOS管NM；

所述第一反相器Inv1的输入端连接所述第一比较器Comp1的输出端，所述第一反相器Inv1的输出端连接所述PMOS管PM的栅极；

所述PMOS管PM的源极连接所述电源电压Vcc，所述PMOS管PM的漏极连接所述第一开关管K1的控制端；

所述NMOS管NM的栅极连接所述第一反相器Inv1的输出端，所述NMOS管NM的源极接地，所述NMOS管NM的漏极连接所述第一开关管K1的控制端。

可选的，所述第一驱动模块100，还包括：第二反相器Inv2；

所述第二反相器的输入端连接所述第一比较器Comp1的输出端，所述第二反相器的输出端连接所述第一反相器Inv1的输入端。

同理，第一反相器Inv1和第二反相器Inv2可以是电流不补偿型反相器、反相缓冲器或反相放大器。

在本实现方式中，第一开关管K1为PMOS管，该PMOS管的栅极连接第一驱动模块100的输出端，漏极连接负载，源极连接电源电压Vcc。第一比较器Comp1的同相输入端连接参考电压Vref，反相输入端连接第一开关管K1的第一端(即该PMOS管的漏极)。

在一些可能的实现方式中，所述第一驱动模块100，还包括：第一电流源Ipu和/或第二电流源Ipd；

所述第一电流源Ipu的输入端连接所述电源电压Vcc，所述第一电流源Ipu的输出端连接所述PMOS管PM的源极；

所述第二电流源Ipd的输入端连接所述NMOS管NM的源极，所述第二电流源Ipd的输出端接地。

可以理解的是，第一电流源Ipu和第二电流源Ipd的具体工作原理与上面所述的类似，这里不再赘述。

同样的，第二驱动模块200也有多种可能的实现方式，在一个例子中，如图6所示，所述第二驱动模块200，包括：第三反相器Inv3；

所述第三反相器Inv3的输入端连接所述第一比较器Comp1(或第二比较器Comp2)的输出端，所述第三反相器Inv3的输出端连接所述第二开关管K2的控制端。

在一些可能的实现方式中，如图7所示，所述第二驱动模块200，除第三反相器Inv3之外，还包括：第四反相器Inv4和第五反相器Inv5；

所述第四反相器Inv4的输入端连接所述第五反相器Inv5的输出端，所述第四反相器Inv4的输出端连接所述第三反相器Inv3的输入端；

所述第五反相器Inv5的输入端连接所述第一比较器Comp1的输出端，所述第五反相器Inv5的输出端连接所述第四反相器Inv4。

根据需要，所述第三反相器Inv3、第四反相器Inv4和第五反相器Inv5可以是电流不补偿型反相器、反相缓冲器或反相放大器，第三反相器Inv3、第四反相器Inv4和第五反相器Inv5的延迟时间或放大倍数根据实际情况设定，这里不再赘述。

下面以图7所示的电路拓扑为例，详细说明在本实施例中LDO的工作原理。为了方便说明，节点Na1位于第一比较器Comp1的输出端，节点Na2位于第二反相器Inv2的输出端，节点Na3位于第一反相器Inv1的输出端，节点Nag位于第一开关管K1的控制端；节点Nd1位于第五反相器Inv5的输入端，节点Nd2位于第五反相器Inv5的输出端，节点Nd3位于第四反相器Inv4的输出端，节点Ndg位于第二开关管K2的控制端。

首先，第一比较器Comp1比较参考电压Vref和输出电压Vx，当输出电压Vx大于参考电压Vref时，第一比较器Comp1输出低电平，节点Na1和节点Nd1为低电平，节点Na2和节点Nd2为高电平，节点Na3和节点Nd3为低电平，PMOS管PM导通，NMOS管NM关断，节点Nag和节点Ndg均为高电平，第一开关管K1和第二开关管K2闭合，负载消耗电容Cx上的电量，拉低输出电压Vx。

由于电路的动态变化，可以忽视输出电压Vx等于参考电压Vref的情况。

然后，当输出电压Vx降至小于参考电压Vref时，第一比较器Comp1输出高电平，节点Na1和节点Nd1为高电平，节点Na2和节点Nd2为低电平，节点Na3和节点Nd3为高电平，PMOS管PM关断，NMOS管NM开通，节点Nag和节点Ndg均为低电平，第一开关管K1和第二开关管K2开通，向输出电压Vx传导电流，拉高输出电压Vx。当LDO的输入为高频时，第一支路的带宽高、响应速度快，很快的拉高输出电压Vx；当LDO的输入为低频时，第二支路的噪声较数字LDO的噪声小很多，输出电压Vx的噪声减小。

通过上述过程，输出电压Vx即稳定在参考电压Vref。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种低压差线性稳压器，其特征在于，包括：第一比较器、第一开关管、第二开关管和米勒电容；

所述第一比较器的第一输入端连接参考电压，所述第一比较器的第二输入端连接所述第一开关管的第一端，所述第一比较器的输出端连接所述第一开关管的控制端；

所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；

所述第二开关管的第一端连接所述负载，所述第二开关管的第二端连接所述电源电压，所述第二开关管的控制端连接所述第一比较器的输出端；

所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，还包括：第二比较器；

所述第二比较器的第一输入端连接所述参考电压，所述第二比较器的第二输入端连接所述第二开关管的第一端，所述第二比较器的输出端连接所述第二开关管的控制端。

3.根据权利要求1所述的低压差线性稳压器，其特征在于，还包括：第一驱动电路和/或第二驱动电路；

所述第一驱动电路，用于将所述第一比较器输出的信号驱动后输出至所述第一开关管的控制端；

所述第二驱动电路，用于将所述第一比较器输出的信号驱动后输出至所述第二开关管的控制端。

4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第一驱动模块，包括：PMOS管和NMOS管；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端，所述PMOS管的栅极连接所述第一比较器的输出端；

所述NMOS管的栅极连接所述第一比较器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

5.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第一驱动模块，包括：第一反相器；

所述第一反相器的输入端连接所述第一比较器的输出端，所述第一反相器的输出端连接所述第一开关管的控制端。

6.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第一驱动模块，包括：第一反相器、PMOS管和NMOS管；

所述第一反相器的输入端连接所述第一比较器的输出端，所述第一反相器的输出端连接所述PMOS管的栅极；

所述PMOS管的源极连接所述电源电压，所述PMOS管的漏极连接所述第一开关管的控制端；

所述NMOS管的栅极连接所述第一反相器的输出端，所述NMOS管的源极接地，所述NMOS管的漏极连接所述第一开关管的控制端。

7.根据权利要求4或6所述的低压差线性稳压器，其特征在于，所述第一驱动模块，还包括：第一电流源和/或第二电流源；

所述第一电流源的输入端连接所述电源电压，所述第一电流源的输出端连接所述PMOS管的源极；

所述第二电流源的输入端连接所述NMOS管的源极，所述第二电流源的输出端接地。

8.根据权利要求5或6所述的低压差线性稳压器，其特征在于，所述第一驱动模块，还包括：第二反相器；

所述第二反相器的输入端连接所述第一比较器的输出端，所述第二反相器的输出端连接所述第一反相器的输入端。

9.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第二驱动模块，包括：第三反相器；

所述第三反相器的输入端连接所述第一比较器的输出端，所述第三反相器的输出端连接所述第二开关管的控制端。

10.根据权利要求9所述的低压差线性稳压器，其特征在于，所述第二驱动模块，还包括：第四反相器和第五反相器；

所述第四反相器的输入端连接所述第五反相器的输出端，所述第四反相器的输出端连接所述第三反相器的输入端；

所述第五反相器的输入端连接所述第一比较器的输出端，所述第五反相器的输出端连接所述第四反相器。