CN202533828U - 一种低压差线性稳压器 - Google Patents

Abstract

本实用新型公开了一种低压差线性稳压器，包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元、第五电阻单元、第一电容、第二电容和第一放大器、第二放大器。本实用新型的低压差线性稳压器采用前馈噪声对消技术，通过耦合，使功率管的栅极电压含有与电源电压噪声大小相等，相位相同的噪声，因此功率管的栅源电压差不含有电源电压噪声，漏极电流不受电源电压噪声的影响，从而使高频情况下稳压器的输出电压也不受电源电压噪声的影响，大大提高了高频情况下线性稳压器的电源抑制比。

Description

一种低压差线性稳压器

技术领域

本实用新型属于电源管理技术领域，具体涉及一种低压差线性稳压器（Low Dropout Regulator，LDO）的设计。 

背景技术

低压差线性稳压器具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。低压差线性稳压器能够为模拟电路和射频电路等噪声敏感电路提供低输出纹波的电源，而且由于结构相对简单，外围元器件少，因而被广泛应用于片上系统芯片中。 

LDO是电源管理中的核心模块，主要为模拟电路和射频电路提供低噪声电源，因此电源抑制比是LDO的关键性参数之一。但是随着集成电路的快速发展，芯片工作频率在不断提高，LDO的电源抑制比也随之降低，从而电源噪声就会通过LDO影响整个系统的性能，不能满足高频工作环境的应用要求，因此提高高频情况下的电源抑制比已经成为LDO的一个重要研究方向。目前，多数商用高电源抑制比LDO芯片采用LDO级联的方法，此种方案直接导致LDO效率的降低，一些文献中提出了一些解决方案，但大都以增加芯片面积，降低负载能力为代价，比如文献“Mohamed El-Nozahi,Ahmed Amer,Joselyn Torres,Kamran Entesari,Edgar Sánchez-Sinencio,High PSR Low Drop-Out Regulator With Feed-Forward Ripple Cancellation Technique，565-577”中使用前馈技术来提高LDO的电源抑制比，不但芯片面积较大而且电源抑制比也不是太高。 

实用新型内容

本实用新型的目的是为了解决现有低压差线性稳压器高频情况下的电源抑制比较低的问题，提出了一种低压差线性稳压器。 

本实用新型的技术方案为：一种低压差线性稳压器，包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元、第五电阻单元、第一电容、第二电容和第一放大器、第二放大器，具体连接关系为： 

第一电阻单元的一端连接基准电压，另一端连接第一电容的一端和第一放大器的同相输入端，第一电容的另一端连接外部电源电压；第一放大器的反向输入端连接第三电阻单元的一端和第一NMOS管的源极，输出端连接第一NMOS管的栅极，第三电阻单元另一端连接地电位；第一NMOS管的漏极连接第二电阻单元的一端和第二PMOS管的栅极，第二电阻单元的另一端连接外部电源电压；第二PMOS管的源极连接外部电源电压，漏极连接 第一PMOS管的栅极和第三PMOS管的源极；第一PMOS管的源极连接外部电源电压，第三PMOS管的漏极连接地电位，栅极连接第二放大器的输出端；第二放大器的同相输入端连接基准电压，第四电阻单元的一端、第五电阻单元的一端及第二电容的一端连接在一起并与第二放大器反向输入端相连，第五电阻单元的另一端连接到地电位；第四电阻的另一端和第二电容的另一端连接在一起并与第一PMOS管的漏极相连作为所述低压差线性稳压器的输出端。 

本实用新型的有益效果：本实用新型的低压差线性稳压器，与现有的LDO相比，在低频情况下，电源抑制比没有太大变化，但是当该稳压器工作在高频状况时，由于采用前馈噪声对消技术，该技术是通过外部电源电压耦合使得作为功率管的第一PMOS管的栅极电压含有与电源电压噪声大小相等，相位相同的噪声，因此功率管的栅源电压差不含有电源电压噪声，漏极电流不受电源电压噪声的影响，从而使高频情况下稳压器的输出电压也不受电源电压噪声的影响，大大提高了高频情况下线性稳压器的电源抑制比。本实用新型所提出的电路结构保持LDO高效率、低噪声、电路结构简单的同时，提高了高频情况下的电源抑制比。 

附图说明

图1为本实用新型的低压差线性稳压器电路结构示意图。 

图2为本实用新型的带有前馈噪声对消技术和不带有前馈噪声对消技术低压差线性稳压器的电源抑制比仿真对比示意图。 

具体实施方式

下面结合附图和具体的实施例对本实用新型作进一步的阐述。 

针对现有LDO在高频情况下电源抑制比较低这一问题，本实用新型提出了一种高电源抑制比的低压差线性稳压器，具体电路结构如图1所示，包括PMOS管M0、M2、M3和NMOS管M1及电阻单元R1、R2、R3、R4、R5和电容C1、C2，第一放大器OP，第二运算放大器OTA。图1中的R_L和C_L作为低压差线性稳压器的负载单元。具体连接关系如下： 

电阻单元R1的一端连接基准电压V_ref，另一端连接C1的一端和放大器OP的同相输入端，C1的另一端连接外部电源电压V_IN；放大器OP的反向输入端连接R3的一端和NMOS管M1的源极，输出端连接NMOS管M1的栅极，R3另一端连接地VSS；NMOS管M1的漏极连接R2的一端和PMOS管M2的栅极，R2的另一端连接外部电源电压V_IN；PMOS管M2的源极连接外部电源电压V_IN，漏极连接PMOS管M0的栅极和PMOS管M3的源极；PMOS管M3的漏极连接地电位VSS，栅极连接运算放大器OTA的输出端；运算放大器OTA的同相输入端连接基准电压V_ref，反向输入端连接R4和R5及C2相连接的一端，R5的另一端连接到地电位 VSS；R4的另一端和C2的另一端相连，连接到R_L和C_L的一端和PMOS管M0的漏极，作为低压差线性稳压器是输出端V_OUT，PMOS管M0的源极连接外部电源电压V_IN，R_L的另一端和C_L的另一端均连接到地电位VSS。 

这里，电阻单元R1和电容C1组成高通滤波器，在高频情况下将电源电压噪声耦合到运算放大器OP的同相输入端。该高通滤波器的设计中电阻单元R1和电容C1均要尽量大，这样才能提供更好的耦合效果，但是电阻单元和电容的增大会增大芯片面积，所以电阻单元R1和电容C1的选取要折中考虑；放大器OP在电路中主要起嵌位作用，将同相输入端电压嵌位到反向输入端，从而通过电阻R3转换化成电流。为了能够在高频情况下快速的将电源电压噪声耦合到功率管的栅极，作为一种较优的方案，放大器OP应该选择高速运算放大器，并且为了更好的前馈噪声信号，放大器的带宽必须要足够大，该放大器的带宽要大于C点带宽，从而不会影响LDO的前馈速度；电阻单元R4、R5为反馈电阻，组成反馈网络，可以通过调节电阻单元R4、R5电阻的比值来调节输出电压的大小；电阻单元R2、R3的阻值相同，这样才能够使图1中B点电压不受电源电压噪声的影响；为了使PMOS管M2和M3具有相同的跨导g_m，所以M2和M3的参数相同。 

本实用新型的LDO由于采用前馈噪声对消技术，该技术是通过外部电源电压耦合将功率管的栅极电压含有与电源电压噪声大小相等，相位相同的噪声，因此功率管的栅源电压差不含有电源电压噪声，漏极电流不受电源电压噪声的影响，从而使高频情况下稳压器的输出电压也不受电源电压噪声的影响，大大提高了高频情况下线性稳压器的电源抑制比。 

下面对本实用新型的LDO在高频情况下能够实现高PSRR的原理进行具体说明： 

电阻R1和电容C1组成的高通滤波器将电源电压V_IN的噪声V_IN(f)耦合到OP放大器的同相输入端，通过OP放大器的嵌位，则放大器的反向输入端（即图1中A点）电压为 

V_A=V_ref+V_IN(f) 

从而得到R3上电流： 

I_R3=[V_ref+V_IN(f)]/R3 

所以B点电压： 

V_B=V_IN+V_IN(f)-[V_ref+V_IN(f)]=V_IN-V_ref

PMOS管M2的栅源电压： 

Vgs_M2=V_IN+V_IN(f)-V_B=V_IN(f)+V_ref

又由于PMOS管M2、M3的参数相同，且漏极电流相同，所以PMOS管M2、M3具有相同的跨导g_m，则C点电压： 

V_C=g_m*Vgs_M2*1/g_m=V_ref+V_IN(f) 

为含有V_IN(f)的电压和值，所以功率管M0的V_gs不含有电源电压的噪声，功率管的漏极电流和电源电压无关，从而实现高频情况下电源抑制比的提高。 

第二放大器OTA作为跨导放大器，其用途是将同向输入端的电压嵌位到反向输入端，并为PMOS管M3的栅极提供合适的工作电压，从而实现低频情况下输出电压的稳定。由于R5的一端接地，另一端电压值被嵌位在基准电压V_ref上，且R5上电流和R4上电流相等，则LDO输出电压V_OUT为： 

$V_{\mathrm{out}}=(1+\frac{R_4}{R5})*V_{\mathrm{ref}}$

该LDO电路中电容C2为系统引进如下一个零点和一个极点： 

零点频率： ${\mathrm{\ω}}_z=\frac{1}{C2*R4}$

极点频率： ${\mathrm{\ω}}_p=\frac{1}{C2*(R4//R5)}$

产生的零点是为了抵消LDO中产生的次极点，由于电阻单元R5相比R4较小，所以产生高的极点频率，从而增大了系统的带宽，提高了系统稳定性。 

推导过程可以看到，如果电路中去掉电容C1，则功率管的栅极就不带有电源电压噪声，这样可以得到不带有前馈噪声技术的LDO。 

图2为不带有前馈噪声对消技术的LDO和带有前馈噪声对消技术本实用新型的LDO的PSRR仿真波形对比图，其中，上图为不带有前馈噪声对消技术的LDO负载电阻分别为200K、2K、80欧姆的PSRR波形图，下图为带有前馈噪声对消技术的LDO负载电阻分别为200K、2K、80欧姆的PSRR波形图。负载电容大小为4uF，仿真波形曲线如表1所示： 

表1 

可以看到，频率1K以下的带有前馈噪声技术LDO和不带有前馈噪声技术LDO电源抑制比基本没有变化；频率10K以上，带有前馈噪声对消技术的LDO比不带有前馈噪声对消技术LDO的PSRR要大10db以上，与现有的LDO相比，本实用新型带有前馈噪声技术LDO的高频PSRR也具有较大的优势。 

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。 

Claims (2)

1.一种低压差线性稳压器，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元、第五电阻单元、第一电容、第二电容和第一放大器、第二放大器，具体连接关系为：

第一电阻单元的一端连接基准电压，另一端连接第一电容的一端和第一放大器的同相输入端，第一电容的另一端连接外部电源电压；第一放大器的反向输入端连接第三电阻单元的一端和第一NMOS管的源极，输出端连接第一NMOS管的栅极，第三电阻单元另一端连接地电位；第一NMOS管的漏极连接第二电阻单元的一端和第二PMOS管的栅极，第二电阻单元的另一端连接外部电源电压；第二PMOS管的源极连接外部电源电压，漏极连接第一PMOS管的栅极和第三PMOS管的源极；第一PMOS管的源极连接外部电源电压，第三PMOS管的漏极连接地电位，栅极连接第二放大器的输出端；第二放大器的同相输入端连接基准电压，第四电阻单元的一端、第五电阻单元的一端及第二电容的一端连接在一起并与第二放大器反向输入端相连，第五电阻单元的另一端连接到地电位；第四电阻的另一端和第二电容的另一端连接在一起并与第一PMOS管的漏极相连作为所述低压差线性稳压器的输出端。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述的第二电阻单元和第三电阻单元的阻值相同。 

Images