CN102385410A

CN102385410A - 一种摆率增强电路以及集成该电路的低压差线性稳压器

Info

Publication number: CN102385410A
Application number: CN2011103729518A
Authority: CN
Inventors: 明鑫; 徐祥柱; 李涅; 周泽坤; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2011-11-22
Filing date: 2011-11-22
Publication date: 2012-03-21
Anticipated expiration: 2031-11-22
Also published as: CN102385410B

Abstract

本发明公开了一种摆率增强电路以及集成该电路的低压差线性稳压器。本发明的摆率增强电路包括PMOS管M1、M4、M6、M7、M8和NMOS管M2、M3、M5、M9、M10及电阻R3和电容C3，在输入端有跳变电压时，摆率增强电路输出端会产生大的输出或者吸收电流。集成了摆率增强电路的低压差线性稳压器在输出电压发生跳变时，能够在极短的时间内为调整管的栅极提供大的充电和放电电流，使调整管的栅电压能够得到快速的变化，从而大大提高了LDO电路的摆率，减小了输出电压尖峰。

Description

一种摆率增强电路以及集成该电路的低压差线性稳压器

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(Low DropoutRegulator，LDO)的设计。

背景技术

低压差线性稳压器具有成本低、输出噪声小、电路结构简单、占用芯片面积小和低功耗等优点，已成为电源管理芯片中的一类重要电路。

LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。现有的典型的LDO如图1所示，具体包括：调整管MP1、误差放大器EA、电阻反馈网络、负载电阻R_L，负载电容C_L。其基本工作原理为：电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将基准电压V_ref嵌位到误差放大器的R1和R2的连接点，所以输出电压有V_out＝(1+R1/R2)V_ref。

为了有较高的带负载能力，一般调整管MP1的面积较大，在调整管MP1的栅极形成一个高达数十pF的电容，同时为了减小LDO的功耗，静态工作电流很小，使得LDO的摆率SR＝I_G/C_par很小，其中，C_par为调整管栅极等效电容，I_G为栅极充放电电流，从而MP1管的栅极电压变化比较缓慢，导致MP1管的漏极电流也随之变化缓慢，在输出电流跳变时，输出电压需要较长的恢复稳定时间，并会产生高的电压尖峰。一些文献中针对这一问题提出相应技术方案，比如在文献“Ka Nang Leung，Yuen Sum Ng，Ka Yee Yim，and Pui Ying Or.AnAdaptive Current-Boosting Voltage Buffer for Low-Power Low Dropout Regulators，ElectronDevices and Solid-State Circuits，EDSSC 2007.IEEE Conference on，485-488”中提到了一种LDO，具体在误差放大器和调整管之间加入增大调整管栅极充放电电流的电路，但是这样不但增加了系统补偿的复杂度，而且只能在一定程度上改善了LDO的摆率。同时传统的LDO为了增加系统的稳定性，LDO片外需要接一个负载电容CL，将会增加系统成本。

发明内容

本发明的目的是为了解决现有的低压差线性稳压器存在的上述问题，提出了一种摆率增强电路。

本发明的技术方案是：一种摆率增强电路，包括，PMOS管M1、M4、M6、M7、M8和NMOS管M2、M3、M5、M9、M10及电阻R3和电容C3，其中PMOS管M1、M4、M6的栅极均连接外部的第一偏置电压，源极连接外部电源电压，漏极分别连接M2、M3、M5的漏极；PMOS管M7、M8的栅极均连接到M7的漏极，源极均连接外部电源电压，M7的漏极连接到M5和M6的漏极，M8的漏极连接M10的漏极作为摆率增强电路的输出端；NMOS管M2、M3、M5的源极均连接地，M2的漏极连接M1漏极和M2的栅极及R3的一端，电阻R3的另一端连接NMOS管M3的栅极和NMOS管M5的栅极，M3、M5的漏极分别连接M4、M6的漏极，M2的栅极连接M2和M1的漏极；NMOS管M9、M10的源极均接地，M9的漏极和M9及M10的栅极相连又连接到M3和M4的漏极，M10的漏极连接M8的漏极作为摆率增强电路的输出端；电容C3的一端连接NMOS管M3的栅极，另一端作为摆率增强电路的输入端。

进一步的，上述摆率增强电路还包括PMOS管M11和NMOS管M12，其中，NMOS管M12的栅极接外部的第二偏置电压，源极接地，漏极与M11的漏极相连接；PMOS管M11的栅极连接到M11的漏极，源极连接外部电源电压，PMOS管M11的栅极电压作为与PMOS管M4、M6的栅极连接的外部的第一偏置电压。

本发明还提出了一种集成了上述摆率增强电路的低压差线性稳压器，还包括：运算放大器、调整管、第一电阻、第二电阻、第一电容，其中，运算放大器的反向输入端连接外部的基准电压，输出端连接调整管的栅极和摆率增强电路的输出端；调整管的源极连接外部电源电压，调整管的漏极作为所述低压差线性稳压器的输出端，摆率增强电路的输入端连接低压差线性稳压器的输出端；第一电阻的一端连接低压差线性稳压器的输出端，另一端连接运算放大器的同向输入端；第二电阻一端连接运算放大器的同向输入端，另一端连接地；第一电容一端连接运算放大器的同向输入端，另一端连接低压差线性稳压器的输出端。

本发明的有益效果：本发明的低压差线性稳压器，与现有的LDO相比，由于采用摆率增强电路，在输出电压发生跳变时，能够在极短的时间内为调整管的栅极提供大的充电和放电电流，使调整管的栅电压能够得到快速的变化，极大的克服了由于调整管栅极电压变化缓慢所造成的摆率小的问题，从而大大提高了LDO电路的摆率，减小了输出电压尖峰。同时，本发明中采用片上集成技术，不再需要大的片外负载电容，减小了系统成本。

附图说明

图1现有的LDO电路的拓扑结构图。

图2本发明提出的集成有摆率增强电路的LDO电路拓扑结构图。

图3本发明中的第一种摆率增强电路的电路图。

图4本发明中的第二种摆率增强电路的电路图。

图5本发明中所提出LDO的误差放大器的电路图。

图6不带有摆率增强LDO和集成摆率增强电路LDO负载电流跳变的仿真波形对比图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明提出的第一种摆率增强电路如图3所示，包括，PMOS管M1、M4、M6、M7、M8和NMOS管M2、M3、M5、M9、M10及电阻R3和电容C3，其中PMOS管M1、M4、M6的栅极均连接外部的第一偏置电压V_b1，源极连接外部电源电压V_DD，漏极分别连接M2、M3、M5的漏极；PMOS管M7、M8的栅极均连接到M7的漏极，源极均连接外部电源电压V_DD，M7的漏极连接到M5和M6的漏极，M8的漏极连接M10的漏极作为摆率增强电路的输出端；NMOS管M2、M3、M5的源极均连接地Vss，M2的漏极连接M1漏极和M2的栅极及R3的一端，电阻R3的另一端连接NMOS管M3的栅极和NMOS管M5的栅极，M3、M5的漏极分别连接M4、M6的漏极，M2的栅极连接M2和M1的漏极；NMOS管M9、M10的源极均接地，M9的漏极和M9及M10的栅极相连又连接到M3和M4的漏极，M10的漏极连接M8的漏极作为摆率增强电路的输出端Vout1；电容C3的一端连接NMOS管M3的栅极，另一端作为摆率增强电路的输入端V_IN。

这里，M4、M3组成第一电流减法器，M6、M5组成第二电流减法器，M7、M8组成过冲电流镜模块，M9、M10组成欠冲电流镜模块。

摆率增强电路为本发明的重点所在，它的作用是在负载电流变化时能够快速的改变调整管的栅极电压，从而在极短的时间内调整输出电压稳定到确定值。为便于分析，假设M1的漏极电流为I。在稳定情况下，第一电流减法器中M4的镜像电流为2I，M3的镜像电流为3I，则此时M3管工作在线性区，该电流减法器输出为低电平，所以晶体管M9、M10均不工作；同理，第二电流减法器中M6工作在线性区，晶体管M7、M8也不工作。所以在稳定状态下摆率增强网络对LDO没有作用。当输出负载电流突然变小时，输出电压会有一个很高的向上脉冲，该脉冲电压通过电容C3耦合到晶体管M3、M5的栅极，从而使得M3、M5的漏极获得很大的电流，对于M3、M4组成的电流减法器，M3将继续工作在线性区，输出仍为低电平，则M9、M10仍然不工作，而对于M5、M6组成的电流减法器，由于M5的漏极电流的突然增大，使M7、M8有电流输出，为调整管M0栅极充电，从而M0的栅极电压迅速的增大，最终使LDO的输出电压快速的减小到确定值。同理，当LDO的输出负载电流突然增大时，输出电压向下的脉冲耦合到摆率增强电路，摆率增强电路将对调整管M0快速的放电，使调整管M0的栅极电压在极端的时间内减小，最终使输出电压被快速的增大到确定值。

本发明中的摆率增强电路也可应用于其它LDO电路设计中，通过摆率增强电路输出的调整电流，可以减小传统LDO电路中调整管栅极电压变化缓慢的影响，大大提高了LDO的摆率，并有效的减小了输出电压尖峰，利用该设计可以得到一个高摆率的LDO。

作为上述方案的变形，本发明提出的第二种摆率增强电路如图4所示，在第一种率增强电路的基础之上还包括PMOS管M11和NMOS管M12，其中，NMOS管M12的栅极接外部的第二偏置电压V_b2，源极接地，漏极与M11的漏极相连接；PMOS管M11的栅极连接到M11的漏极，源极连接外部电源电压V_DD，PMOS管M11的栅极电压作为与PMOS管M4、M6的栅极连接的外部的第一偏置电压V_b1，即PMOS管M11的栅极与PMOS管M4、M6的栅极相连接。

本发明还提出了集成上述摆率增强电路的低压差线性稳压器如图2所示，还包括：运算放大器OTA、调整管M0、第一电阻R1、第二电阻R2、第一电容C1，其中，运算放大器OTA的反向输入端连接外部的基准电压V_ref，输出端连接调整管M0的栅极和摆率增强电路的输出端；调整管M0的源极连接外部电源电压V_DD，调整管M0的漏极作为所述低压差线性稳压器的输出端，摆率增强电路的输入端连接低压差线性稳压器的输出端；第一电阻R1的一端连接低压差线性稳压器的输出端，另一端连接运算放大器OTA的同向输入端；第二电阻R2一端连接运算放大器OTA的同向输入端，另一端连接地；第一电容C1的一端连接运算放大器OTA的同向输入端，另一端连接低压差线性稳压器的输出端V_OUT。

由于该发明为片上集成LDO，采用片内补偿技术，因此不再需要大的片外电容。

图5给出了运算放大器OTA的一种实现形式，这里的运算放大器OTA为两级运算放大器，运算放大器OTA为两级运算放大器，第一级PMOS差分对管放大器，第二级为推挽式输出放大器，推挽式输出放大器的输入为差分放大器的二极管负载的镜像电压。OTA运算放大器的反向输入端连接外部的基准源V_ref，同向输入端连接电阻反馈网络的采样电压，输出连接到调整管M0的栅极。

具体包括5个PMOS管M19、M25、M25、M20、M21和5个NMOS管M23、M22、M28、M26、M27，其中，PMOS管M19的栅极连接第三偏置电压V_b3，源极连接外部电源电压V_DD，漏极与M20、M21的源极相连；PMOS管M20的栅极作为所述运算放大器OTA的反向输入端V_INN、PMOS管M21的栅极作为所述运算放大器OTA的同向输入端V_INP，源极均连接M19的漏极，漏极分别连接M22漏极、M26和M28漏极；PMOS管M24、M25栅极均连接M24漏极，源极均连接外部电源电压V_DD，栅极分别连接M23、M27的漏极；NMOS管M23、M22、M28的栅极均连接M22的漏极，源极均连接，漏极分别连接M24、M20、M21漏极；NMOS管M26、M27的栅极均连接M26的漏极，源极均连接地，漏极分别连接M21、M25的漏极，M25的漏极作为所述运算放大器OTA的输出端Vout2。这里，第三偏置电压V_b3可以和第一偏置电压V_b1相同。

为了提高摆率增强电路输出的充放电电流大小，这里NMOS管M27的栅极电压作为第二种摆率增强电路中的第二偏置电压V_b2，这样在输出电压发生跳变时，电流减法器会输出或者吸收更大的电流为调整管栅极充放电，大大提高了LDO的摆率。

为了实现本发明的目的，本领域的普通技术人员应该意识到还可以采用其它类似的运算放大器结构。

该运算放大器的用途是将反同输入端的电压V_ref嵌位到同向输入端，并为调整管M0的栅极提供合适的工作电压。由于R2的一端接地，另一端电压值被嵌位在基准电压V_ref上，且R2上电流和R1上电流相等，则LDO输出电压V_OUT为：

V_{out} = (1 + \frac{R_{1}}{R_{2}}) * V_{ref}

运算放大器OTA中的NMOS管M28的栅极连接M22的栅极，漏极同M26的漏极相连接，在LDO输出端电压跳变时，M28对M26管的分流作用，增大了运算放大器输出端对调整管栅极的充电或放电电流，从而使LDO的摆率得到增强。

该LDO电路中电容C1为系统引进如下一个零点和一个极点：

零点频率：

ω_{z} = \frac{1}{C 1 * R 1}

极点频率：

ω_{p} = \frac{1}{C 1 * (R 1 / / R 2)}

产生的零点是为了抵消LDO中产生的次极点，由于R2比较小，所以产生的极点频率很高，从而增大了系统的带宽，提高了系统稳定性；C2为密勒补偿电容，用来增大运算放大器的相位裕度；电容C3和电阻R3构成电容耦合，保证在稳定情况下，输出电压对摆率增强电路没有作用，而在输出电压发生跳变时将跳变信号耦合到摆率增强电路，从而对LDO产生作用。

图6为不带有摆率增强LDO和集成摆率增强技术LDO负载电流跳变的仿真波形对比图，其中，上图为负载电流，电流上升和下降跳变时间均为1us，中图不带有摆率增强电路LDO，下图为集成摆率增强电路LDO，从仿真图中可以看出，现有的不带有摆率增强电路LDO输出电压向上脉冲恢复时间为25us，向下脉冲恢复时间为22us，电压跳变峰峰值为1.9V；而集成摆率增强电路的LDO输出电压的向上脉冲恢复时间为2us，向下脉冲恢复时间为1.2us，电压跳变峰峰值为0.57V，可以看出集成摆率增强电路的线性稳压器的摆率得到极大的提高，且输出电压尖峰也得到减小。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种摆率增强电路，其特征在于，包括，PMOS管M1、M4、M6、M7、M8和NMOS管M2、M3、M5、M9、M10及电阻R3和电容C3，其中，PMOS管M1、M4、M6的栅极均连接外部的第一偏置电压，源极连接外部电源电压，漏极分别连接M2、M3、M5的漏极；PMOS管M7、M8的栅极均连接到M7的漏极，源极均连接外部电源电压，M7的漏极连接到M5和M6的漏极，M8的漏极连接M10的漏极作为摆率增强电路的输出端；NMOS管M2、M3、M5的源极均连接地，M2的漏极连接M1漏极和M2的栅极及R3的一端，电阻R3的另一端连接NMOS管M3的栅极和NMOS管M5的栅极，M3、M5的漏极分别连接M4、M6的漏极，M2的栅极连接M2和M1的漏极；NMOS管M9、M10的源极均接地，M9的漏极和M9及M10的栅极相连又连接到M3和M4的漏极，M10的漏极连接M8的漏极作为摆率增强电路的输出端；电容C3的一端连接NMOS管M3的栅极，另一端作为摆率增强电路的输入端。

2.根据权利要求1所述的摆率增强电路，其特征在于，还包括PMOS管M11和NMOS管M12，其中，NMOS管M12的栅极接外部的第二偏置电压，源极接地，漏极与M11的漏极相连接；PMOS管M11的栅极连接到M11的漏极，源极连接外部电源电压，PMOS管M11的栅极电压作为与PMOS管M4、M6的栅极连接的外部的第一偏置电压。

3.一种集成了权利要求1所述的摆率增强电路的低压差线性稳压器，其特征在于，还包括：运算放大器、调整管、第一电阻、第二电阻、第一电容，其中，运算放大器的反向输入端连接外部的基准电压，输出端连接调整管的栅极和摆率增强电路的输出端；调整管的源极连接外部电源电压，调整管的漏极作为所述低压差线性稳压器的输出端，摆率增强电路的输入端连接低压差线性稳压器的输出端；第一电阻的一端连接低压差线性稳压器的输出端，另一端连接运算放大器的同向输入端；第二电阻一端连接运算放大器的同向输入端，另一端连接地；第一电容一端连接运算放大器的同向输入端，另一端连接低压差线性稳压器的输出端。

4.一种集成了权利要求2所述的摆率增强电路的低压差线性稳压器，其特征在于，还包括：运算放大器、调整管、第一电阻、第二电阻、第一电容，其中，运算放大器的反向输入端连接外部的基准电压，输出端连接调整管的栅极和摆率增强电路的输出端；调整管的源极连接外部电源电压，调整管的漏极作为所述低压差线性稳压器的输出端，摆率增强电路的输入端连接低压差线性稳压器的输出端；第一电阻的一端连接低压差线性稳压器的输出端，另一端连接运算放大器的同向输入端；第二电阻一端连接运算放大器的同向输入端，另一端连接地；第一电容一端连接运算放大器的同向输入端，另一端连接低压差线性稳压器的输出端。

5.根据权利要求4所述的低压差线性稳压器，其特征在于，所述的运算放大器具体包括5个PMOS管M19、M25、M25、M20、M21和5个NMOS管M23、M22、M28、M26、M27，其中，PMOS管M19的栅极连接第三偏置电压，源极连接外部电源电压，漏极与M20、M21的源极相连；PMOS管M20的栅极作为所述运算放大器的反向输入端、PMOS管M21的栅极作为所述运算放大器的同向输入端，源极均连接M19的漏极，漏极分别连接M22漏极、M26和M28漏极；PMOS管M24、M25栅极均连接M24漏极，源极均连接外部电源电压，栅极分别连接M23、M27的漏极；NMOS管M23、M22、M28的栅极均连接M22的漏极，源极均连接，漏极分别连接M24、M20、M21漏极；NMOS管M26、M27的栅极均连接M26的漏极，源极均连接地，漏极分别连接M21、M25的漏极，M25的漏极作为所述运算放大器的输出端。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述NMOS管M27的栅极电压作为所述摆率增强电路中的第二偏置电压。