CN105955387A - 一种双环保护低压差ldo线性稳压器 - Google Patents

Abstract

本发明公开了一种双环保护低压差LDO线性稳压器，包括：误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益；过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现过流保护功能；功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压；单位增益频率补偿网络，用于产生零点的电阻。本发明可以通过降低PMOS管临界工作点时的导通电阻来降低压降；具有过流保护作用，不再影响误差放大器的工作；具有很好的稳定性。本发明不仅有低输入输出电压差，同时在电压、温度变化时仍能稳定工作，另外还有过流保护的辅助功能。

Description

一种双环保护低压差LDO线性稳压器

技术领域

本发明属于电学技术领域，尤其涉及一种双环保护低压差LDO线性稳压器。

背景技术

线性稳压器的设计技术目前比较成熟，现有大量集成化的线性稳压器模块电路，使得线性稳压器电源电路更为简洁，使用更为方便。线性稳压器的功率管工作在线性放大状态，为了保证输出电压有足够的稳定范围，功率管上必须有一定余量的电压降，这就使得整个线性稳压器的功耗比较大、工作效率低，为了减小线性稳压器的功耗，提高其工作效率，从而出现了低压差线性稳压器(LDO)。在早期的LDO电路中，主要采用双极工艺，因此不论是LDO电路的静态功耗还是输入输出电压之间的差值都较大。后来随着工艺的进步和CMOS器件的出现，以PMOS管作为功率器件，并利用CMOS器件搭建误差放大器成为LDO电路的主流，至此LDO电路的静态功耗最低下降到4μA以下，输入输出电压差仅为50mA。LDO电路的核心模块是误差放大器和功率器件，它们通过一个电阻反馈网络构成了负反馈闭环系统。但在LDO电路工作时，有时会因为输出阻抗的大范围变化导致输出电流过大，造成芯片升温而至烧毁。另一方面，LDO较高的输出阻抗和较大的负载电容会在输出产生一个低频极点，若补偿不当，此极点会损害整个电路的稳定性。LDO电路可以有多种不同的补偿方案。

传统的补偿方法多采用电容上的ESR寄生电阻产生外部零点进行频率补偿存在一定的缺陷，例如LDO芯片的使用者必须使用芯片设计者指定大小的负载电容才能保证电路的稳定性。

发明内容

本发明的目的在于提供一种双环保护低压差LDO线性稳压器，旨在解决传统的补偿方法多采用电容上的ESR寄生电阻产生外部零点进行频率补偿存在一定的缺陷问题。由于依靠ESR寄生电阻来补偿，ESR都比较大，会增加系统的输出电压的瞬态变化量，电路的瞬态特性变差，而且由于不同材料的电容有不同的ESR电阻，选择一个有正确ESR阻值的电容是一件困难的事。还有一点，LDO芯片的使用者必须使用芯片设计者指定大小的负载电容才能保证电路的稳定性。所以本发明采用内部频率补偿电路进行改进。

本发明是这样实现的，一种双环保护低压差LDO线性稳压器，所述双环保护低压差LDO线性稳压器包括：

误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益；

过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现过流保护功能；

功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压；

单位增益频率补偿网络，用于产生零点的电阻。

上述误差放大器、过流保护电路、功率管和单位增益频率补偿网络连接如图1。

进一步，所述误差放大器由差分输入级和增益提高级级联而成；

第一级差分输入级，由差分输入对管和电流镜有源负载构成，用于完成双端输入到单端输出的转换；

第二级增益提高级，由共源极NMOS管N8和PMOS有源负载管P7组成，N8构成源极跟随器结构。

进一步，所述误差放大器由P7、P8、P9、P10四个PMOS晶体管和N7、N8、N9三个NMOS晶体管组成；

P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout；

P8的漏端与P9的源端、P10的源端相连；

P9的栅端连接到Vref，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连；

P10的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连；

N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与P10的漏端、N8的栅端相连；

N8的栅端与N7的漏端、P10的漏端相连，N8的漏端与Vout相连；

N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端；

P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD；

N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口GND；

单位增益频率补偿网络的第一端连接到节点A，第二节点连接到节点B；

误差放大器的输出端与节点PGATE相连，误差放大器的正向端与单位增益频率补偿网络的第一端连接到节点A；

电阻R1的上端与节点C相连，R1的下端与节点D相连；

电阻R2的上端与节点E相连；

功率级出端与节点VLDO相连。

进一步，所述过流保护电路通过PMOS晶体管P1、P2和NMOS晶体管N1、N2构成的比较器，将输出电压VLDO与峰值电压PGATE进行比较，经反馈电路P2-P0-N3-N4-P3-P4控制功率管，实现过流保护功能。

进一步，所述过流保护电路由P0、P1、P2、P3、P4、P5、P6、PS八个PMOS晶体管和N1、N2、N3、N4、N5、N6六个NMOS晶体管组成；

P0的栅端与P2的漏端、N2的漏端相连，P0的源端与P5的漏端相连，P0的漏端与N3的漏端、N3的栅端、N4的栅端相连；

P1的栅端与P2的栅端相连，P1的源端与节点D相连，P1的漏端与P2的栅端、P1的栅端、N1的漏端相连；

P2的栅端与P1的栅端、P1的漏端相连；P2的源端连接到节点VLDO，P2的漏端与N2的漏端、P0的栅端相连；

P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到N4的漏端；

P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE；

P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到P0的源端；

P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源IO的上端相连；

PS的栅端连接到节点PGATE，PS的漏端与节点C、P5的漏端、P0的源端相连；

N1的栅端与N2的栅端连接到电压Vbias，N1的漏端与P1的漏端、P1的栅端、P2的栅端相连；

N2的漏端与P2的漏端、P0的栅端相连；

N3的栅端与N4、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端与P0的漏端、N3的栅端相连；

N4的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3的漏端；

N5的栅端与N3、N4、N6的栅端相连；

N6的栅端与N3、N4、N5的栅端相连；

IO的上端与P6的漏端、P6的栅端、P5的栅端相连；

P0、P1、P2、P3、P4、P5、P6、PS的衬底和PS、P3、P4、P5、P6的源端均连接到电源电压VDD；

N1、N2、N3、N4、N5、N6的衬底、N1、N2、N5、N6的源端和IO的下端均连接到接地端口GND。

进一步，所述功率管由PMOS晶体管POW、电阻R2、R3、电容CL组成；

POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节点VLDO；

R3的下端与接地端口GND相连；

CL的上端连接到节点VLDO，下端连接到接地端口GND。

进一步，所述单位增益频率补偿网络通过PMOS管P14和电容C0串联，利用产生的低频零点抵消低频次极点。

进一步，所述单位增益频率补偿网络由P11、P12、P13、P14四个PMOS晶体管和N10、N11两个NMOS晶体管以及电容C0组成；

P11的栅端连接Vb，P11的漏端与P12、P13的源端相连；

P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接N10的漏端；

P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11的漏端相连；

P14的源端与N11的漏端、输出端V0相连，P14的漏端与P13的栅端、电容C0的上端相连；

N10的栅端与N10的漏端、N11的栅端相连；

N11的漏端连接到节点A；

P11、P12、P13、P14的衬底和P11的源端与电源电压VDD相连；

N10、N11的衬底、N10、N11的源端、P14的栅端、电容C0的下端连接到接地端口GND。

本发明提供的双环保护低压差LDO线性稳压器，提供一种低压差、具有双环保护(过流保护和频率补偿)的高稳定性线性稳压器。先进性表现在：输出和输入电压的电压差表征了使输出电压稳定的最小输入电压，低压差可以提高LDO的电流效率；过流保护电路阻止了由于电流过大而造成芯片烧毁的发生，延长了芯片的使用时间；频率补偿网络保证了LDO的稳定性和环路增益带宽不变。本发明的有益之处在于：

1、具有低压降

在本发明LDO线性稳压器中，功率管POW选取的是PMOS晶体管。对于线性稳压器而言，功率管可以分为双极型器件和MOS器件，双极型器件当电压给定时，它能提供大的输出电流，但却需要很大的静态电流，而MOS器件是电压控制型器件，所以静态电流很小。

采用PMOS晶体管，压降即为PMOS管的饱和压降V_dast,饱和压降等于输出电流与PMOS管的导通电阻乘积，因此，可以通过降低PMOS管临界工作点时的导通电阻来降低压降。

2、具有过流保护作用

在本发明LDO线性稳压器中，由图3当输出电流IO过大时，敏感电阻上的压降大于VLDO，比较器输出为低电位，即V2是低电位，P0管导通，P5管和P6管构成了电流镜，P5管复制了电流源IO电流，N3管至N6管导通，构成了有源负载。因为P3管采用二极管连接，等效为有源电阻，当N4管和N6管导通后，P3管的栅极电压下降，P4管导通，将PGATE处的电位升高，即功率管的栅极电压升高，流过功率管的电流降低，输出电流降低，使输出电流IO处于正常工作范围。当IO处于正常范围时，比较器的输出是高电平，将P0管关断，过流保护电路不再影响误差放大器的工作。

3、具有好的稳定性

在本发明LDO线性稳压器中，单位增益频率补偿网络是由差分放大器输出端和反向输入端短接而成的单位增益负反馈结构，负反馈环路由一个串联电阻和电容构成的分压电路，由图5，单位增益频率补偿网络(UGCC)中用来产生零点的电阻由MOS管P14来实现。由于P14管的漏端连接到电容C0和P13的栅端，故不存在电流通路使得P14管的漏源电流为0，这就强迫P14管工作在深度线性区。

由图4，UGCC可以产生一个零点，即：

$Z=\frac{1}{R_Z{C}_0};$

通过设定UGCC的电阻和电容值，使得产生的零点在较低的频率，和LDO中的低频次极点相互抵消，增加电路的相位裕度，从而保证环路的稳定性。

4、误差放大器由差分输入级和增益提高级级联而成，第一级差分输入级由差分输入对管和电流镜有源负载构成，完成了双端输入到单端输出的转换；第二级增益提高级由共源极NMOS管N8和PMOS有源负载管P7组成，N8构成源极跟随器结构，为输出提供了高增益，同时降低了误差放大器的输出阻抗，改善了误差放大器输出端的极点频率，有利于LDO电路的稳定输出。

5、功率管POW，反馈电阻网络(R2和R3)、片外负载电容CL构成了LDO电路的功率级，功率管采用PMOS晶体管的共源极放大器结构实现，从而为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压VDS。

6、过流保护电路和单位增益频率补偿网络(UGCC)作为辅助电路，提高了LDO的稳定性。过流保护电路主要是通过PMOS晶体管P1、P2和NMOS晶体管N1、N2构成的比较器，将输出电压VLDO与峰值电压PGATE进行比较，从而经反馈电路P2-P0-N3-N4-P3-P4控制功率管POW，以实现过流保护功能；UGCC模块电路通过PMOS管P14和电容C0串联，利用产生的低频零点抵消低频次极点，使增益交点左移，相位裕度增加，提高电路的工作稳定性。

由此可见，本发明的LDO线性稳压器不仅有低输入输出电压差，同时在电压、温度变化时仍能稳定工作，另外还有过流保护的辅助功能。

附图说明

图1是本发明实施例提供的双环保护低压差LDO线性稳压器电路框图。

图2是本发明实施例提供的双环保护低压差LDO线性稳压器结构示意图。

图3是本发明实施例提供的误差放大器的电路图。

图4是本发明实施例提供的LDO线性稳压器的电路图。

图5是本发明实施例提供的单位增益频率补偿网络的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明的稳压器是在传统的LDO线性稳压器的基础上，加入了过流保护电路和频率补偿电路，从而电路工作更加安全稳定。

下面结合附图对本发明的应用原理作详细的描述。

如图2所示，本发明实施例的LDO线性稳压器，其由误差放大器、过流保护电路、功率管和单位增益频率补偿网络组成。

误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益。

过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现过流保护功能。

功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压。

单位增益频率补偿网络，用于产生零点的电阻。

一、误差放大器

由图3，误差放大器主要由P7、P8、P9、P10四个PMOS晶体管和N7、N8、N9三个NMOS晶体管组成：

P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout。

P8的漏端与P9的源端、P10的源端相连。

P9的栅端连接到Vref，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连。

P10的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连。

N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与P10的漏端、N8的栅端相连。

N8的栅端与N7的漏端、P10的漏端相连，N8的漏端与Vout相连。

N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端。

所述P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD。

所述N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口GND。

图3是误差放大器的电路图。由图3，误差放大器由差分输入级和增益提高级级联而成，第一级差分输入级由差分输入对管和电流镜有源负载构成，完成了双端输入到单端输出的转换；第二级增益提高级由共源极NMOS管N8和PMOS有源负载管P7组成，N8构成源极跟随器结构，为输出提供了高增益，同时降低了误差放大器的输出阻抗，改善了误差放大器输出端的极点频率，有利于LDO电路的稳定输出。

二、过流保护电路

由图4，过流保护电路主要由P0、P1、P2、P3、P4、P5、P6、PS八个PMOS晶体管和N1、N2、N3、N4、N5、N6六个NMOS晶体管组成。

P0的栅端与P2的漏端、N2的漏端相连，P0的源端与P5的漏端相连，P0的漏端与N3的漏端、N3的栅端、N4的栅端相连。

P1的栅端与P2的栅端相连，P1的源端与节点D相连，P1的漏端与P2的栅端、P1的栅端、N1的漏端相连。

P2的栅端与P1的栅端、P1的漏端相连；P2的源端连接到节点VLDO，P2的漏端与N2的漏端、P0的栅端相连。

P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到N4的漏端。

P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE。

P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到P0的源端。

P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源IO的上端相连。

PS的栅端连接到节点PGATE，PS的漏端与节点C、P5的漏端、P0的源端相连。

N1的栅端与N2的栅端连接到电压Vbias，N1的漏端与P1的漏端、P1的栅端、P2的栅端相连。

N2的漏端与P2的漏端、P0的栅端相连。

N3的栅端与N4、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端与P0的漏端、N3的栅端相连。

N4的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3的漏端。

N5的栅端与N3、N4、N6的栅端相连。

N6的栅端与N3、N4、N5的栅端相连。

IO的上端与P6的漏端、P6的栅端、P5的栅端相连。

前述P0、P1、P2、P3、P4、P5、P6、PS的衬底和PS、P3、P4、P5、P6的源端均连接到电源电压VDD。

前述N1、N2、N3、N4、N5、N6的衬底、N1、N2、N5、N6的源端和IO的下端均连接到接地端口GND。

过流保护电路主要是通过PMOS晶体管P1、P2和NMOS晶体管N1、N2构成的比较器，将输出电压VLDO与峰值电压PGATE进行比较，从而经反馈电路P2-P0-N3-N4-P3-P4控制功率管POW，以实现过流保护功能。

三、功率管

由图4，功率管主要由PMOS晶体管POW、电阻R2、R3、电容CL组成。

POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节点VLDO。

R3的下端与接地端口GND相连。

CL的上端连接到节点VLDO，下端连接到接地端口GND。

如图4，功率管采用PMOS晶体管的共源极放大器结构实现，从而为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压VDS。

四、单位增益频率补偿网络

由图5，单位增益频率补偿网络主要由P11、P12、P13、P14四个PMOS晶体管和N10、N11两个NMOS晶体管以及电容C0组成。

P11的栅端连接Vb，P11的漏端与P12、P13的源端相连。

P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接N10的漏端。

P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11的漏端相连。

P14的源端与N11的漏端、输出端V0相连，P14的漏端与P13的栅端、电容C0的上端相连。

N10的栅端与N10的漏端、N11的栅端相连。

N11的漏端连接到节点A。

前述的P11、P12、P13、P14的衬底和P11的源端与电源电压VDD相连。

前述的N10、N11的衬底、N10、N11的源端、P14的栅端、电容C0的下端连接到接地端口GND。

通过MOS管P14和电容C0串联，产生的低频零点抵消低频次极点，如下式：

$Z=\frac{1}{R_Z{C}_0}---\left(1\right)$

$P_{EA}=\frac{1}{R_{O,EA}\·C_{GG,POW}}---\left(2\right)$

Z≈P_EA (3)

使增益交点左移，相位裕度增加，电路工作稳定性提高，抑制了由于输出阻抗变化引起电压变化的震荡。

由此可见，本发明的LDO线性稳压器不仅有低输入输出电压差，同时在电压、温度变化时仍能稳定工作，另外还有过流保护的辅助功能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种双环保护低压差LDO线性稳压器，其特征在于，所述双环保护低压差LDO线性稳压器包括：

误差放大器，用于完成双端输入到单端输出的转换，为输出提供高增益；

过流保护电路，通用于将输出电压与峰值电压进行比较，经反馈电路控制功率管，实现过流保护功能；

功率管，采用PMOS晶体管的共源极放大器结构实现，用于为LDO环路提供足够的增益，同时保证LDO的压差为PMOS管的漏源电压；

单位增益频率补偿网络，用于产生零点的电阻。

2.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述误差放大器由差分输入级和增益提高级级联而成；

第一级差分输入级，由差分输入对管和电流镜有源负载构成，用于完成双端输入到单端输出的转换；

第二级增益提高级，由共源极NMOS管N8和PMOS有源负载管P7组成，N8构成源极跟随器结构。

3.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述误差放大器由P7、P8、P9、P10四个PMOS晶体管和N7、N8、N9三个NMOS晶体管组成；

P7的栅端和P8的栅端连接到Vb，P7的漏端和N8的漏端连接到Vout；

P8的漏端与P9的源端、P10的源端相连；

P9的栅端连接到Vref，P9的漏端与N9的漏端、N9的栅端、N7的栅端相连；

P10的栅端连接到节点A，P10的漏端与N8的栅端、N7的漏端相连；

N7的栅端与N9的栅端、P9的漏端相连，N7的漏端与P10的漏端、N8的栅端相连；

N8的栅端与N7的漏端、P10的漏端相连，N8的漏端与Vout相连；

N9的栅端与P9的漏端、N7的栅端相连，N9的源端连接到P9的漏端；

P7、P8、P9、P10的衬底和P7、P8的源端均连接到电源电压VDD；

N7、N8、N9的衬底和N7、N8、N9的源端均连接到接地端口GND；

单位增益频率补偿网络的第一端连接到节点A，第二节点连接到节点B；

误差放大器的输出端与节点PGATE相连，误差放大器的正向端与单位增益频率补偿网络的第一端连接到节点A；

电阻R1的上端与节点C相连，R1的下端与节点D相连；

电阻R2的上端与节点E相连；

功率管输出端与节点VLDO相连。

4.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述过流保护电路通过PMOS晶体管P1、P2和NMOS晶体管N1、N2构成的比较器，将输出电压VLDO与峰值电压PGATE进行比较，经反馈电路P2-P0-N3-N4-P3-P4控制功率管，实现过流保护功能。

5.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述过流保护电路由P0、P1、P2、P3、P4、P5、P6、PS八个PMOS晶体管和N1、N2、N3、N4、N5、N6六个NMOS晶体管组成；

P0的栅端与P2的漏端、N2的漏端相连，P0的源端与P5的漏端相连，P0的漏端与N3的漏端、N3的栅端、N4的栅端相连；

P1的栅端与P2的栅端相连，P1的源端与节点D相连，P1的漏端与P2的栅端、P1的栅端、N1的漏端相连；

P2的栅端与P1的栅端、P1的漏端相连；P2的源端连接到节点VLDO，P2的漏端与N2的漏端、P0的栅端相连；

P3的栅端与P4的栅端、P3的漏端相连，P3的漏端连接到N4的漏端；

P4的栅端与P3的栅端、P3的漏端相连，P4的漏端连接到节点PGATE；

P5的栅端与P6的栅端、P6的漏端相连，P5的漏端连接到P0的源端；

P6的栅端连接到P5的栅端，P6的漏端与P5的栅端、电流源IO的上端相连；

PS的栅端连接到节点PGATE，PS的漏端与节点C、P5的漏端、P0的源端相连；

N1的栅端与N2的栅端连接到电压Vbias，N1的漏端与P1的漏端、P1的栅端、P2的栅端相连；

N2的漏端与P2的漏端、P0的栅端相连；

N3的栅端与N4、N5、N6的栅端、N3的漏端相连，N3的源端连接到N5的漏端，N3的漏端与P0的漏端、N3的栅端相连；

N4的栅端与N3、N5、N6的栅端相连，N4的源端连接到N6的漏端，N4的漏端连接到P3的漏端；

N5的栅端与N3、N4、N6的栅端相连；

N6的栅端与N3、N4、N5的栅端相连；

IO的上端与P6的漏端、P6的栅端、P5的栅端相连；

P0、P1、P2、P3、P4、P5、P6、PS的衬底和PS、P3、P4、P5、P6的源端均连接到电源电压VDD；

N1、N2、N3、N4、N5、N6的衬底、N1、N2、N5、N6的源端和IO的下端均连接到接地端口GND。

6.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述功率管由PMOS晶体管POW、电阻R2、R3、电容CL组成；

POW的栅端连接到节点PGATE，POW的源端连接到电源电压VDD，POW的漏端连接到节点VLDO；

R3的下端与接地端口GND相连；

CL的上端连接到节点VLDO，下端连接到接地端口GND。

7.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述单位增益频率补偿网络通过PMOS管P14和电容C0串联，利用产生的低频零点抵消低频次极点。

8.如权利要求1所述的双环保护低压差LDO线性稳压器，其特征在于，所述单位增益频率补偿网络由P11、P12、P13、P14四个PMOS晶体管和N10、N11两个NMOS晶体管以及电容C0组成；

P11的栅端连接Vb，P11的漏端与P12、P13的源端相连；

P12的栅端连接节点B，P12的源端连接P13的源端，P12的漏端连接N10的漏端；

P13的栅端与P14的漏端、电容CO的上端相连，P13的漏端与P14的源端、节点A、N11的漏端相连；

P14的源端与N11的漏端、输出端V0相连，P14的漏端与P13的栅端、电容C0的上端相连；

N10的栅端与N10的漏端、N11的栅端相连；

N11的漏端连接到节点A；

P11、P12、P13、P14的衬底和P11的源端与电源电压VDD相连；

N10、N11的衬底、N10、N11的源端、P14的栅端、电容C0的下端连接到接地端口GND。