CN104935280A - 运算放大器及其驱动电路 - Google Patents

Abstract

本发明提供一种运算放大器及其驱动电路，其中，运算放大器包括输入级电路、输出级电路及定转导电路。输入级电路依据输入电压而提供驱动电压。输出级电路的输入端接收驱动电压，并依据驱动电压以在输出级电路的输出端提供输出电压。定转导电路包括定转导开关电路、电流镜电路及电流镜开关电路。定转导开关电路控制定转导电路的操作。定转导开关电路依据输出级电路所接收的驱动电压，以在驱动电压发生转态时使电流镜电路在转态期间内运作，以对输入级电路提供补偿电流。驱动电压为非转态期间时，电流镜开关电路关闭电流镜电路。

Description

运算放大器及其驱动电路

技术领域

本发明是有关于一种运算放大器及其驱动电路，且特别是有关于一种可提升反应速度的运算放大器及其驱动电路。

背景技术

运算放大器在集成电路设计中扮演着相当重要的角色，并可用以实现多种不同运作功能。例如，运算放大器可以用来增强输出信号的驱动能力，以驱动负载或者下一级电路。

一般而言，运算放大器可为负反馈组态并具有单增益(unity gain)。在此组态下，运算放大器的输出电压会依照所接收到的输入电压的变化而随之变动，并且，输出电压理想上会与输入电压的电压电平相同。然而，当输入电压发生转态(在此指输入电压由低电压电平转变为高电压电平，或由高电压电平转为低电压电平)时，若其电压电平变得过高或过低，将可能造成运算放大器中的部分晶体管被关闭。若发生上述情况，则会减少运算放大器的电流量，导致运算放大器的反应速度降低，并会增加运算放大器的转态期间。此处的转态期间是指反应于输入电压的转态，运算放大器的输出电压随之改变直至稳定输出所需的时间。

为了改善上述问题，现有的运算放大器是利用定转导(constant gm)电路，并采用稳定的偏压来控制电流源，藉以对运算放大器的输入级电路进行电流补偿。然而，当运算放大器处于稳态(也即，运算放大器将输出电压稳定输出)时，此种架构将会造成额外的直流耗电。

发明内容

本发明提供一种运算放大器及其驱动电路，可提升运算放大器的反应速度，并改善稳态时的直流耗电问题。

本发明提出的运算放大器电路包括输入级电路、输出级电路以及定转导电路。其中，输入级电路依据输入电压而提供至少一个驱动电压。输出级电路耦接于输入级电路，具有至少一个输入端及输出端。所述输入端接收所述驱动电压，并依据所述驱动电压以在输出端提供输出电压，且输出端耦接于输入级电路的反相输入端。定转导电路包括定转导开关电路、至少一个电流镜电路以及电流镜开关电路。定转导开关电路耦接输入级电路，以控制定转导电路的操作。所述电流镜电路耦接于定转导开关电路。电流镜开关电路耦接于定转导开关电路及所述电流镜电路之间。定转导开关电路依据输出级电路所接收的所述驱动电压以在所述驱动电压发生转态时使所述电流镜电路在转态期间内运作，以对输入级电路提供补偿电流。其中，所述驱动电压为非转态期间时，电流镜开关电路关闭所述电流镜电路。

在本发明一实施例中，上述驱动电压依据输入电压发生转态而相应地转态。

在本发明一实施例中，上述输出级电路的所述输入端包括第一输入端及第二输入端，且该输入级电路包括第一晶体管差动对以及第二晶体管差动对。第一晶体管差动对包括第一晶体管以及第二晶体管。第一晶体管具有第一端、第二端及控制端。第一晶体管的第一端耦接于输出级电路的第一输入端，第一晶体管的控制端接收输入电压。第二晶体管具有第一端、第二端及控制端。第二晶体管的控制端接收输出电压。其中，第一晶体管的第二端与第二晶体管的第二端共同耦接至第一共同节点，第一共同节点的电压电平依据第一偏压而决定。第二晶体管差动对包括第三晶体管以及第四晶体管。第三晶体管，具有第一端、第二端及控制端。第三晶体管的第一端耦接于输出级电路的第二输入端，第三晶体管的控制端接收输入电压。第四晶体管具有第一端、第二端及控制端，第四晶体管的控制端接收输出电压。其中，第三晶体管的第二端与第四晶体管的第二端共同耦接至第二共同节点，第二共同节点的电压电平依据第二偏压而决定。

在本发明一实施例中，当第一晶体管差动对和第二晶体管差动对的其中之一反应于所述驱动电压发生转态而关闭时，上述定转导开关电路依据输出级电路所接收的所述驱动电压以在转态期间内对第一晶体管差动对和第二晶体管差动对的其中之另一提供补偿电流。

在本发明一实施例中，上述输出级电路包括第五晶体管以及第六晶体管。第五晶体管具有第一端、第二端及控制端。第五晶体管的第一端耦接于电源电压，第五晶体管的第二端耦接于输出端，且第五晶体管的控制端作为输出级电路的第一输入端并接收所述驱动电压。第六晶体管具有第一端、第二端及控制端。第六晶体管的第一端耦接于接地电压，第六晶体管的第二端耦接于输出端，且第六晶体管的控制端作为输出级电路的第一输入端并接收所述驱动电压。

在本发明一实施例中，上述输入级电路还包括第七晶体管以及第八晶体管。第七晶体管具有第一端、第二端及控制端。第七晶体管的第一端及第二端耦接于第一共同节点及接地电压之间，且第七晶体管的控制端接收第一偏压。第八晶体管具有第一端、第二端及控制端。第八晶体管的第一端及第二端耦接于第二共同节点及电源电压之间，且第八晶体管的控制端接收第二偏压。

在本发明一实施例中，所述电流镜电路包括第一电流镜电路以及第二电流镜电路，且上述定转导开关电路包括第一开关以及第二开关。第一开关具有第一端、第二端及控制端。第一开关的第一端耦接于第二共同节点及第二电流镜电路，且第一开关的控制端接收第二偏压。第二开关具有第一端、第二端及控制端。第二开关的第一端耦接于第一共同节点及第一电流镜电路，且第二开关的控制端接收第一偏压。

在本发明一实施例中，上述电流镜开关电路包括第三开关以及第四开关。第三开关具有第一端、第二端及控制端。第三开关的第一端耦接于第一开关的第二端，第三开关的第二端耦接于第一电流镜电路，且第三开关的控制端耦接于输出级电路的第一输入端。第四开关具有第一端、第二端及控制端。第四开关的第一端耦接于第二开关的第二端，第四开关的第二端耦接于第二电流镜电路，且第四开关的控制端耦接于输出级电路的第二输入端。

在本发明一实施例中，上述电流镜开关电路包括第五开关、第六开关、第七开关及第八开关，第一电流镜电路包括第一参考晶体管，且第二电流镜电路包括第二参考晶体管。其中，第一参考晶体管具有第一端、第二端及控制端。第一参考晶体管的第一端通过第五开关与第一参考晶体管的控制端相耦接，并共同连接至第一开关的第二端，且第一参考晶体管的控制端通过第六开关耦接至接地电压。其中，第五开关依据输出级电路的第一输入端的电压电平以导通或断开，且第六开关依据相反于输出级电路的第一输入端的电压电平以导通或断开。第二参考晶体管具有第一端、第二端及控制端。第二参考晶体管的第一端通过第七开关与第二参考晶体管的控制端相耦接，并共同连接至第二开关的第二端，且第二参考晶体管的控制端通过第八开关耦接至电源电压。其中，第七开关依据输出级电路的第二输入端的电压电平以导通或断开，且第八开关依据相反于输出级电路的第二输入端的电压电平以导通或断开。

在本发明一实施例中，上述输入级电路还包括第三电流镜、第四电流镜以及第五电流镜。第三电流镜耦接于第一晶体管差动对中第一晶体管的第一端、第二晶体管的第一端以及电源电压之间。第四电流镜耦接于第二晶体管差动对中第三晶体管的第一端、第四晶体管的第一端以及接地电压之间。第五电流镜耦接于第一晶体管差动对中第一晶体管的第一端、第二晶体管的第一端、第二晶体管差动对中第三晶体管的第一端以及第四晶体管的第一端之间。

在本发明一实施例中，上述输出级电路还包括补偿电容电路，耦接于第五电流镜及输出级电路之间，并用以稳定输出电压。

在本发明一实施例中，上述运算放大器电路为轨对轨运算放大器电路，且第一晶体管差动对为N型晶体管差动对，第二晶体管差动对为P型晶体管差动对。

本发明另提出的运算放大器的驱动电路，其中运算放大器包括输入级电路及输出级电路，且输出级电路接收至少一个驱动电压。所述驱动电路包括定转导开关电路、至少一个电流镜电路以及电流镜开关电路。定转导开关电路耦接输入级电路，以控制驱动电路的操作。所述电流镜电路耦接于定转导开关电路。电流镜开关电路耦接于定转导开关电路及所述电流镜电路之间。定转导开关电路依据输出级电路所接收的所述驱动电压以在所述驱动电压发生转态时使所述电流镜电路在转态期间内运作，以对输入级电路提供补偿电流，其中所述驱动电压为非转态期间时，电流镜开关电路关闭所述电流镜电路。

基于上述，本发明实施例所提出的运算放大器及其驱动电路可依据输入级电路所提供的驱动电压，以判断运算放大器是否发生转态，并动态地仅于转态期间对输入级电路提供补偿电流。藉此，本发明实施例能够实现转态电流补偿的机制，有效提升运算放大器的反应速度，并改善稳态时的直流耗电问题。

为让本案的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是一种运算放大器的方块示意图；

图1B是本发明一实施例所示出的运算放大器的详细电路示意图；

图1C是本发明一实施例所示出的电压波形图；

图2是本发明一实施例所示出的运算放大器的方块示意图；

图3A是本发明一实施例所示出的定转导电路的电路示意图；

图3B是本发明一实施例所示出的定转导电路的电路示意图；

图4是本发明一实施例所示出的定转导电路的电路示意图。

附图标记说明：

100、200：运算放大器；

110、210：输入级电路；

120、220：输出级电路；

122：补偿电容电路；

230、330、430：定转导电路；

232、332：定转导开关电路；

234、334：电流镜电路；

236、336、436：电流镜开关电路；

AA：第一输入端；

AB：第二输入端；

ANCOM：第一共同节点；

APCOM：第二共同节点；

AVO：输出电压；

AVP：输入电压；

CM1、CM2：电容；

I1～I6：电流源；

ICOMP：补偿电流；

IREF：参考电流；

IM3～IM5：电流镜；

M1～M8：晶体管；

M9、M11：参考晶体管；

M10、M12：映射晶体管；

SW1～SW8：开关；

ST：稳态期间；

TT：转态期间；

VB1：第一偏压；

VB2：第二偏压；

VD、VD1、VD2：驱动电压；

VDD：电源电压；

VSS：接地电压。

具体实施方式

为了有效提升运算放大器的反应速度，并改善运算放大器在稳态时的直流耗电，本发明实施例提出的运算放大器及其驱动电路可依据输入级电路所提供的驱动电压，藉以判断运算放大器是否发生转态，从而动态地仅于转态期间对输入级电路提供补偿电流。对于本发明实施例的详细运作方式，在此先以图1A至图1C说明运算放大器的电路架构及其作动情形，并以图2至图4进一步说明本发明实施例提出的运算放大器及其驱动电路如何实现转态电流补偿的机制。

请参照图1A，图1A是一种运算放大器的方块示意图。运算放大器100包括正相输入端、反相输入端以及输出端。其中，正相输入端接收由外部输入的输入电压AVP，反相输入端则接收输出电压AVO的回馈。运算放大器100以此负反馈组态而具有单增益。

图1B是本发明一实施例所示出的运算放大器的详细电路示意图。运算放大器100例如是轨对轨(Rail to Rail)运算放大器，并包括输入级电路110与输出级电路120。对应图1A的运算放大器100的输入端点与输出端点，输入级电路110的正相输入端接收由外部输入的输入电压AVP。输入级电路110依据接收到的输入电压AVP而提供驱动电压VD1、VD2，并由输出级电路120的第一输入端AA与第二输入端AB分别接收驱动电压VD1、VD2。输出级电路120依据驱动电压VD1、VD2，以在输出端提供输出电压AVO，并通过输出端耦接于输入级电路110的反相输入端，以将输出电压AVO回馈至输入级电路110。

输入级电路110可包括多种不同导电型的金氧半导体(MOS)的晶体管M1～M4、M7～M8。其中，第一晶体管M1与第二晶体管M2构成第一晶体管差动对(differential pair)，并可分别是N型MOS晶体管(NMOS)。第一晶体管M1的漏极耦接于输出级电路120的第一输入端AA，且第一晶体管M1的控制端接收输入电压AVP。第二晶体管M2的控制端接收输出电压AVO。第一晶体管M1的源极与第二晶体管M2的源极共同耦接至第一共同节点ANCOM，且第一共同节点ANCOM的电压电平依据第一偏压VB1而决定。

第三晶体管M3与第四晶体管M4则构成第二晶体管差动对，并可分别是P型MOS晶体管(PMOS)。第三晶体管M3的漏极耦接于输出级电路120的第二输入端AB，且第三晶体管M3的控制端接收输入电压AVP。第四晶体管M4的控制端接收输出电压AVO。第三晶体管M3的源极与第四晶体管M4的源极共同耦接至第二共同节点APCOM，且第二共同节点APCOM的电压电平依据第二偏压VB2而决定。

第七晶体管M7例如是N型MOS晶体管，而第八晶体管M8例如是P型MOS晶体管。第七晶体管M7的源极与漏极耦接于第一共同节点ANCOM及接地电压VSS之间，且第七晶体管M7的控制端接收第一偏压VB1。第八晶体管M8的源极与漏极耦接于第二共同节点APCOM及电源电压VDD之间，且第八晶体管M8的控制端接收第二偏压VB2。第七晶体管M7与第八晶体管M8分别对第一晶体管差动对与第二晶体管差动对提供驱动电流。

于此要说明的是，金氧半导体的晶体管具有栅极(对应上述的控制端)、源极与漏极，其中源极与漏极的结构为相同，并可依实际的操作情形而互换。因此，上述的“源极”与“漏极”仅用以区分元件的两个连接电极，实质上两者可互换使用。

此外，输入级电路110还可包括电流源I1～I6。其中，第一电流源I1和第四电流源I4组成第三电流镜IM3，并耦接于第一晶体管差动对中第一晶体管M1的漏极、第二晶体管M2的漏极以及电源电压VDD之间。类似地，第二电流源I2和第五电流源I5组成第四电流镜IM4，并耦接于第二晶体管差动对中第三晶体管M3的漏极、第四晶体管M4的漏极以及接地电压VSS之间。并且，第三电流源I3和第六电流源I6组成第五电流镜IM5，并耦接于第一晶体管差动对中第一晶体管M1的漏极、第二晶体管M2的漏极、第二晶体管差动对中第三晶体管M3的漏极以及第四晶体管M4的漏极之间。第一电流源I1、第三电流源I3与第二电流源I2串联而组成一个电流路径，且第四电流源I4、第六电流源I6与第五电流源I5串联而组成另一个电流路径。

输出级电路120可包括串联的晶体管M5、M6。第五晶体管M5例如是P型MOS晶体管，而第六晶体管M6例如是N型MOS晶体管。第五晶体管M5的源极耦接于电源电压VDD，其漏极耦接于输出端，且第五晶体管M5的控制端作为输出级电路120的第一输入端AA并接收驱动电压VD1。第六晶体管M6的源极耦接于接地电压VSS，其漏极耦接于输出端，且第六晶体管M6的控制端作为输出级电路120的第二输入端AB并接收驱动电压VD2。输出级电路120还包括由串联的两个电容CM1、CM2组成的补偿电容电路122，其耦接于第三电流镜IM3及第五电流镜IM5之间，用以稳定输出电压AVO。

基于上述的电路架构，以下以输入电压AVP由低电压电平转变为高电压电平的情况，说明运算放大器100于转态期间各元件的作动情形，以及本发明实施例如何通过输入级电路110所提供的驱动电压VD1、VD2来实现转态电流补偿的机制。需说明的是，所述的高电压电平例如是可以使第一晶体管差动对的第一晶体管M1、第二晶体管M2导通的电压电平。也即，输入电压AVP与输出电压AVO至少必须达到第一晶体管M1或第二晶体管M2其控制端与源极间的电压差以及第七晶体管M7其漏极与源极间的电压差的总和，才可符合上述的高电压电平。

依据上述前提，对于输入级电路110而言，当输入电压AVP由低电压电平转变为高电压电平时，第一晶体管M1将会导通，而第三晶体管M3则会截止。此时，通过导通的晶体管M1、晶体管M7(经适当设计第一偏压VB1而使其导通)并连接至接地电压VSS的路径，输入级电路110可将驱动电压VD1放电至低电压电平，并提供至输出级电路120的第一输入端AA。接着，低电压电平的驱动电压VD1使晶体管M5导通，且通过导通的晶体管M5所形成的路径，电源电压VDD可将输出端的输出电压AVO充电至高电压电平。

输出电压AVO并回馈至输入级电路110，而由晶体管M2、M4的控制端接收。此时，高电压电平的输出电压AVO使晶体管M2导通，而晶体管M4则相应截止。换言之，在输入电压AVP由低电压电平转变为高电压电平时，输入级电路110的第二晶体管输入对会因转态而被截止，运算放大器100的电流量因而减少，导致反应速度降低。

另一方面，图1C是本发明一实施例所示出的电压波形图，依据前述的电路作动情形，并参照图1C的电压波形图可以看出，当输入电压AVP由低电压电平转变为高电压电平，且于运算放大器100的转态期间TT中，驱动电压VD1的电压电平会相应地有明显变化。当运算放大器100为非转态(也即稳态期间ST)，驱动电压VD1则为稳定的电压电平。相类似地，当输入电压AVP由高电压电平转变为低电压电平时，驱动电压VD2也仅会在转态期间TT有所变化。因此，本发明实施例即是利用此特性，以通过驱动电压VD1、VD2的电压电平变化来判断运算放大器是否为转态期间，并在转态期间利用驱动电路以对第一晶体管差动对或第二晶体管差动对进行电流补偿，从而提升运算放大器100的反应速度。其中，上述的驱动电路可以定转导电路的电路架构为基础，其详细实现方式将于下文说明。

首先说明本发明实施例的运算放大器及其驱动电路。请参照图2，图2是本发明一实施例所示出的运算放大器的方块示意图。运算放大器200包括输入级电路210、输出级电路220以及定转导电路230。输入级电路210依据输入电压AVP而提供至少一个驱动电压(例如驱动电压VD1、VD2，在图2中以VD表示)。输出级电路220耦接于输入级电路210，并具有至少一个输入端及输出端。输出级电路220的输入端接收驱动电压VD，并依据驱动电压VD以在输出端提供输出电压AVO，且输出端耦接于输入级电路210的反相输入端。本实施例的输入级电路210及输出级电路220的详细电路架构与之前实施例类似，故其元件及其作动方式请参照前述。

定转导电路230用以作为运算放大器200的驱动电路，并包括定转导开关电路232、至少一个电流镜电路234以及电流镜开关电路236。定转导开关电路232耦接输入级电路210，以控制定转导电路230的操作。电流镜电路234耦接于定转导开关电路232。电流镜开关电路236耦接于定转导开关电路232及电流镜电路234之间，定转导开关电路232依据输出级电路220所接收的驱动电压VD，以在驱动电压VD发生转态时使电流镜电路234在转态期间内运作，以对输入级电路210提供补偿电流ICOMP。其中，驱动电压VD为非转态期间时，电流镜开关电路236便会关闭电流镜电路234。

图3A和图4分别是本发明一实施例所示出的定转导电路的电路示意图。以下并请搭配图1B所示出的各个元件，以说明本发明实施例如何通过定转导电路330、430来实现转态电流补偿的机制。

首先以图3A的范例进行说明。在定转导电路330中，电流镜电路334包括第一电流镜电路(包括第一参考晶体管M9与第一映射晶体管M10，例如是N型MOS晶体管)以及第二电流镜电路(包括第二参考晶体管M11与电二映射晶体管M12，例如是P型MOS晶体管)。其中，参考晶体管M9、M11各自的漏极分别与其个别的控制端相耦接，以分别提供第一电流镜电路与第二电流镜电路中的参考电流，另外，映射晶体管M10、M12则分别用以提供第一电流镜电路与第二电流镜电路中的映射电流。

定转导开关电路332包括第一开关SW1与第二开关SW2。第一开关SW1的第一端耦接于第二共同节点APCOM及由参考晶体管M11、映射晶体管M12组成的第二电流镜电路，且第一开关SW1的控制端接收第二偏压VB2。第二开关SW2的第一端耦接于第一共同节点ANCOM及由参考晶体管M9、映射晶体管M10组成的第一电流镜电路，且第二开关SW2的控制端接收第一偏压VB1。第一开关SW1例如是P型MOS晶体管，第二开关SW2例如是N型MOS晶体管。

电流镜开关电路336包括第三开关SW3与第四开关SW4。第三开关SW3的第一端耦接于第一开关SW1的第二端，第三开关SW3的第二端耦接于第一电流镜电路，且第三开关SW3的控制端耦接于输出级电路220的第一输入端AA以接收驱动电压VD1。第四开关SW4的第一端耦接于第二开关SW2的第二端，第四开关SW4的第二端耦接于第二电流镜电路的参考晶体管M11，且第四开关SW4的控制端耦接于输出级电路220的第二输入端AB以接收驱动电压VD2。第三开关SW3例如是P型MOS晶体管，第四开关SW4例如是N型MOS晶体管。

接着说明定转导电路330进行转态电流补偿的作动情形。如前所述，当输入电压AVP从低电压电平转变为高电压电平，且于运算放大器200的转态期间，驱动电压VD1(对应于输出级电路220的第一输入端AA)会被放电至低电压电平，而输出电压AVO则被充电至高电压电平。基于此时的输入电压AVP与输出电压AVO皆为高电压电平，第二晶体管差动对中的晶体管M3、M4被截止，使第二共同节点APCOM在无放电路径的情况下，会经由晶体管M8(经适当设计第二偏压VB2而使其导通)而被电源电压VDD充电至高电压电平。

需说明的是，高电压电平的第二共同节点APCOM将使第二电流镜电路中的映射晶体管M12无法提供映射电流，从而使第二共同节点APCOM等效地将第二电流镜电路关闭。图3B是本发明一实施例所示出的定转导电路的电路示意图。因此，定转导电路330将会如图3B所示。藉此，在运算放大器200的转态期间，驱动电压VD1的低电压电平使第三开关SW3导通，且当第二共同节点APCOM的高电压电平也使第一开关SW1导通时，通过第一开关SW1与第三开关SW3形成的电流路径，第一电流镜电路的第一参考晶体管M9可自第二共同节点APCOM汲取参考电流IREF，并由映射晶体管M10将映射的补偿电流ICOMP提供至第一共同节点ANCOM，从而完成转态电流补偿。

类似地，当输入电压AVP从高电压电平转变为低电压电平时，定转导电路330则由第二电流镜电路通过第二开关SW2与第四开关SW4所形成的电流路径，以由映射晶体管M12提供补偿电流ICOMP至第二共同节点APCOM。

藉此，在运算放大器200的转态期间，且第一晶体管差动对和第二晶体管差动对的其中之一反应于驱动电压VD1、VD2发生转态而关闭时，定转导开关电路332可依据输出级电路220所接收的驱动电压VD1、VD2，以在转态期间内对第一晶体管差动对和第二晶体管差动对的其中之另一提供补偿电流ICOMP。需强调的是，由于驱动电压VD1、VD2仅在转态期间有所变化，故定转导电路330可仅在运算放大器的转态期间，才使电流镜开关电路336的第三开关SW3和第四开关SW4其中之一导通，以对输入级电路210提供补偿电流ICOMP，藉以提升运算放大器200的反应速度；而在非转态(也即稳态)时，第三开关SW3和第四开关SW4则皆被截止，以关闭电流源电路而不提供电流补偿，藉以改善运算放大器200在稳态时的直流耗电问题。

值得一提的是，对于定转导开关电路332的第一开关SW1而言，第二共同节点APCOM必须在第二晶体管差动对的晶体管M3、M4被截止后，才能由电源电压VDD对其充电至够高的高电压电平(也即，高电压电平的第二共同节点APCOM与第二偏压VB2之间的电压差满足第一开关SW1的导通电压)，以使第一开关SW1能够导通。换言之，第一开关SW1可确保第二晶体管差动对的晶体管M3、M4被截止后，才进行转态电流补偿。类似地，定转导开关电路的第二开关SW2则可确保第一晶体管差动对的晶体管M1、M2被截止后，才进行转态电流补偿。

图4是本发明一实施例所示出的定转导电路的电路示意图。与图3的实施例不同的是，定转导电路430的电流镜开关电路436包括第五开关SW5、第六开关SW6、第七开关SW7及第八开关SW8。其中，第一电流镜电路的第一参考晶体管M9的第一端通过第五开关SW5而与第一参考晶体管M9的控制端相耦接，并共同连接至第一开关SW1的第二端，且第一参考晶体管M9的控制端通过第六开关SW6耦接至接地电压VSS。另外，第二电流镜电路的第二参考晶体管M11的第一端通过第七开关SW7而与第二参考晶体管M11的控制端相耦接，并共同连接至第二开关SW2的第二端，且第二参考晶体管M11的控制端通过第八开关SW8耦接至电源电压VDD。

因此，对于定转导电路430的运作过程，第五开关SW5可依据输出级电路220的第一输入端AA的电压电平(对应驱动电压VD1)以导通或断开，且第六开关SW6则依据相反于输出级电路220的第一输入端AA的电压电平以导通或截止。详言之，当输入电压AVP从低电压电平转变为高电压电平，且于运算放大器200的转态期间，第一输入端AA(对应驱动电压VD1)为低电压电平，使第五开关SW5导通，而第六开关SW6则截止。藉此，在运算放大器200的转态期间时，第一电流镜电路即可据以对第一共同节点ANCOM立即性地提供补偿电流，从而提升运算放大器200的反应速度。相对而言，于运算放大器200的非转态(也即稳态)期间，第五开关SW5将会截止且第六开关SW6将会导通，以关闭电流源电路而不提供电流补偿。

类似地，第七开关SW7依据输出级电路220的第二输入端AB的电压电平(对应驱动电压VD2)以导通或断开，且第八开关SW8依据相反于输出级电路220的第二输入端AB的电压电平以导通或断开。藉此，当输入电压AVP从高电压电平转变为低电压电平，且于运算放大器200的转态期间，第二输入端AB(对应驱动电压VD2)为高电压电平，使第七开关SW7导通，而第八开关SW8则截止。如此一来，第二电流镜电路即可据以对第二共同节点APCOM提供补偿电流。

藉此，本实施例利用开关SW5～SW8决定电路架构以控制电流镜的运作，也可实现转态期间的电流补偿。

综上所述，本发明实施例所提出的运算放大器及其驱动电路可依据输入级电路所提供的驱动电压，以判断运算放大器是否发生转态，并通过驱动电压控制开关的方式以决定电流路径是否导通，或通过开关决定电流镜电路的架构，藉以控制电流镜电路的运作，从而动态地仅于转态期间对输入级电路提供补偿电流。藉此，本发明实施例能够实现转态电流补偿的机制，有效提升运算放大器的反应速度，并改善稳态时的直流耗电问题。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种运算放大器电路，其特征在于，包括：

一输入级电路，依据一输入电压而提供至少一驱动电压；

一输出级电路，耦接于该输入级电路，具有至少一输入端及一输出端，该至少一输入端接收该至少一驱动电压，依据该至少一驱动电压以在该输出端提供一输出电压，且该输出端耦接于该输入级电路的一反相输入端；以及

一定转导电路，包括：

一定转导开关电路，耦接该输入级电路，以控制该定转导电路的操作；

至少一电流镜电路，耦接于该定转导开关电路：以及

一电流镜开关电路，耦接于该定转导开关电路及该至少一电流镜电路之间，该定转导开关电路依据该输出级电路所接收的该至少一驱动电压，以在该至少一驱动电压发生转态时使该至少一电流镜电路在一转态期间内运作，以对该输入级电路提供一补偿电流，

其中该至少一驱动电压为非转态期间时，该电流镜开关电路关闭该至少一电流镜电路。

2.根据权利要求1所述的运算放大器电路，其特征在于，该至少一驱动电压依据该输入电压发生转态而相应地转态。

3.根据权利要求1所述的运算放大器电路，其特征在于，该输出级电路的该至少一输入端包括一第一输入端及一第二输入端，且该输入级电路包括：

一第一晶体管差动对，包括：

一第一晶体管，具有一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接于该输出级电路的该第一输入端，该第一晶体管的该控制端接收该输入电压；以及

一第二晶体管，具有一第一端、一第二端及一控制端，该第二晶体管的该控制端接收该输出电压，

其中，该第一晶体管的该第二端与该第二晶体管的该第二端共同耦接至一第一共同节点，该第一共同节点的电压电平依据一第一偏压而决定；以及

一第二晶体管差动对，包括：

一第三晶体管，具有一第一端、一第二端及一控制端，该第三晶体管的该第一端耦接于该输出级电路的该第二输入端，该第三晶体管的该控制端接收该输入电压；以及

一第四晶体管，具有一第一端、一第二端及一控制端，该第四晶体管的该控制端接收该输出电压，

其中，该第三晶体管的该第二端与该第四晶体管的该第二端共同耦接至一第二共同节点，该第二共同节点的电压电平依据一第二偏压而决定。

4.根据权利要求3所述的运算放大器电路，其特征在于，当该第一晶体管差动对和该第二晶体管差动对的其中之一反应于该至少一驱动电压发生转态而关闭时，该定转导开关电路依据该输出级电路所接收的该至少一驱动电压以在该转态期间内对该第一晶体管差动对和该第二晶体管差动对的其中之另一提供该补偿电流。

5.根据权利要求3所述的运算放大器电路，其特征在于，该输出级电路包括：

一第五晶体管，具有一第一端、一第二端及一控制端，该第五晶体管的该第一端耦接于一电源电压，该第五晶体管的该第二端耦接于该输出端，该第五晶体管的该控制端作为该输出级电路的该第一输入端并接收该至少一驱动电压；以及

一第六晶体管，具有一第一端、一第二端及一控制端，该第六晶体管的该第一端耦接于一接地电压，该第六晶体管的该第二端耦接于该输出端，该第六晶体管的该控制端作为该输出级电路的该第一输入端并接收该至少一驱动电压。

6.根据权利要求3所述的运算放大器电路，其特征在于，该输入级电路还包括：

一第七晶体管，具有一第一端、一第二端及一控制端，该第七晶体管的该第一端及该第二端耦接于该第一共同节点及一接地电压之间，该第七晶体管的该控制端接收该第一偏压；以及

一第八晶体管，具有一第一端、一第二端及一控制端，该第八晶体管的该第一端及该第二端耦接于该第二共同节点及一电源电压之间，该第八晶体管的该控制端接收该第二偏压。

7.根据权利要求3所述的运算放大器电路，其特征在于，该至少一电流镜电路包括一第一电流镜电路以及一第二电流镜电路，且该定转导开关电路包括：

一第一开关，具有一第一端、一第二端及一控制端，该第一开关的该第一端耦接于该第二共同节点及该第二电流镜电路，该第一开关的该控制端接收该第二偏压；以及

一第二开关，具有一第一端、一第二端及一控制端，该第二开关的该第一端耦接于该第一共同节点及该第一电流镜电路，该第二开关的该控制端接收该第一偏压。

8.根据权利要求7所述的运算放大器电路，其特征在于，该电流镜开关电路包括：

一第三开关，具有一第一端、一第二端及一控制端，该第三开关的该第一端耦接于该第一开关的该第二端，该第三开关的该第二端耦接于该第一电流镜电路，该第三开关的该控制端耦接于该输出级电路的该第一输入端；以及

一第四开关，具有一第一端、一第二端及一控制端，该第四开关的该第一端耦接于该第二开关的该第二端，该第四开关的该第二端耦接于该第二电流镜电路，该第四开关的该控制端耦接于该输出级电路的该第二输入端。

9.根据权利要求7所述的运算放大器电路，其特征在于，该电流镜开关电路包括一第五开关、一第六开关、一第七开关及一第八开关，该第一电流镜电路包括一第一参考晶体管，且该第二电流镜电路包括第二参考晶体管，其中

该第一参考晶体管具有一第一端、一第二端及一控制端，该第一参考晶体管的该第一端通过该第五开关与该第一参考晶体管的该控制端相耦接，并共同连接至该第一开关的该第二端，且该第一参考晶体管的该控制端通过该第六开关耦接至该接地电压，其中，

该第五开关依据该输出级电路的该第一输入端的一电压电平以导通或断开，

该第六开关依据相反于该输出级电路的该第一输入端的该电压电平以导通或断开；以及

该第二参考晶体管具有一第一端、一第二端及一控制端，该第二参考晶体管的该第一端通过该第七开关与该第二参考晶体管的该控制端相耦接，并共同连接至该第二开关的该第二端，且该第二参考晶体管的该控制端通过该第八开关耦接至该电源电压，其中，

该第七开关依据该输出级电路的该第二输入端的一电压电平以导通或断开，

该第八开关依据相反于该输出级电路的该第二输入端的该电压电平以导通或断开。

10.根据权利要求3所述的运算放大器电路，其特征在于，该输入级电路还包括：

一第三电流镜，耦接于该第一晶体管差动对中该第一晶体管的该第一端、该第二晶体管的该第一端以及一电源电压之间；

一第四电流镜，耦接于该第二晶体管差动对中该第三晶体管的该第一端、该第四晶体管的该第一端以及一接地电压之间；以及

一第五电流镜，耦接于该第一晶体管差动对中该第一晶体管的该第一端、该第二晶体管的该第一端、该第二晶体管差动对中该第三晶体管的该第一端以及该第四晶体管的该第一端之间。

11.根据权利要求10所述的运算放大器电路，其特征在于，该输出级电路还包括：

一补偿电容电路，耦接于该第三电流镜及该第五电流镜之间，用以稳定该输出电压。

12.根据权利要求3所述的运算放大器电路，其特征在于，该运算放大器电路为一轨对轨运算放大器电路，且该第一晶体管差动对为N型晶体管差动对，该第二晶体管差动对为P型晶体管差动对。

13.一种运算放大器的驱动电路，其特征在于，该运算放大器包括一输入级电路及一输出级电路，且该输出级电路接收至少一驱动电压，该驱动电路包括：

一定转导开关电路，耦接该输入级电路，以控制该驱动电路的操作；

至少一电流镜电路，耦接于该定转导开关电路：以及

一电流镜开关电路，耦接于该定转导开关电路及该至少一电流镜电路之间，该定转导开关电路依据该输出级电路所接收的该至少一驱动电压，以在该至少一驱动电压发生转态时使该至少一电流镜电路在一转态期间内运作，以对该输入级电路提供一补偿电流，

其中该至少一驱动电压为非转态期间时，该电流镜开关电路关闭该至少一电流镜电路。