CN104953968A - 半导体电路和放大电路 - Google Patents

半导体电路和放大电路 Download PDF

Info

Publication number
CN104953968A
CN104953968A CN201510132214.9A CN201510132214A CN104953968A CN 104953968 A CN104953968 A CN 104953968A CN 201510132214 A CN201510132214 A CN 201510132214A CN 104953968 A CN104953968 A CN 104953968A
Authority
CN
China
Prior art keywords
circuit
current
transistor
terminal
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510132214.9A
Other languages
English (en)
Other versions
CN104953968B (zh
Inventor
西泽雄树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN104953968A publication Critical patent/CN104953968A/zh
Application granted granted Critical
Publication of CN104953968B publication Critical patent/CN104953968B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45264—Indexing scheme relating to differential amplifiers the dif amp comprising frequency or phase stabilisation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及半导体电路和放大电路。提供一种能够容易地扩展放大电路的输出范围并且能够提高相位补偿用的电容元件的面积效率的技术。驱动器电路4和输出控制该驱动器电路4的控制信号CS的放大电路3构成具有多个极点的反馈回路。半导体电路1具备该反馈回路中的相位补偿用的电容元件CC。放大电路3具有：输出分支，包括从一个电流端子输出控制信号、另一个电流端子连接于电源电位的晶体管；以及包括共源共栅电路的分支，与该输出分支并联连接。在被包括于共源共栅电路的2个晶体管分别具有的彼此连接的2个电流端子和驱动器电路4之间连接有受到镜像效应的电容元件CC。

Description

半导体电路和放大电路
技术领域
本发明涉及放大电路。
背景技术
如专利文献1~3所记载的那样，关于运算放大器等放大电路提出了各种技术。
现有技术文献
专利文献
专利文献1：日本特开2008-228029号公报；
专利文献2：日本特开2009-246780号公报；
专利文献3：日本特开2009-246985号公报。
发明内容
发明要解决的课题
如专利文献1~3所记载的那样，有时相位补偿用的电容元件连接于放大电路。关于相位补偿用的电容元件，期望其面积效率良好。
另一方面，期望放大电路的输出范围广。
于是，本发明鉴于上述的方面而完成，其目的在于提供一种能够容易地扩展放大电路的输出范围并且能够使相位补偿用的电容元件的面积效率提高的技术。
用于解决课题的方案
为了解决上述课题，本发明的半导体电路的一个方式具备：控制对象电路；以及放大电路，输出控制所述控制对象电路的控制信号，输入来自所述控制对象电路的反馈信号，所述放大电路和所述控制对象电路构成具有多个极点的反馈回路，所述半导体电路还具备所述反馈回路中的相位补偿用的半导体电容元件，所述放大电路具有：输出支路，包括从第一电流端子输出所述控制信号并且第二电流端子连接于电源电位的第一晶体管；以及包括共源共栅电路的支路，所述支路与所述输出支路并联连接，所述共源共栅电路包括：具有第三和第四电流端子的第二晶体管、以及具有第五和第六电流端子的第三晶体管，所述第四电流端子和所述第五电流端子彼此连接，在所述第四和第五电流端子与所述控制对象电路之间连接有受到镜像效应的所述半导体电容元件。
此外，在本发明的半导体电路的一个方式中，所述输出支路还包括第四晶体管，所述第四晶体管具有连接于所述第一晶体管的所述第一电流端子的第七电流端子和第八电流端子，包括所述共源共栅电路的所述支路还包括第五晶体管，所述第五晶体管具有连接于所述第二晶体管的所述第三电流端子的第九电流端子和第十电流端子，所述第四晶体管的所述第八电流端子和所述第五晶体管的第十电流端子彼此连接。
此外，在本发明的半导体电路的一个方式中，所述控制对象电路是驱动负载的驱动器电路，所述放大电路控制所述驱动器电路的输出。
此外，在本发明的半导体电路的一个方式中，所述驱动器电路具有用于控制该驱动器电路的输出的电流源或电压源，所述放大电路将所述控制信号输出到所述电流源或者所述电压源的控制端子。
此外，在本发明的半导体电路的一个方式中，所述驱动器电路的输出是差分输出，所述反馈信号是所述差分输出的一个输出电位、所述差分输出的另一个输出电位、或者所述差分输出的中间电位。
此外，在本发明的半导体电路的一个方式中，所述驱动器电路在该驱动器电路的输出端子与所述电流源或者所述电压源之间还具备开关电路，所述半导体电容元件的一端连接于所述电流源或者所述电压源的、所述开关电路侧的端子。
此外，在本发明的半导体电路的一个方式中，所述驱动器电路具备：
由第一和第二输出端子构成的差分输出端子；高电位侧的第一和第二开关元件；以及低电位侧的第三和第四开关元件，所述第一和第二开关元件的一端彼此连接，所述第三和第四开关元件的一端彼此连接，所述第一和第三开关元件的另一端连接于所述第一输出端子，所述第二和第四开关元件的另一端连接于所述第二输出端子。
此外，本发明的放大电路的一个方式是具备上述的半导体电路的放大电路。
发明效果
根据本发明的一个方式，能够扩展放大电路的输出范围并且使相位补偿用的半导体电容元件的面积效率提高。
附图说明
图1是示出半导体电路的结构的图。
图2是示出第一比较对象电路的结构的图。
图3是示出第一比较对象电路的结构的图。
图4是示出驱动器电路内的各电位的关系的图。
图5是示出第二比较对象电路的结构的图。
图6是示出第三比较对象电路的结构的图。
图7是示出第四比较对象电路的结构的图。
图8是示出第四比较对象电路的运算放大器的结构的图。
图9是示出第四比较对象电路的偏置电路的结构的图。
图10是用于说明镜像效应的图。
图11是示出第四比较对象电路的一部分的小信号等效电路的图。
图12是示出半导体电路的一部分的结构的图。
图13是示出半导体电路的一部分的结构的图。
图14是示出半导体电路的放大电路的结构的图。
图15是示出半导体电路的一部分的小信号等效电路的图。
图16是示出半导体电路中的各种电位和各种电压的图。
图17是示出半导体电路中的各种电位和各种电压的关系的图。
图18是示出半导体电路的变形例的一部分的结构的图。
具体实施方式
<实施方式的半导体电路的概要>
图1是示出实施方式的半导体电路1的结构的图。本实施方式的半导体电路1例如是半导体集成电路，被收存于一个封装内。半导体电路1是在例如LVDS（low-voltage differential signaling：低电压差分信令）、mini-LVDS、VML（voltage-mode logic：电压模式逻辑）等中使用的输出缓冲电路。
如图1所示，半导体电路1具备偏置电路2、放大电路3、以及驱动器电路4。偏置电路2生成在放大电路3中需要的各种偏置电位并输出。放大电路3输出控制驱动器电路4的控制信号CS。驱动器电路4是对于放大电路3的控制对象电路，驱动负载。在放大电路3的输入级输入来自驱动器电路4的反馈信号FS。放大电路3通过将控制信号CS提供到驱动器电路4来控制驱动器电路4的输出。
在本实施方式的半导体电路1中，放大电路3和驱动器电路4构成具有多个极点的反馈回路。在半导体电路1设置有该反馈回路中的相位补偿用的电容元件CC。电容元件CC是由MOS（metal oxide semiconductor：金属氧化物半导体）晶体管等构成的半导体电容元件。电容元件CC的一端和另一端分别连接于放大电路3和驱动器电路4。以后，将相位补偿用的电容元件称为“相位补偿电容元件”。
在以下，详细地说明了本实施方式的半导体电路1，但是，在这之前，关于与该半导体电路1进行比较的比较对象电路进行说明。
<第一比较对象电路>
图2是示出第一比较对象电路110的结构的图。如图2所示，第一比较对象电路110具备作为放大电路的运算放大器300、驱动负载的驱动器电路400、以及相位补偿电容元件CC1。如后述的那样，在第一比较对象电路110中，运算放大器300和驱动器电路400构成具有多个极点的反馈回路。相位补偿电容元件CC1是该反馈回路中的相位补偿用的电容元件。相位补偿电容元件CC1是由MOS（metal oxide semiconductor）晶体管等构成的半导体电容元件。
向第一比较对象电路110提供第一电源电位VDD和比其小的第二电源电位VSS。第一比较对象电路110将第一电源电位VDD和第二电源电位VSS作为电源来工作。第一电源电位VDD例如是正的电位，第二电源电位VSS例如是接地电位（0V）。以后，将第一电源电位VDD称为“正电源电位VDD”，将第二电源电位VSS称为“接地电位VSS”。
运算放大器300将正电源电位VDD和接地电位VSS作为电源来工作。向运算放大器300的负侧输入端子INN输入参考电位Vref。向运算放大器300的正侧输入端子INP输入来自驱动器电路400的反馈电位Vfb。然后，从运算放大器300的输出端子OUT输出的控制电位Vcnt输入到驱动器电路400。
驱动器电路400将正电源电位VDD和接地电位VSS作为电源来工作。驱动器电路400具备高电位侧的电流源CSU、低电位侧的电流源CSL、高电位侧的开关元件SWHL、SWHR、低电位侧的开关元件SWLL、SWLR、以及电阻RTL、RTR。开关元件SWHL、SWHR、SWLL、SWLR的每一个由例如MOS晶体管构成。
高电位侧的电流源CSU的输入端子CSUi连接于正电源电位VDD，电流源CSU的输出端子CSUo连接于开关元件SWHL、SWHR的一端。电流源CSU流出的电流Iss由来自运算放大器300的控制电位Vcnt控制。向电流源CSU的控制端子CSUc输入控制电位Vcnt。当控制电位Vcnt变小时电流Iss变大，当控制电位Vcnt变大时电流Iss变小。
开关元件SWHL的另一端连接于电阻RTL的一端和开关元件SWLL的一端。开关元件SWHR的另一端连接于电阻RTR的一端和开关元件SWLR的一端。电阻RTL的另一端和电阻RTR的另一端彼此连接，进而连接于运算放大器300的正侧输入端子INP。因而，电阻RTL和电阻RTR之间的节点的电位作为反馈电位Vfb而输入到运算放大器300的正侧输入端子INP。
低电位侧的电流源CSL的输入端子CSLi连接于开关元件SWLL、SWLR的另一端。电流源CSL的输出端子CSLo连接于接地电位VSS。电源Iss流向电流源CSL。
驱动器电路400的输出成为差分输出。驱动器电路400的一个输出端子Txp连接于彼此连接的开关元件SWHL的另一端、电阻RTL的一端和开关元件SWLL的一端。驱动器电路400的另一个输出端子Txm连接于彼此连接的开关元件SWHR的另一端、开关元件SWLR的一端和电阻RTR的一端。然后，在两个输出端子Txp、Txm之间连接有终端电阻Rterm。输出端子Txp、Txm构成差分输出端子。
终端电阻Rterm的电阻值rRterm、电阻RTL的电阻值rRTL、以及电阻RTR的电阻值rRTR的关系为如以下的式子（1）~（3）那样。
电阻值rRterm为例如100Ω，电阻值rRTL、rRTR为例如数kΩ~数十kΩ。
在以上那样的结构的驱动器电路400中，通过外部的控制电路（未图示），开关元件SWHL、SWLR成为对而被控制，开关元件SWHR、SWLL成为对而被控制。具体而言，如图2所示，在开关元件SWHL、SWLR一起被设定为开状态时，开关元件SWHR、SWLL一起被设定为关状态。此外，在开关元件SWHR、SWLL一起被设定为开状态时，开关元件SWHL、SWLR一起被设定为关状态。
如图2所示，在开关元件SWHL、SWLR被设定为开状态并且开关元件SWHR、SWLL被设定为关状态的状态下，电流源CSU流出的电流Iss按顺序通过开关元件SWHL、输出端子Txp、终端电阻Rterm、输出端子Txm、开关元件SWLR而流到电流源CSL。由此，输出端子Txp的电位变得比输出端子Txm的电位高，在输出端子Txp、Txm之间产生差分信号（差分电压）。因而，从输出端子Txp、Txm输出差分信号。
另一方面，在开关元件SWHR、SWLL被设定为开状态并且开关元件SWHL、SWLR被设定为关状态的状态下，电流源CSU流出的电流Iss按顺序通过开关元件SWHR、输出端子Txm、终端电阻Rterm、输出端子Txp、开关元件SWLL而流到电流源CSL。由此，输出端子Txm的电位变得比输出端子Txp的电位高，在输出端子Txp、Txm之间产生差分信号。
再有，由于电阻RTL、RTR的电阻值rRTL、rRTR被设定得比终端电阻Rterm的电阻值rRterm充分大，所以电流几乎不在电阻RTL、RTR流动。
以后，将输出端子Txp、Txm的电位之中更大的电位称为“输出电位VOH”，将更小的电位称为“输出电位VOL”。在图2的例子中，输出端子Txp的电位比输出端子Txm的电位大，所以输出电位VOH从输出端子Txp输出，输出电位VOL从输出端子Txm输出。
从驱动器电路400输出的差分信号（以后，称为“输出差分信号”）的振幅VOD由以下的式子（4）表示。
此外，输出差分信号的中心电位（共模电位）VOC由以下的式子（5）表示。
输出差分信号的振幅VOD是由于电流Iss在终端电阻Rterm流动而在该终端电阻Rterm的两端产生的电压，因此，能够由以下的式子（6）表示。
电阻RTL的电阻值rRTL和电阻RTR的电阻值rRTR相同，因此，电阻RTL和电阻RTR之间的节点的电位即反馈电位Vfb与共模电位VOC一致。因而，向运算放大器300的正侧输入端子INP输入共模电位VOC。
运算放大器300将共模电位VOC（反馈电位Vfb）和参考电位Vref进行比较。运算放大器300在共模电位VOC比参考电位Vref小的情况下使控制电位Vcnt变小，在共模电位VOC比参考电位Vref大的情况下使控制电位Vcnt变大。由此，如果共模电位VOC比参考电位Vref小，则电流Iss变大，输出差分信号的振幅VOD和共模电位VOC变大。此外，如果共模电位VOC比参考电位Vref大，则电流Iss变小，输出差分信号的振幅VOD和共模电位VOC变小。
像这样，运算放大器300控制驱动器电路400的电流源CSU，以使得共模电位VOC与参考电位Vref一致。由此，能够通过驱动器电路400的负载等来抑制输出差分信号的共模电位VOC发生变化。
相位补偿电容元件CC1的一端连接于电流源CSU的输出端子CSUo和开关元件SWHL、SWHR的一端。相位补偿电容元件CC1的另一端连接于运算放大器300的输出端子OUT和电流源CSU的控制端子CSUc。
相位补偿电容元件CC1由例如NMOS晶体管构成。此外，电流源CSU由例如PMOS晶体管构成，电流源CSL由例如NMOS晶体管构成。
图3是示出分别由PMOS晶体管和NMOS晶体管构成电流源CSU、CSL并且由NMOS晶体管构成相位补偿电容元件CC1的情况下的第一比较对象电路110的结构的框图。在图3的例子中，电流源CSU由1级的PMOS晶体管构成，但是也可以由共源共栅连接的多级的PMOS晶体管构成。此外，在图3的例子中，电流源CSL由1级的NMOS晶体管构成，但是也可以由共源共栅连接的多级的NMOS晶体管构成。
在图3所示的驱动器电路400中，构成电流源CSU的PMOS晶体管MPCSU的源极、漏极和栅极分别为电流源CSU的输入端子CSUi、输出端子CSUo和控制端子CSUc。此外，构成电流源CSL的NMOS晶体管MNCSL的漏极和源极分别为电流源CSL的输入端子CSLi和输出端子CSLo。将MOS晶体管的源极和漏极的每一个称为“电流端子”，将MOS晶体管的栅极称为“控制端子”。
构成相位补偿电容元件CC1的NMOS晶体管MNCC的源极和漏极彼此连接，并且连接于电流源CSU的输出端子CSUo（PMOS晶体管MPCSU的漏极）和开关元件SWHL、SWHR的一端。NMOS晶体管MNCC的栅极连接于运算放大器300的输出端子OUT和电流源CSU的控制端子CSUc（PMOS晶体管MPCSU的栅极）。
在电流源CSL由NMOS晶体管MNCSL构成的情况下，设置有包括NMOS晶体管MNCSL的电流镜电路410。电流镜电路410在NMOS晶体管MNCSL以外还具备参考电流源CSREF和NMOS晶体管MNREF。参考电流源CSREF的输入端子连接于电源电位VDD。参考电流源CSREF的输出端子连接于NMOS晶体管MNREF的漏极和栅极以及NMOS晶体管MNCSL的栅极。然后，NMOS晶体管MNREF的源极连接于接地电位VSS。
在这样的结构的电流镜电路410中，当在NMOS晶体管MNREF的漏极和源极之间从参考电流源CSREF流出参考电流Iref时，在NMOS晶体管MNREF的栅极产生与参考电流Iref对应的电位。该电位作为参考电位VrefC而输入到NMOS晶体管MNCSL的栅极，电流Iss在NMOS晶体管MNCSL的漏极和源极之间流动。参考电流Iref和电流Iss的关系使用镜像比N由以下的式子（7）表示。
如上述的式子（6）所示，振幅VOD根据电流Iss而变化，因此，能够通过使在参考电流源CSREF流动的参考电流Iref变化来调整振幅VOD。
如能够从上述的说明理解的那样，在第一比较对象电路110中，由运算放大器300和驱动器电路400构成反馈回路。由于运算放大器300是放大电路，所以在其频率特性（频率响应特性）存在一个以上的极点。此外，在反馈回路中，能够将由来自运算放大器300的控制电位Vcnt所控制的电流源CSU视为1级的放大电路，因此，在电流源CSU的频率特性存在一个极点。因而，运算放大器300和驱动器电路400（详细而言，驱动器电路400的一部分）构成具有两个以上的极点的反馈回路。换言之，运算放大器300和驱动器电路400构成具有多级的放大电路的反馈回路。相位补偿电容元件CC1是该反馈回路中的相位补偿用的电容元件。由于相位补偿电容元件CC1，反馈回路中的运算放大器300侧的极点向低频率侧移动。
相位补偿电容元件CC1连接在构成作为放大电路的电流源CSU的PMOS晶体管MPCSU的栅极和漏极之间，因此，能够视为相位补偿电容元件CC1连接在放大电路的输入端子和输出端子之间。因而，相位补偿电容元件CC1受到镜像效应。因而，能够视为在运算放大器300的输出端子OUT和正电源电位VDD之间连接有具有对相位补偿电容元件CC1的电容值cCC1乘以PMOS晶体管MPCSU的增益A1而得到的电容值（cCC1×A1）的电容元件。由此，能够使用小的电容值的相位补偿电容元件CC1来适当地进行相位补偿。
此处，相位补偿电容元件CC1能够不由MOS晶体管等半导体电容元件构成而由构成布线层的金属层叠构造构成。与用半导体电容元件构成相位补偿电容元件CC1的情况相比较，在用金属层叠构造构成相位补偿电容元件CC1的情况下，面积效率不好。因而，与后者的情况相比，在前者的情况下，相位补偿电容元件CC1的布局面积大例如数倍左右。
另一方面，如图3所示，在用MOS晶体管MNCC构成相位补偿电容元件CC1的情况下，为了得到稳定的电容值cCC1而需要对相位补偿电容元件CC1的两端施加比MOS晶体管MNCC的阈值电压大的电压。此外，与用MOS晶体管构成的情况相比，在用变容二极管构成相位补偿电容元件CC1的情况下，虽然电容值cCC1的电压依赖性低，但是为了得到充分的电容值cCC1而需要对相位补偿电容元件CC1的两端施加比阈值大的电压。
像这样，在用MOS晶体管等半导体电容元件构成相位补偿电容元件CC1的情况下，为了得到稳定且充分的电容值cCC1而需要对相位补偿电容元件CC1的两端施加比阈值Vthcc大的电压。也就是说，为了得到适当的电容值cCC1，当将相位补偿电容元件CC1的两端的电压设为Vpncc时，需要满足以下的式子（8）。
在用MOS晶体管构成相位补偿电容元件CC1的情况下，阈值Vthcc为该MOS晶体管的阈值电压（反型层产生的栅极和源极之间的电压）。
图4是示出驱动器电路400内的各电位的关系的图。图4中的纵轴示出电位。图4所示的VdsCSU为构成电流源CSU的PMOS晶体管MPCSU的漏极和源极间的电压。VH为PMOS晶体管MPCSU的漏极（电流源CSU的输出端子CSUo）的电位。VdsCSL为构成电流源CSL的NMOS晶体管MNCSL的漏极和源极间的电压。VL为NMOS晶体管MNCSL的漏极（电流源CSL的输入端子CSLi）的电位。rSWP为开关SWHL、SWHR的开状态下的电阻值（开电阻值），rSWN为开关SWLL、SWLR的开状态下的电阻值。
在第一比较对象电路110中，在包括运算放大器300的反馈回路（反馈电路）正确地起作用的情况下，Vfb=Vref，因此，以下的式子（9）成立。
此外，以下的式子（10）成立。
式子（10）中的“”示出输出端子Txp和输出端子Txm之间的、由终端电阻Rterm和电阻RTL、RTR构成的合成电阻的电阻值。
此外，在第一比较对象电路110中，以下的式子（11）、（12）成立。
根据式子（11）、（12）和上述的式子（1）、（2），以下的式子（13）、（14）成立。
在此，关于在饱和区域工作的MOS晶体管，以下的式子（15）、（16）成立。
Ids为MOS晶体管中的漏极和源极间的电流，Vgs为MOS晶体管中的栅极和源极间的电压，Vth为MOS晶体管的阈值电压。此外，K为依赖于MOS晶体管的工艺的常数。常数K、阈值Vth、电压Vgs和后述的电压Vds在NMOS晶体管中取正的值，在PMOS晶体管中取负的值。
为了使式子（15）成立，也就是说，为了使MOS晶体管在饱和区域工作，需要使以下的式子（17）、（18）两者成立。
再有，式子（17）、（18）可以说关于PMOS晶体管和NMOS晶体管两者。Vds为MOS晶体管中的漏极和源极间的电压。
为了使构成电流源CSU的PMOS晶体管MPCSU作为电流源起作用，需要使PMOS晶体管MPCSU在饱和区域工作。为了使PMOS晶体管MPCSU在饱和区域工作，根据式子（18），需要使以下的式子（19）成立。
式子（19）的VgsCSU示出PMOS晶体管MPCSU中的栅极和源极间的电压。此外，VthCSU示出PMOS晶体管MPCSU的阈值电压。电压VgsCSU、电压VdsCSU和阈值电压VthCSU的每一个取负的值。
电压VdsCSU和电压VgsCSU由以下的式子（20）、（21）表示。
根据式子（20）、（21）和上述的式子（19），能得到以下的式子（22）来作为用于使PMOS晶体管MPCSU在饱和区域工作的条件式的一个。
此外，根据式子（21）和上述的式子（17），能得到以下的式子（23）来作为用于使PMOS晶体管MPCSU在饱和区域工作的条件式的一个。
为了使PMOS晶体管MPCSU在饱和区域工作，需要使式子（22）、（23）两者成立。
此外，关于PMOS晶体管MPCSU，能根据式子（15）和式子（21）得到以下的式子（24）。
关于在饱和区域工作的PMOS晶体管MPCSU，由于式子（24）成立，所以根据式子（24），在第一比较对象电路110中，当控制电位Vcnt变小时，电流Iss变大，当控制电位Vcnt变大时，电流Iss变小。
在此，当为了使从驱动器电路400输出的输出差分信号的振幅VOD变大而使在电流镜电路410的参考电流源CSREF流动的参考电流Iref变大来使电流Iss变大时，根据上述的式子（13），电位VH变大。此外，根据式子（24），当电流Iss变大时，控制电位Vcnt变小。因而，当使输出差分信号的振幅VOD变大时，式子（22）难以成立。
像这样，为了使PMOS晶体管MPCSU在饱和区域工作，而不能使输出差分信号的振幅VOD太大。也就是说，起因于由受到电流Iss的影响的电位VH和控制电位Vcnt的关系确定的电流源CSU的工作点，振幅VOD的大小被限制。
另一方面，为了使相位补偿电容元件CC1适当地工作，需要使上述的式子（8）也就是成立。相位补偿电容元件CC1的两端的电压Vpncc使用式子（13）和式子（21）由以下的式子（25）表示。
此外，式子（8）能够使用式子（25）如以下的式子（26）那样变形。
根据式子（25），在正电源电位VDD小的情况（电路的低电压工作）、共模电位VOC大的情况、电流Iss大（振幅VOD大）的情况、终端电阻的电阻值rRterm大的情况下，难以成立。此外，在开关元件SWHL、SWHR的开电阻值rSWP大的情况下，电位VH变大，因此，即使在开关元件SWHL、SWHR的开电阻值rSWP大的情况下，也难以成立。
当为了使从驱动器电路400输出的输出差分信号的振幅VOD变大而使电流Iss变大时，根据式子（13），电位VH变大。此外，当电流Iss变大时，根据式子（24），控制电位Vcnt变小。因而，当要使输出差分信号的振幅VOD变大时，式子（26）难以成立。也就是说，为了使相位补偿电容元件CC1适当地工作，而不能使输出差分信号的振幅VOD太大。换言之，起因于由受到电流Iss的影响的电位VH和控制电位Vcnt的关系确定的相位补偿电容元件CC1的工作点，振幅VOD 被限制。
像这样，在第一比较对象电路110中，根据式子（22），起因于电流源CSU的工作点而振幅VOD的大小被限制，并且根据式子（26），起因于相位补偿电容元件CC1的工作点而振幅VOD的大小被限制。因而，在决定振幅VOD时，需要考虑电流源CSU的工作点和相位补偿电容元件CC1的工作点两者。
在使输出差分信号的振幅VOD变大的情况下式子（22）比式子（26）更容易成立时，振幅VOD起因于相位补偿电容元件CC1的工作点而被限制。换言之，在使电流Iss变大的情况下式子（22）比式子（26）更容易成立时，电流Iss起因于相位补偿电容元件CC1的工作点而被限制。因而，在该情况下，与相位补偿电容元件CC1不存在的情况相比较，难以使振幅VOD（电流Iss）变大。
<第二比较对象电路>
为了使电流Iss难以受到由相位补偿电容元件CC1的工作点造成的限制，考虑图5所示的第二比较对象电路120。如图5所示，在第二比较对象电路120中，相位补偿电容元件CC1连接在正电源电位VDD和运算放大器300的输出端子OUT之间。也就是说，相位补偿电容元件CC1连接在构成电流源CSU的PMOS晶体管MPCSU的源极和栅极之间。
在第二比较对象电路120中，电压Vpncc由以下的式子（27）表示。
根据式子（27），第二比较对象电路120中的电压Vpncc与第一比较对象电路110中的电压Vpncc不同，不受根据电流Iss而变化的电位VH的影响。因而，即使使电流Iss变大，电压Vpncc也难以变化。因而，电流Iss难以受到起因于相位补偿电容元件CC1的工作点的限制。
然而，在第二比较对象电路120中，相位补偿电容元件CC1不能受到镜像效应，因此，关于相位补偿电容元件CC1的每单位面积的电容值变小。也就是说，在第二比较对象电路120中，存在相位补偿电容元件CC1的面积效率不好这样的问题。
<第三比较对象电路>
图6是示出第三比较对象电路130的结构的图。如图6所示，在第三比较对象电路130中，代替相位补偿电容元件CC1而设置有相位补偿电容元件CCp、CCm。相位补偿电容元件CCp连接在驱动器电路400的输出端子Txp和接地电位VSS之间。相位补偿电容元件CCm连接在驱动器电路400的输出端子Txm和接地电位VSS之间。
在这样的第三比较对象电路130中，反馈回路中的驱动器电路400侧的极点向低频率侧移动，进行相位补偿。
然而，相位补偿电容元件CCp、CCm不能受到镜像效应，因此，关于相位补偿电容元件CCp、CCm的每单位面积的电容值小。
此外，相位补偿电容元件CCp、CCm分别连接于输出端子Txp、Txm，因此，输出差分信号的转换速率特性劣化。
进而，为了使输出差分信号不受存在于驱动器电路400的外部、连接于输出端子Txp、Txm的寄生电容等电容的影响，需要使相位补偿电容元件CCp、CCm的电容值变大。因此，相位补偿电容元件CCp、CCm的布局面积变大。
<第四比较对象电路>
图7是示出第四比较对象电路140的结构的图。在第四比较对象电路140中，相位补偿电容元件CC1的一端不是连接于运算放大器300的输出端子OUT而是连接于运算放大器300具有的共源共栅电路。图8是示出运算放大器300的结构的图。在图8中还示出了向运算放大器300输出偏置电位的偏置电路200。再有，偏置电路200也可以设置在运算放大器300内。
如图8所示，运算放大器300具备7个NMOS晶体管MNINP、MNINN、MNTC、MNUL、MNUR、MNLL、MNLR和4个PMOS晶体管MPUL、MPUR、MPLL、MPLR。图8所示的运算放大器300被称为折叠共源共栅型运算放大器。
NMOS晶体管MNINP、MNINN的栅极分别连接于正侧输入端子INP和负侧输入端子INN。NMOS晶体管MNINP、MNINN的源极与NMOS晶体管MNTC的漏极连接。NMOS晶体管MNTC的源极与接地电位VSS连接。
PMOS晶体管MPUL和PMOS晶体管MPLL共源共栅连接，PMOS晶体管MPUR和PMOS晶体管MPLR共源共栅连接。PMOS晶体管MPUL、MPUR的源极连接于正电源电位VDD。PMOS晶体管MPUL、MPUR的栅极彼此连接。PMOS晶体管MPUL、MPUR的漏极分别与PMOS晶体管MPLL、MPLR的源极连接。PMOS晶体管MPLL、MPLR的栅极彼此连接。PMOS晶体管MPUL的漏极和PMOS晶体管MPLL的源极与输入级的NMOS晶体管MNINP的漏极连接。PMOS晶体管MPUR的漏极和PMOS晶体管MPLR的源极与输入级的NMOS晶体管MNINN的漏极连接。
NMOS晶体管MNUL和NMOS晶体管MNLL共源共栅连接，NMOS晶体管MNUR和NMOS晶体管MNLR共源共栅连接。NMOS晶体管MNUL、MNUR的漏极分别与PMOS晶体管MPLL、MPLR的漏极连接。NMOS晶体管MNUL、MNUR的源极分别与NMOS晶体管MNLL、MNLR的漏极连接。NMOS晶体管MNLL、MNLR的源极连接于接地电位VSS。NMOS晶体管MNUL、MNUR的栅极彼此连接。NMOS晶体管MNLL、MNLR的栅极彼此连接。NMOS晶体管MNLL、MNLR的栅极与NMOS晶体管MNUL和PMOS晶体管MPLL的漏极连接。
运算放大器300具有从偏置电路200输出的偏置电位VrefPU、VrefPL、VrefNU、VrefTC分别输入的多个偏置输入端子RIN1~RIN4。输入到偏置输入端子RIN1的偏置电位VrefPU输入到PMOS晶体管MPUL、MPUR的栅极。输入到偏置输入端子RIN2的偏置电位VrefPL输入到PMOS晶体管MPLL、MPLR的栅极。输入到偏置输入端子RIN3的偏置电位VrefNU输入到NMOS晶体管MNUL、MNUR的栅极。然后，输入到偏置输入端子RIN4的偏置电位VrefTC输入到NMOS晶体管MNTC的栅极。
PMOS晶体管MPLR和NMOS晶体管MNUR的漏极连接于输出端子OUT。PMOS晶体管MPLR和NMOS晶体管MNUR的漏极的电位作为控制电位Vcnt而从输出端子OUT输出到驱动器电路400。
运算放大器300具备连接于NMOS晶体管MNUR的源极和NMOS晶体管MNLR的漏极的反馈端子FP。相位补偿电容元件CC1的一端连接于反馈端子FP。由此，相位补偿电容元件CC1的一端连接于由NMOS晶体管MNUR、MNLR构成的共源共栅电路。也就是说，相位补偿电容元件CC1的一端连接于NMOS晶体管MNUR的源极和NMOS晶体管MNLR的漏极两者。相位补偿电容元件CC1的另一端连接于电流源CSU的输出端子CSUo。
在第四比较对象电路140中，电位VH比反馈端子FP的电位更高。因而，如图3所示，在用NMOS晶体管MNCC构成相位补偿电容元件CC1的情况下，NMOS晶体管MNCC的栅极连接于电流源CSU的输出端子CSUo，NMOS晶体管MNCC的源极和漏极连接于反馈端子FP。
图9是示出偏置电路200的结构的图。如图9所示，偏置电路200具备PMOS晶体管MP1、MP2、NMOS晶体管MN1、MN2、以及电流源CS1~CS4。PMOS晶体管MP1、MP2的源极连接于正电源电位VDD。PMOS晶体管MP1、MP2的漏极分别与电流源CS1、CS2的输入端子连接。PMOS晶体管MP1的栅极和漏极彼此连接，PMOS晶体管MP2的栅极和漏极彼此连接。电流源CS1、CS2的输出端子连接于接地电位VSS。
NMOS晶体管MN1、MN2的源极连接于接地电位VSS。NMOS晶体管MN1、MN2的漏极分别与电流源CS3、CS4的输出端子连接。NMOS晶体管MN1的栅极和漏极彼此连接，NMOS晶体管MN2的栅极和漏极彼此连接。电流源CS3、CS4的输入端子连接于正电源电位VDD。
偏置电路200具备分别连接于运算放大器300的偏置输入端子RIN1~RIN4的偏置输出端子ROUT1~ROUT4。偏置输出端子ROUT1连接于PMOS晶体管MP1的栅极和漏极。由偏置电路200的PMOS晶体管MP1和电流源CS1、以及运算放大器300的PMOS晶体管MPUL、MPUR构成电流镜电路。PMOS晶体管MP1的栅极和漏极的电位作为偏置电位VrefPU从偏置输出端子ROUT1输出。
偏置输出端子ROUT2连接于PMOS晶体管MP2的栅极和漏极。由偏置电路200的PMOS晶体管MP2和电流源CS2、以及运算放大器300的PMOS晶体管MPLL、MPLR构成电流镜电路。PMOS晶体管MP2的栅极和漏极的电位作为偏置电位VrefPL从偏置输出端子ROUT2输出。
偏置输出端子ROUT3连接于NMOS晶体管MN2的栅极和漏极。由偏置电路200的NMOS晶体管MN2和电流源CS4、以及运算放大器300的NMOS晶体管MNUL、MNUR构成电流镜电路。NMOS晶体管MN2的栅极和漏极的电位作为偏置电位VrefNU从偏置输出端子ROUT3输出。
偏置输出端子ROUT4连接于NMOS晶体管MN1的栅极和漏极。由偏置电路200的NMOS晶体管MN1和电流源CS3、以及运算放大器300的NMOS晶体管MNTC构成电流镜电路。NMOS晶体管MN1的栅极和漏极的电位作为偏置电位VrefTC从偏置输出端子ROUT4输出。
在具有以上的结构的第四比较对象电路140中，当将存在于运算放大器300的最终级的分支的NMOS晶体管MNLR的漏极和源极间的电压设为VdsN1时，相位补偿电容元件CC1的两端的电压Vpncc由以下的式子（28）表示。
因而，上述的式子（8）能够如以下的式子（29）那样变形。
如式子（29）所示，第四比较对象电路140中的相位补偿电容元件CC1的工作点与上述的第一比较对象电路110不同（参考式子（26）），不受根据电流Iss而变化的控制电位Vcont的影响。进而，NMOS晶体管MNLR的漏极和源极间的电压VdsN1不受电流Iss的影响。因而，在使电流Iss变大时，式子（29）比式子（26）容易成立。因而，电流Iss难以受到起因于相位补偿电容元件CC1的工作点的限制。
此外，如果是一般的设计手法，能够简单地使电位VH比阈值Vthcc和电压VdsN1相加后的值大，因此，能够简单地满足式子（29）。
进而，在第四比较对象电路140中，相位补偿电容元件CC1能够受到镜像效应。因而，相位补偿电容元件CC1的有效的电容值增大，相位补偿电容元件CC1的面积效率变得良好。在以下关于该方面进行说明。
首先，使用图10所示的源极接地放大电路150来说明镜像效应的概念。在图10所示的源极接地放大电路150中，NMOS晶体管MN10的源极连接于接地电位VSS。此外，在NMOS晶体管NM10的栅极和漏极之间连接有电容元件CC10。然后，NMOS晶体管MN10的漏极经由输出电阻R10连接于正电源电位VDD。
在此，在关于包括电容元件的放大电路在用小信号等效电路来考虑它的情况下相对于电容元件的一端中的电位变化而电容元件的另一端中的电位在反方向上增益倍变化的情况下，电容元件能够受到镜像效应。
源极接地放大电路150中的输入电位v1和输出电位v2的关系由以下的式子（30）表示。
gm表示NMOS晶体管MN10的跨导，r10表示输出电阻R10的电阻值，A10表示源极接地放大电路150的增益的大小。
施加于电容元件CC10的两端的电压vpn由以下的式子（31）表示。
在A10≫1的情况下，根据式子（31），施加于电容元件CC10的两端的电压vpn被做成输入电位v1的增益A10倍。其结果是，能视为具有电容元件CC10的电容值的A10倍的电容值的电容元件连接于源极接地放大电路150的输入端子（NMOS晶体管MN10的栅极）。也就是说，电容元件CC10受到镜像效应。
接下来，关于第四比较对象电路140中的相位补偿电容元件CC1受到的镜像效应进行说明。图11是示出关于第四比较对象电路140的一部分的电路的小信号等效电路。
如图11所示，在小信号等效电路中，运算放大器300的NMOS晶体管MNLR能够视为电流源CS20，运算放大器300的PMOS晶体管MPUR、MPLR能够视为等效电阻R20。此外，在小信号等效电路中，运算放大器300的NMOS晶体管MNUR的栅极能够视为接地。然后，在小信号等效电路中，驱动器电路400中的、从电流源CSU的输出端子CSUo到电流源CSL的输出端子CSLo的电路能够视为等效电阻R21。
因为能将NMOS晶体管MNUR的栅极视为接地，所以关于在相位补偿电容元件CC1流动的小信号电流icc，其全部在NMOS晶体管MNUR流动。其结果是，根据等效电阻R20的等效电阻值r20，由以下的式子（32）表示的小信号电位vcnt产生在NMOS晶体管MNUR的漏极。
构成电流源CSU的PMOS晶体管MPCSU流出使小信号电位vcnt为其跨导gmCSU倍而得到的小信号电流i20。小信号电流i20由以下的式子（33）表示。
当使等效电阻R21的电阻值为r21时，在电流源CSU的输出端子CSUo产生由以下的式子（34）表示的小信号电位vh。
式子（34）中的A20表示驱动器电路400的增益的大小，由以下的式子（35）表示。
在此，栅极接地的NMOS晶体管MNUR的源极的小信号电位v20如以下的式子（36）那样能够用NMOS晶体管MNUR的跨导gmMNUR的倒数和小信号电流icc的积来表示。
因而，小信号电位vh能够用以下的式子（37）表示。
因而，施加于相位补偿电容元件CC1的两端的电压vpn20由以下的式子（38）表示。
根据式子（38），在r20×gmMNUR=1时，相位补偿电容元件CC1能够受到与图10中的电容元件CC10受到的镜像效应同样的镜像效应。也就是说，以成为r20×gmMNUR≥1的方式调整NMOS晶体管MNUR的特性，由此，能够视为具有相位补偿电容元件CC1的电容值的A20倍的电容值的电容元件连接于电流源CSU的控制端子CSUc。
像这样，在第四比较对象电路140中，电流Iss（振幅VOD）难以受到起因于相位补偿电容元件CC1的工作点的限制，并且相位补偿电容元件CC1能够受到镜像效应。
然而，在输出端子OUT和接地电位VSS之间存在由NMOS晶体管MNUR、MNLR构成的共源共栅电路，因此，有时不能使控制电位Vcnt的下限值的设定小到由电流源CSU的工作点决定的下限值。
当将为了使NMOS晶体管MNLR在饱和区域工作而需要的漏极和源极间的电压的大小设为VdsN1_sat、将为了使NMOS晶体管MNUR在饱和区域工作而需要的漏极和源极间的电压的大小设为VdsN2_sat时，控制电位Vcnt如以下的式子（39）所示的那样比VdsN1_sat和VdsN2_sat相加后的值大。
在此，决定电流源CSU的工作点的上述的式子（22）能够变形为以下的式子（40）。
根据式子（39）、（40），在以下的式子（41）成立的情况下，控制电位Vcnt的下限值的设定起因于共源共栅电路的存在而被限制，而不能小到由电流源CSU的工作点决定的下限值。
因而，在第四比较对象电路140中，难以使电流Iss变大，其结果是，难以使输出差分信号的振幅VOD变大。
像这样，在第四比较对象电路140中，运算放大器300的输出级包括共源共栅电路，因此，难以扩展运算放大器300的输出范围。
于是，在本实施方式中，提供一种能够容易地扩展运算放大器等放大电路的输出范围并且能够提高相位补偿电容元件的面积效率的半导体电路。
<实施方式的半导体电路的详细说明>
图12是示出本实施方式的半导体电路1具备的驱动器电路4和放大电路3的结构的图。本实施方式的放大电路3例如是运算放大器。以后，有时将放大电路3称为“运算放大器3”。
本实施方式的驱动器电路4具有与上述的驱动器电路400相同的结构。此外，本实施方式的偏置电路2（参考图1）具有与上述的偏置电路200相同的结构。在以下，关于本实施方式的半导体电路1，以与上述的第四比较对象电路140的不同之处为中心进行说明。
相位补偿电容元件CC的一端连接于电流源CSU的输出端子CSUo。此外，相位补偿电容元件CC的另一端连接于运算放大器3具有的反馈端子FP。从驱动器电路4反馈到运算放大器3的反馈电位FB是图1中的反馈信号FS，从运算放大器3输出的控制电位Vcnt是图1中的控制信号CS。
图13与图3同样地是示出用NMOS晶体管MNCC构成相位补偿电容元件CC、用PMOS晶体管MPCSU构成电流源CSU、用NMOS晶体管MNCSL构成电流源CSL的情况下的驱动器电路4和放大电路3的结构的图。
如图13所示，构成相位补偿电容元件CC的NMOS晶体管MNCC的栅极连接于电流源CSU的输出端子CSUo。然后，NMOS晶体管MNCC的漏极和源极彼此连接，并且连接于运算放大器3的反馈端子FP。
图14是示出本实施方式的运算放大器3的结构的图。本实施方式的运算放大器3为在图8所示的运算放大器300中追加了PMOS晶体管MPLL2、MPLR2和NMOS晶体管MNLL2、MNLR2的运算放大器。在以下，关于运算放大器3，以与运算放大器300的不同之处为中心进行说明。
PMOS晶体管MPLL2、MPLR2的源极分别与输入级的NMOS晶体管MNINP、MNINN的漏极连接。PMOS晶体管MPLL2、MPLR2的栅极彼此连接，并且与PMOS晶体管MPLL、MPLR的栅极连接。PMOS晶体管MPLL2、MPLR2的漏极分别与NMOS晶体管MNLL2、MNLR2的漏极连接。NMOS晶体管MNLL2、MNLR2的源极与接地电位VSS连接。NMOS晶体管MNLL2、MNLR2的栅极彼此连接并且与NMOS晶体管MNLL、MNLR的栅极连接。
在本实施方式的运算放大器3中，与上述的运算放大器300不同，输出端子OUT连接于PMOS晶体管MPLR2和NMOS晶体管MNLR2的漏极。因而，PMOS晶体管MPLR2和NMOS晶体管MNLR2的漏极的电位作为控制电位Vcnt从输出端子OUT输出。
此外，在本实施方式的运算放大器3中，与运算放大器300同样地，反馈端子FP连接于NMOS晶体管MNUR的源极和NMOS晶体管MNLR的漏极。因而，相位补偿电容元件CC的一端连接于NMOS晶体管MNUR的源极和NMOS晶体管MNLR的漏极。
如能够从以上的说明理解的那样，在本实施方式的运算放大器3中，相对于输出控制电位Vcnt的输出分支BRO而并联连接有反馈端子FP被连接的相位补偿用分支BRC。在相位补偿用分支BRC中包括由NMOS晶体管MNUR、MNLR构成的共源共栅电路。
在本实施方式的半导体电路1中，与第四比较对象电路140同样地，相位补偿电容元件CC的一端不是连接于输出端子OUT而是连接于NMOS晶体管MNUR的源极和NMOS晶体管MNLR的漏极。因而，与第四比较对象电路140同样地，电流Iss（振幅VOD）难以受到起因于相位补偿电容元件CC的工作点的限制。
此外，在半导体电路1中，与第四比较对象电路140同样地，相位补偿电容元件CC能够受到镜像效应。图15是示出关于半导体电路1的一部分的电路的小信号等效电路的图。
如图15所示，在小信号等效电路中，能够将运算放大器3的相位补偿用分支BRC的NMOS晶体管MNLR视为电流源CS30，能够将相位补偿用分支BRC的NMOS晶体管MNUR的栅极视为接地。此外，在小信号等效电路中，能够将运算放大器3的PMOS晶体管MPUR视为电流源CS31。然后，在小信号等效电路中，能够将运算放大器3的输出分支BRO的NMOS晶体管MNLR2视为电流源CS32。
在图15所示的电路中，与图11所示的电路同样地，在相位补偿电容元件CC流动的小信号电流icc通过NMOS晶体管MNUR、PMOS晶体管MPLR和PMOS晶体管MPLR2，流入到构成电流源CSU的PMOS晶体管MPCSU的栅极。因而，相位补偿电容元件CC能够受到镜像效应。再有，在PMOS晶体管MPLR流动的小信号电流icc能够考虑为在沟道长度调制中的源极和漏极间的电阻ro流动。
此外，在本实施方式中，在运算放大器3的输出分支BRO未设置共源共栅电路，因此，能够容易地扩展运算放大器3的输出范围。
图16是示出半导体电路1中的、相位补偿电容元件CC附近的电路中的电位和电压的图。电压VdsP1_sat表示为了使PMOS晶体管MPUR在饱和区域工作而需要的漏极和源极间的电压的大小，电压VdsP2_sat表示为了使PMOS晶体管MPLR在饱和区域工作而需要的漏极和源极间的电压的大小。此外，电压VdsP3_sat表示为了使PMOS晶体管MPLR2在饱和区域工作而需要的漏极和源极间的电压的大小，电压VdsN3_sat表示为了使NMOS晶体管MNLR2在饱和区域工作而需要的漏极和源极间的电压的大小。
图17是示出由运算放大器3的工作点确定的控制电位Vcnt的下限值MINOPA和上限值MAXOPA与由电流源CSU的工作点确定的控制电位Vcnt的下限值MINCSU和上限值MAXCSU的关系的图。
在运算放大器3中，在输出端子OUT和正电源电位VDD之间存在PMOS晶体管MPUR、MPLR2，因此，如图17所示，上限值MAXOPA为（VDD-VdsP1_sat-VdsP3_sat）。此外，在输出端子OUT和接地电位VSS之间存在NMOS晶体管MNLR2，因此，如图17所示，下限值MINOPA为VdsN3_sat。
另一方面，关于电流源CSU，如图17所示，根据上述的式子（23），上限值MAXCSU为（VDD-|VthCSU|）。此外，根据式子（22），下限值MINCSU为 （VH-|VthCSU|）。
像这样，在本实施方式的半导体电路1中，由运算放大器3的工作点确定的控制电位Vcnt的下限值MINOPA为VdsN3_sat，由电流源CSU的工作点确定的控制电位Vcnt的下限值MINCSU为（VH-|VthCSU|）。因而，在以下的式子（42）成立的情况下，能够使控制电位Vcnt的下限值的设定小到由电流源CSU的工作点确定的下限值MINCSU（由于Vcnt>VH-|VthCSU|，所以严密地，能够使控制电位Vcnt的下限值小到下限值MINCSU附近）。
在此，在上述的第四比较对象电路140的运算放大器300中，在输出端子OUT和接地电位VSS之间存在2个NMOS晶体管MNUL、MNLR，因此，如图17所示，由运算放大器300的工作点确定的控制电位Vcnt的下限值MINOPA’为（VdsN1_sat+VdsN2_sat）。当将VdsN1_sat和VdsN3_sat考虑为相同时，本实施方式的半导体电路1中的下限值MINOPA比第四比较对象电路140中的下限值MINOPA’小VdsN2_sat。也就是说，下限值MINOPA比下限值MINOPA’小为了使MOS晶体管在饱和区域工作而需要的源极和漏极间的电压的大小的量。因而，与第四比较对象电路140相比，在本实施方式的半导体电路1中，容易将下限值MINOPA设定为下限值MINCSU以下。也就是说，式子（42）容易成立。
例如，设为VDD=1.8V±10%、VOC=0.9V、|VthCSU|=0.8V、VdsN1_sat=VdsN2_sat =VdsN3_sat=0.2V、|VOD|=0.4V。当正电源电位VDD为下限值的1.62V时，上限值MAXOPA、MAXCSU和下限值MINOPA、MINOPA’、MINCSU为如以下那样。再有，电位VH使用VH=VOC+|VOD|/2来求取。
在上述的数值例中，如图17那样，MINOPA’>MINCSU>MINOPA。在该数值例中，虽然关于第四比较对象电路140中的控制电位Vcnt的下限值的设定值存在起因于运算放大器3的工作点的限制，但是在本实施方式中没有该限制，而能够使控制电位Vcnt的下限值的设定值小到由电流源CSU的工作点确定的下限值MINCSU。
如以上那样，在本实施方式中，在运算放大器3的输出分支BRO设置有从一个电流端子输出控制电位Vcnt、另一个电流端子连接于接地电位VSS的NMOS晶体管MNLR2，因此，能够容易地扩展运算放大器3的输出范围也就是控制电位Vcnt的范围。因而，能够简单地使电流Iss变大。因而，能够简单地使输出差分信号的振幅VOD变大。
此外，在被包括于相位补偿用分支BRC的共源共栅电路的NMOS晶体管MNUR、MNLR分别具有的彼此连接的2个电流端子和驱动器电路4之间连接有受到镜像效应的相位补偿电容元件CC。因而，能够提高相位补偿电容元件CC的面积效率并且使振幅VOD变大。
此外，相位补偿电容元件CC未连接于驱动器电路4的输出端子Txp、Txm，因此，能够抑制相位补偿电容元件CC对驱动器电路4的输出特性施加影响。
再有，在上述的例子中，运算放大器3控制高电位侧的电流源CSU，但是也可以如图18所示的那样控制低电位侧的电流源CSL。
此外，在上述的例子中，在驱动器电路4设置电流源CSU、CSL，但是也可以代替它们而设置电压源。在该情况下，运算放大器3利用控制电位Vcnt来控制电压源的输出电位。
此外，在上述的例子中，将从驱动器电路4反馈到运算放大器3的反馈电位Vfb作为共模电位VOC，但是，也可以为在驱动器电路4内产生的其他的电位。例如，既可以将反馈电位Vfb设为电位VH，也可以设为电位VOH，还可以设为电位VL，还可以设为电位VOL。
此外，在上述的例子中，运算放大器3的相位补偿用分支BRC内的共源共栅电路由两级的MOS晶体管构成，但是，也可以由3级以上的MOS晶体管构成。
此外，在运算放大器3中设置有与输出分支BRO成对的、包括PMOS晶体管MPLL2和NMOS晶体管MNLL2的分支，但是，也可以不设置该分支。此外，运算放大器3也可以不是差分输入而是单端输入。
如以上那样，详细地说明了半导体电路1，但是，上述的说明在全部的方面都是例示，本发明不限定于此。此外，上述的各种变形例只要彼此不矛盾，则能够进行组合来应用。而且，未例示的无数的变形例应解释为能够在不从本发明的范围偏离的情况下设想到的变形例。
附图标记的说明
1：半导体电路
3：运算放大器
4：驱动器电路
CC：电容元件
CSL、CSU：电流源
MNLR、MNLR2、MNUR：NMOS晶体管
MPLR、MPLR2：PMOS晶体管
SWHL、SWHR、SWLL、SWLR：开关元件
Txm、Txp：输出端子。

Claims (8)

1.一种半导体电路，其中，具备：
控制对象电路；以及
放大电路，输出控制所述控制对象电路的控制信号，输入来自所述控制对象电路的反馈信号，
所述放大电路和所述控制对象电路构成具有多个极点的反馈回路，
所述半导体电路还具备所述反馈回路中的相位补偿用的半导体电容元件，
所述放大电路具有：
输出支路，包括从第一电流端子输出所述控制信号并且第二电流端子连接于电源电位的第一晶体管；以及
包括共源共栅电路的支路，所述支路与所述输出支路并联连接，
所述共源共栅电路包括：具有第三和第四电流端子的第二晶体管、以及具有第五和第六电流端子的第三晶体管，
所述第四电流端子和所述第五电流端子彼此连接，
在所述第四和第五电流端子与所述控制对象电路之间连接有受到镜像效应的所述半导体电容元件。
2.根据权利要求1所述的半导体电路，其中，
所述输出支路还包括第四晶体管，所述第四晶体管具有连接于所述第一晶体管的所述第一电流端子的第七电流端子和第八电流端子，
包括所述共源共栅电路的所述支路还包括第五晶体管，所述第五晶体管具有连接于所述第二晶体管的所述第三电流端子的第九电流端子和第十电流端子，
所述第四晶体管的所述第八电流端子和所述第五晶体管的第十电流端子彼此连接。
3.根据权利要求1所述的半导体电路，其中，
所述控制对象电路是驱动负载的驱动器电路，
所述放大电路控制所述驱动器电路的输出。
4.根据权利要求3所述的半导体电路，其中，
所述驱动器电路具有用于控制该驱动器电路的输出的电流源或者电压源，
所述放大电路将所述控制信号输出到所述电流源或者所述电压源的控制端子。
5.根据权利要求4所述的半导体电路，其中，
所述驱动器电路的输出是差分输出，
所述反馈信号是所述差分输出的一个输出电位、所述差分输出的另一个输出电位、或者所述差分输出的中间电位。
6.根据权利要求3所述的半导体电路，其中，
所述驱动器电路在该驱动器电路的输出端子与所述电流源或所述电压源之间还具备开关电路，
所述半导体电容元件的一端连接于所述电流源或者所述电压源的、所述开关电路侧的端子。
7.根据权利要求3所述的半导体电路，其中，
所述驱动器电路具备：
由第一和第二输出端子构成的差分输出端子；
高电位侧的第一和第二开关元件；以及
低电位侧的第三和第四开关元件，
所述第一和第二开关元件的一端彼此连接，
所述第三和第四开关元件的一端彼此连接，
所述第一和第三开关元件的另一端连接于所述第一输出端子，
所述第二和第四开关元件的另一端连接于所述第二输出端子。
8.一种放大电路，其中，具备根据权利要求1至权利要求7中的任一项所述的半导体电路。
CN201510132214.9A 2014-03-31 2015-03-25 半导体电路和放大电路 Expired - Fee Related CN104953968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-070950 2014-03-31
JP2014070950A JP6291316B2 (ja) 2014-03-31 2014-03-31 半導体回路及び増幅回路

Publications (2)

Publication Number Publication Date
CN104953968A true CN104953968A (zh) 2015-09-30
CN104953968B CN104953968B (zh) 2018-11-20

Family

ID=54168370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510132214.9A Expired - Fee Related CN104953968B (zh) 2014-03-31 2015-03-25 半导体电路和放大电路

Country Status (3)

Country Link
US (1) US9455676B2 (zh)
JP (1) JP6291316B2 (zh)
CN (1) CN104953968B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469045B2 (en) * 2016-09-01 2019-11-05 Skyworks Solutions, Inc. Multi-input amplifier with improved return loss and mismatch over gain modes
JP6890629B2 (ja) 2019-05-08 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 差動アンプ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397307B2 (en) * 2004-09-30 2008-07-08 Infineon Technologies Ag Amplifier arrangement having an adjustable gain, and use thereof
CN101266275A (zh) * 2007-03-14 2008-09-17 株式会社东芝 半导体集成电路及其相位补偿用电容的电容值调整方法
JP2009246985A (ja) * 2009-04-24 2009-10-22 Toru Kawana オペアンプ位相補償回路及び位相補償方法
CN102111115A (zh) * 2009-12-23 2011-06-29 豪威科技有限公司 与输入输出重置共享的运算放大器
CN102237854A (zh) * 2010-05-07 2011-11-09 精工电子有限公司 差动放大电路
JP4923442B2 (ja) * 2005-06-06 2012-04-25 ソニー株式会社 差動信号伝送回路および差動信号伝送装置
CN203457107U (zh) * 2012-09-18 2014-02-26 美国博通公司 放大器
CN103684411A (zh) * 2012-09-03 2014-03-26 株式会社巨晶片 输出缓冲器电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717205A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Operational amplifier
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
JP5086153B2 (ja) 2008-03-31 2012-11-28 オンセミコンダクター・トレーディング・リミテッド 位相補償増幅回路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397307B2 (en) * 2004-09-30 2008-07-08 Infineon Technologies Ag Amplifier arrangement having an adjustable gain, and use thereof
JP4923442B2 (ja) * 2005-06-06 2012-04-25 ソニー株式会社 差動信号伝送回路および差動信号伝送装置
CN101266275A (zh) * 2007-03-14 2008-09-17 株式会社东芝 半导体集成电路及其相位补偿用电容的电容值调整方法
JP2009246985A (ja) * 2009-04-24 2009-10-22 Toru Kawana オペアンプ位相補償回路及び位相補償方法
CN102111115A (zh) * 2009-12-23 2011-06-29 豪威科技有限公司 与输入输出重置共享的运算放大器
CN102237854A (zh) * 2010-05-07 2011-11-09 精工电子有限公司 差动放大电路
CN103684411A (zh) * 2012-09-03 2014-03-26 株式会社巨晶片 输出缓冲器电路
CN203457107U (zh) * 2012-09-18 2014-02-26 美国博通公司 放大器

Also Published As

Publication number Publication date
CN104953968B (zh) 2018-11-20
JP6291316B2 (ja) 2018-03-14
JP2015192447A (ja) 2015-11-02
US9455676B2 (en) 2016-09-27
US20150280663A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN100480944C (zh) 一种压控电流源及带有压控电流源的低压差稳压电源
CN102915065B (zh) 稳压器
CN108141182B (zh) 具有共源共栅级和dc偏置调节器的多级放大器
US20120001605A1 (en) Differential amplifier circuit and series regulator
CN112187198B (zh) 具有高速共模反馈的差分放大器
CN108075737A (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
US9531336B2 (en) Operational amplifier and driving circuit
US9225351B2 (en) Current amplifier circuit, integrator, and ad converter
CN104808732A (zh) 稳压器
CN101068106B (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
CN104635824A (zh) 低压降稳压器和相关方法
CN102193572A (zh) 基准电压产生电路
US10574200B2 (en) Transconductance amplifier
US9369098B2 (en) Inverting amplifier
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN104953968A (zh) 半导体电路和放大电路
US9847758B2 (en) Low noise amplifier
JP5760947B2 (ja) バイアス回路およびそれを有するアンプ回路
US20160028355A1 (en) Dynamic current source for amplifier integrator stages
US20140240050A1 (en) Power circuit
KR100863529B1 (ko) 연산 증폭기 회로
CN105988499B (zh) 电源侧电压调节器
CN114489209B (zh) 一种低电源电压精确电压跟随电路及电压跟随方法
US7906954B2 (en) Bias circuit
JP6837894B2 (ja) 降圧回路及び半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181120

Termination date: 20210325

CF01 Termination of patent right due to non-payment of annual fee