CN101068106B - 共源共栅放大电路、放大器、和共源共栅放大电路的方法 - Google Patents

共源共栅放大电路、放大器、和共源共栅放大电路的方法 Download PDF

Info

Publication number
CN101068106B
CN101068106B CN2007101010689A CN200710101068A CN101068106B CN 101068106 B CN101068106 B CN 101068106B CN 2007101010689 A CN2007101010689 A CN 2007101010689A CN 200710101068 A CN200710101068 A CN 200710101068A CN 101068106 B CN101068106 B CN 101068106B
Authority
CN
China
Prior art keywords
fet
grid
voltage
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101010689A
Other languages
English (en)
Other versions
CN101068106A (zh
Inventor
郑武京
金在辉
孔培瑄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101068106A publication Critical patent/CN101068106A/zh
Application granted granted Critical
Publication of CN101068106B publication Critical patent/CN101068106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种稳压共源共栅放大电路，包括：第一PMOS FET和第二PMOS FET，其串联连接在接收第一供电电压的第一端和输出端之间；第一NMOS FET和第二NMOS FET，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一PMOS FET的漏极的电压，将用于稳定在第一PMOSFET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，并基于第一NMOS FET的源极的电压，将用于稳定在第一NMOS FET的源极中电压变化的第二控制信号输出到第一NMOS FET的栅极。

Description

共源共栅放大电路、放大器、和共源共栅放大电路的方法
在35U.S.C.§119下，本申请要求共同拥有的于2006年5月4日在韩国知识产权局提交的韩国专利申请第10-2006-0040289号的优选权，在此，通过如对其整体阐述的引用，从而合并其公开内容。
技术领域
本发明涉及共源共栅放大电路(cascode ci rcuit)，并且，更具体地，涉及小于1V(即，低于1V)而操作的共源共栅放大电路、以及包括其的放大器。
背景技术
共源共栅放大电路通常用于要求高输出阻抗(或电阻)的电路应用。
图1图解了传统的共源共栅放大电路10，其包括电流源I1，第一N沟道金属氧化物半导体场效应晶体管(NMOS FET)12、以及第二NMOS FET 14。共源共栅放大电路10放大输入电压Vin，以生成输出电压Vo。为了允许恒定电流流入第二NMOS FET 14，将偏压Vb施加到第二NMOS FET 14的栅极。
因为以层叠结构的方式串联连接第一NMOS FET 12和第二NMOS FET 14，所以，在第二NMOS FET 14的漏极(即，输出端Vo)，共源共栅放大电路10的输出阻抗总是为高。
但是，因为由于半导体工艺的尺度缩小，而使沟道长度调制效果减小，所以，不能仅通过共源共栅放大电路10而得到满意的高输出阻抗。
图2图解了传统的稳压(regu lated)共源共栅放大电路20，其包括连接到节点N1的第三NMOS FET 16的栅极、以及连接到节点N2的第二NMOS FET14的栅极。稳压共源共栅放大电路20的输出阻抗比共源共栅放大电路10的输出阻抗高数十倍。但是，因为共源共栅在与共源共栅放大电路10相比时、稳压共源共栅放大电路20具有以阈值电压摆动的输出电压的损耗，所以，该电路不适用在小于1V的低电压上。
另外，由于在分别接收电源电压Vdd和地电压Vss的电源线中的噪声，而恶化了稳压共源共栅放大电路20的电源抑制(rejection)比(PSRR)。稳压共源共栅放大电路20包括第三NMOS FET 16，其在弱反转区(inversionregion)中操作以补偿在输出电压摆动中的阈值电压的损耗。在这种情况中，最小化了输出电压摆动中的损耗，但是，因为操作的不稳定性、增大的面积、以及PSRR的恶化，难以在其它电路中使用该稳压共源共栅放大电路20。
发明内容
本发明提供了提供改进电源抑制比(PSRR)而不减小输出阻抗的共源共栅放大电路。
根据本发明的一个方面，提供了一种稳压共源共栅放大电路，其包括：第一P沟道金属氧化物半导体场效应晶体管(PMOS FET)和第二PMOS FET，其串联连接在输出端和被配置为接收第一供电电压的第一端之间；第一N沟道金属氧化物半导体场效应晶体管(NMOS FET)和第二NMOS FET，其串联连接在输出端和被配置为接收第二供电电压的第二端之间；以及稳压电路。所述稳压电路被配置为：基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOS FET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOS FET的栅极，其中将第二控制信号配置为稳定在第一NMOS FET的源极的电压。
可将偏压输入到第一PMOS FET的栅极和第二NMOS FET的栅极中的至少一个栅极。
可将输入电压输入到第二NMOS FET的栅极。
该稳压电路可包括：第一电流源，其连接在第一端和第一节点之间；第二电流源，其连接在第二端和第二节点之间；第三PMOS FET，其连接在第一节点和第二PMOS FET的栅极之间；第四PMOS FET，其连接在第一节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第一NMOS FET的源极的栅极；第三NMOS FET，其连接在第二节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一PMOS FET的漏极的栅极；以及第四NMOSFET，其连接在第二节点和第一NMOS FET的栅极之间。
第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
可将偏压输入到第三PMOS FET的栅极和第四NMOS FET的栅极。
根据本发明的另一个方面，提供了一种稳压共源共栅放大电路，其包括：第一PMOS FET，其连接在第一节点和接收第一供电电压的第一端之间，所述第一PMOS FET具有接收第一偏压的栅极；第二PMOS FET，其连接在第一节点和输出节点之间；第一NMOS FET，其连接在输出节点和第二节点之间；第二NMOS FET，其连接在第二节点和接收第二供电电压的第二端之间，所述第二NMOS FET具有接收输入信号的栅极；第一电流源，其连接在第一端和第三节点之间；第二电流源，其连接在第二端和第四节点之间；第三PMOS FET，其连接在第三节点和第二PMOS FET的栅极之间，所述第三PMOS FET具有接收第二偏压的栅极；第四PMOS FET，其连接在第三节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第二节点的栅极；第三NMOS FET，其连接在第四节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一节点的栅极；以及第四NMOS FET，其连接在第四节点和第一NMOS FET之间，所述第四PMOS FET具有接收第二偏压的栅极。
第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
根据本发明的另一个方面，提供一种放大器，其包括：第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET，其串联连接在接收第一供电电压的第一端和接收第二供电电压的第二端之间；第一稳压电路；第三PMOSFET、第四PMOS FET、第三NMOS FET和第四NMOS FET，其串联连接在第一端和第二端之间；第二稳压电路；以及差分放大器。将第一稳压电路配置为：基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOS FET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOS FET的栅极，将第二控制信号配置为稳定在第一NMOS FET的源极的电压。将第二稳压电路配置为：基于第三PMOS FET的漏极的电压，将第三控制信号输出到第四PMOS FET的栅极，其中将第三控制信号配置为稳定在第三PMOS FET的漏极的电压，并基于第三NMOS FET的源极的电压，将第四控制信号输出到第三NMOS FET的栅极，其中将第四控制信号配置为稳定在第三NMOS FET的源极的电压。将差分放大器配置为：向第一PMOS FET的漏极输出与差分输入信号之间的差相对应的差分输出信号组之中的第一差分信号，并且向第三PMOSFET的漏极输出所述差分输出信号组之中的第二差分信号。
可将偏压输入到第一PMOS FET、第三PMOS FET、第二NMOS FET和第四NMOS FET中的每个的栅极。
第一稳压电路可包括：第一电流源，其连接在第一端和第一节点之间；第二电流源，其连接在第二端和第二节点之间；第五PMOS FET，其连接在第一节点和第二PMOS FET的栅极之间；第六PMOS FET，其连接在第一节点和第一NMOS FET的栅极之间，所述第六PMOS FET具有连接到第一NMOS FET的源极的栅极；第五NMOS FET，其连接在第二节点和第二PMOS FET的栅极之间，所述第五NMOS FET具有连接到第一PMOS FET的漏极的栅极；以及第六NMOS FET，其连接在第二节点和第一NMOS FET的栅极之间。
可将偏压输入到第五PMOS FET的栅极和第六NMOS FET的栅极。
第二稳压电路可包括：第三电流源，其连接在第一端和第三节点之间；第四电流源，其连接在第二端和第四节点之间；第七PMOS FET，其连接在第三节点和第四PMOS FET的栅极之间；第八PMOS FET，其连接在第三节点和第三NMOS FET的栅极之间，所述第八PMOS FET具有连接到第三NMOS FET的源极的栅极；第七NMOS FET，其连接在第四节点和第四PMOS FET的栅极之间，所述第七NMOS FET具有连接到第三PMOS FET的漏极的栅极；以及第八NMOS FET，其连接在第四节点和第三NMOS FET的栅极之间。
根据本发明的另一个方面，提供了一种稳压共源共栅放大电路的方法。该方法包括：提供串联连接在第一端和输出端之间的第一PMOS FET和第二PMOS FET，所述第一端被配置为接收第一供电电压；提供串联连接在输出端和被配置为接收第二供电电压的第二端之间的第一NMOS FET和第二NMOSFET；以及基于在第一PMOS FET的漏极的电压，通过将第一控制信号输出到第二PMOS FET的栅极，来稳定在第一PMOS FET的漏极的电压；以及基于在第一NMOS FET的源极的电压，通过将第二控制信号输出到第一NMOS FET的栅极，来稳定在第一NMOS FET的源极的电压。
该方法还可包括：将偏压输入到第一PMOS FET的栅极和第二NMOS FET的栅极中的至少一个。
该方法还可包括：将输入电压输入到第二NMOS FET的栅极。
该方法还可包括：提供连接在第一端和第一节点之间的第一电流源；提供连接在第二端和第二节点之间的第二电流源；提供连接在第一节点和第二PMOS FET的栅极之间第三PMOS FET；提供连接在第一节点和第一NMOS FET的栅极之间、并具有连接到第一NMOS FET的源极的栅极的第四PMOS FET；提供连接在第二节点和第二PMOS FET的栅极之间、并具有连接到第一PMOSFET的漏极的栅极的第三NMOS FET；以及提供连接在第二节点和第一NMOS FET的栅极之间的第四NMOS FET。
该方法还可包括：将第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压限定为等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
该方法还可包括：将偏压输入到第三PMOS FET的栅极和第四NMOS FET的栅极。
根据本发明的另一个方面，提供了一种放大输入信号的方法。该方法包括：提供串联连接在接收第一供电电压的第一端和接收第二供电电压的第二端之间的第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET；基于第一PMOS FET的漏极的电压，通过将第一控制信号输出到第二PMOS FET的栅极，来稳定在第一PMOS FET的漏极的电压，并基于第一NMOS FET的源极的电压，通过将第二控制信号输出到第一NMOS FET的栅极，来稳定在第一NMOS FET的源极的电压；提供串联连接在第一端和第二端之间的第三PMOSFET、第四PMOS FET、第三NMOS FET和第四NMOS FET；基于第三PMOS FET的漏极的电压，通过将第三控制信号输出到第四PMOS FET的栅极，来稳定在第三PMOS FET的漏极的电压；基于第三NMOS FET的源极的电压，通过将第四控制信号输出到第三NMOS FET的栅极，来稳定在第三NMOS FET的源极的电压；以及从差分放大器向第一PMOS FET的漏极输出与差分输入信号之间的差相对应的差分输出信号组之中的第一差分信号，并且向第三PMOS FET的漏极输出所述差分输出信号组之中的第二差分信号。
附图说明
参考附图，本发明的各方面将变得更清楚，以示例而不是限制的方式提供附图，在附图中：
图1图解了传统的共源共栅放大电路；
图2图解了传统的稳压共源共栅放大电路；
图3图解了根据本发明的各方面的稳压共源共栅放大电路的实施例；以及
图4是根据本发明的各方面的包括稳压共源共栅放大电路的放大器的实施例的电路图。
具体实施方式
以下描述用于图解本发明的优选实施例的附图。但是，本发明可以多种不同的形式实现，并且不应当视为如在此阐述的实施例所限定的被构造。在附图中，相同的附图标记表示相同的元素。
在此使用的技术仅是为了描述具体的实施例的目的，并不是为了对发明的限定。如在此使用的单数形式的“一个”、“一”和“该”也意在包括多数形式，除非上下文清楚地相反指示。还将理解，当在本说明书和/或权利要求书中使用术语“包含”和/或“包括”时，指定所陈述的特征、整体、步骤、操作、元件，和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件、和/或其群组的存在或添加。
将理解，虽然可在此使用术语“第一”、“第二”等来以描述各种元件，但是不应该通过这些术语限定这些元件。这些术语使于区分一个元件与另一个元件，但不用于指示要求的元件顺序。例如，可将第一元件称为第二元件，并且类似地，可将第二元件称为第一元件，而不会背离本发明的范围。如在此使用的，术语“和/或”包括与列出的项目相关的一个或多个任意和全部组合。
图3图解了根据本发明的实施例的稳压共源共栅放大电路30。稳压共源共栅放大电路30包括多个金属氧化物半导体场效应晶体管(MOS FET)和稳压电路40。所述多个MOS FET包括第一P沟道MOS FET(PMOS FET)32、第二PMOS FET 34、第一N沟道MOS FET(NMOS FET)36、以及第二NMOS FET 38。
在输出端Vo和接收第一供电电压Vdd的第一端31之间串联连接第一PMOS FET 32和第二PMOS FET 34。在输出端Vo和接收第二供电电压(supplyvo ltage)Vs s的第二端39之间串联连接第一NMOS FET 36和第二NMOS FET 38。第一供电电压Vdd高于第二供电电压Vss。例如，第一供电电压Vdd可为电源电压，而第二供电电压Vss可为地电压。可以层叠结构的方式实现第一PMOSFET 32和第二PMOS FET 34，其中，将它们串联连接。同样，可以类似的层叠结构来实现第一NMOS FET 36和第二NMOS FET 38。
将第一偏压Vb1输入到第一PMOS FET 32的栅极，并且因此，恒定电流流入第一PMOS FET 32。稳压共源共栅放大电路30放大输入到第二NMOS FET38的栅极的输入信号Vin，以生成输出信号Vout。因此，稳压共源共栅放大电路30能够被用作放大器。
稳压电路40将用于稳定在第一PMOS FET 32的漏极X1的电压的第一控制信号CTRL1输出到第二PMOS FET 34的栅极，其中，CTRL1基于第一PMOS FET32的漏极X1的电压。稳压电路(40)还将用于稳定在第一NMOS FET 36的源极X2的电压的第二控制信号CTRL2输出到第一NMOS FET 36的栅极，其中，CTRL2基于第一NMOS FET 36的源极X2的电压。
稳压电路40包括第一电流源41、第二电流源50、以及多个MOS FET 42、44、46和48。第一电流源41连接在第一节点NA和第一端31之间，并生成恒定电流I。第二电流源50连接在第二节点NB和第二端39之间，并生成恒定电流I’。由第一电流源41生成的恒定电流I可以与由第二电流源50生成的恒定电流I’相同或不同。
为了将稳压电路40与电源线绝缘，例如，在第一和第二端31和39，稳压电路40包括一对第三和第四PMOS FET 42和44、一对第三和第四NMOS FET46和48、第一电流源41、以及第二电流源50，并形成在第一和第二节点NA和NB中的每个的虚拟接地(ground)。因此，在此实施例中的稳压电路40根据在电源线中的噪声(例如在第一和第二端31和39)，来增大电源抑制比(PSRR)。
这里，第一NMOS FET 36的源极X2的电压低到足以激活用于稳压的第四PMOS FET 44，并且，因此，第四PMOS FET 44可在反转区中操作，而不会引起输出电压摆动的损耗。第三PMOS FET 42连接在第一节点NA和第二PMOS FET34的栅极之间。将第二偏压Vb2输入到第三PMOS FET 42的栅极。
第四PMOS FET 44连接在第一节点NA和第一NMOS FET 36的栅极之间，并具有连接到第一NMOS FET 36的源极X2的栅极。第三NMOS FET 46连接在第二节点NB和第二PMOS FET 34的栅极之间，并且，第三NMOS FET 46具有连接到第一PMOS FET 32的漏极X1的栅极。
第四NMOS FET 48连接在第二节点NB和第一NMOS FET 36的栅极之间。将第二偏压Vb2输入到第四NMOS FET 48的栅极。基于在第一PMOS FET 32的漏极X1上的电压改变，而控制第三NMOS FET 46的操作，并且，基于在第一NMOS FET 36的源极X2的电压改变，而控制第四PMOS FET 44的操作。
因此，响应于通过第三NMOS FET 46来控制的第一控制信号CTRL1，而控制第二PMOS FET 34的操作，并且响应于通过第四PMOS FET 44来控制的第二控制信号CTRL2，而控制第一NMOS FET 36的操作。
参考图3，当由于由电源线(例如，第二端39)引起的噪声等而造成第一NMOS FET 36的源极X2的电压增大了ΔV时，第四PMOS FET 44的栅极电压也增大了ΔV。因此，流入第四PMOS FET 44的漏极的电流减小，并且，第一NMOS FET 36的栅极电压(即，CTRL2)也减小。结果，流入第一NMOS FET36的源极X2的电流减小，并且第一NMOS FET 36的源极X2的电压也减小。
当NMOS FET 36的源极X2的电压减小了ΔV时，流入第四PMOS FET 44的电流增大。换句话说，由于在第四PMOS FET 44和第一NMOS FET 36之间形成的负反馈回路，第一NMOS FET 36的栅极电压(即，CTRL2)增大。
因此，由于基于从稳压电路40输出的第二控制信号CTRL2而控制流入第一NMOS FET 36中的电流，所以，第一NMOS FET 36的源极X2的电压基本保持恒定。
另外，当第一PMOS FET 32的漏极X1的电压增大时，第三NMOS FET 46的栅极电压增大，并且，流入第三NMOS FET 46的电流也增大。因此，第二PMOS FET 34的栅极电压增大。结果，流入第二PMOS FET 34的电流减小，并且，第一PMOS FET 32的漏极X1的电压减小。
换句话说，当第一PMOS FET 32的漏极X1的电压增大时，稳压电路40向第二PMOS FET 34的栅极输出用于减小第一PMOS FET 32的漏极X1的电压的第一控制信号CTRL1。当第一PMOS FET 32的漏极X1的电压减小时，稳压电路40向第二PMOS FET 34的栅极输出用于增大第一PMOS FET 32的漏极X1的电压的第一控制信号CTRL1。这里，通过第二PMOS FET 34和第三NMOSFET 46形成负反馈环路。
因此，稳压电路40分别向第二PMOS FET 34的栅极和第一NMOS FET 36的栅极输出第一控制信号CTRL1和第二控制信号CTRL2，以便将第一PMOS FET32的漏极X1的电压、以及第一NMOS FET 36的源极X2的电压保持或稳定为基本恒定。
当包括在稳压电路40中的MOS FET 42、44、46和48中的每个的阈值电压不足够高时，稳压电路40或稳压共源共栅放大电路30的操作点可移入线性区、或者，MOS FET 34和36的操作点可移入截止区。在这种情况中，稳压电路40或稳压共源共栅放大电路30的特性可能恶化。因此，优选地，MOSFET 42、44、46和48中的每个的阈值电压等于或大于MOS FET 32、34、36和38中的每个的阈值电压。当将预定的体偏压(body b i a s)提供到MOS FET42、44、46和48中的每个的管体时，MOS FET 42、44、46和48的每个可具有足够高的阈值电压。因此，在输出端Vo的输出阻抗比在图1中图解的传统的共源共栅放大电路10的输出阻抗高数十倍。
图4是包括根据本发明另一个说明性的实施例的稳压共源共栅放大电路的放大器100的电路图。放大器100包括第一共源共栅放大电路30A、第二共源共栅放大电路30B、以及差分放大器60。第一共源共栅放大电路30A和第二共源共栅放大电路30B基本上具有与在图3中图解的稳压共源共栅放大电路30相同的结构。
第一共源共栅放大电路30A包括第一PMOS FET 32a、第二PMOS FET 34a、第一NMOS FET 36a、第二NMOS FET 38a、以及第一稳压电路40a。第一PMOSFET 32a、第二PMOS FET 34a、第一NMOS FET 36a、以及第二NMOS FET 38a串联连接在接收第一供电电压Vdd的第一端31a和接收第二供电电压Vs s的第二端39a之间。可以层叠结构的方式实现第一PMOS FET 32a和第二PMOS FET34a，并且，可以层叠结构的方式实现第一NMOS FET 36a和第二NMOS FET 38a。
第一稳压电路40a基于第一PMOS FET 32a的漏极X1a的电压，将用于稳定在第一PMOS FET 32a的漏极X1的电压的第一控制信号CTRL1a输出到第二PMOS FET 34a的栅极。第一稳压电路40a还基于第一NMOS FET 36a的源极X2a的电压，将用于稳定在第一NMOS FET 36a的源极X2a的电压的第二控制信号CTRL2a输出到第一NMOS FET 36a的栅极。
将第一偏压Vb1a输入到第一PMOS FET 32a的栅极和第二NMOS FET 38a的栅极。因此，恒定电流流入第一PMOS FET 32a和第二NMOS FET 38a。可将第一偏压Vb1a或不同的偏压施加到第一PMOS FET 32a的栅极和第二NMOSFET 38a的栅极。
稳压电路40a包括多个MOS FET 42a、44a、46a和48a、第一电流源41a、以及第二电流源50a。第一电流源41a连接在第一端31a和第一节点NA之间，而第二电流源50a连接在第二端39a和第二节点NB之间。
第五PMOS FET 42a连接在第一节点NA和第二PMOS FET 34a的栅极之间。第六PMOS FET 44a连接在第一节点NA和第一NMOS FET 36a的栅极之间，并且具有连接到第一NMOS FET 36a的源极X2的栅极。第五NMOS FET 46a连接在第二节点NB和第二PMOS FET 34a的栅极之间，并且具有连接到第一PMOSFET 32a的漏极X1的栅极。第六NMOS FET 48a连接在第二节点NB和第一NMOSFET 36a的栅极之间。
将第二偏压Vb2a施加到第五PMOS FET 42a的栅极和第六NMOS FET 48a的栅极。这里，施加到第五PMOS FET 42a的栅极的偏压可与施加到第六NMOSFET 48a的栅极的偏压相同或不同。如上面通过参考图3而描述的，MOS FET42a、44a、46a和48a中的每个的阈值电压可等于或大于MOS FET 32a、34a、36a和38a中的每个的阈值电压。
第二共源共栅放大电路30B包括第三PMOS FET 32b、第四PMOS FET 34b、第三NMOS FET 36b、第四NMOS FET 38b、以及第二稳压电路40b。第三PMOSFET 32b、第四PMOS FET 34b、第三NMOS FET 36b、以及第四NMOS FET 38b串联连接第一端31b和第二端39b之间。可以层叠结构的方式实现第三PMOSFET 32b和第四PMOS FET 34b，并且，可以层叠结构的方式实现第三NMOS FET36b和第四NMOS FET 38b。
第二稳压电路40b基于第三PMOS FET 32b的漏极X3的电压，将用于稳定在第三PMOS FET 32b的漏极X3的电压的第三控制信号CTRL3输出到第四PMOS FET 34b的栅极。基于第三NMOS FET 36b的源极X4的电压，第二稳压电路40b还将用于稳定在第三NMOS FET 36b的源极X4的电压的第四控制信号CTRL4输出到第三NMOS FET 36b的栅极。
稳压电路40b包括多个MOS FET 42b、44b、46b和48b，第三电流源41b、以及第四电流源50b。第三电流源41b连接在第一端31b和第三节点NC之间，而第四电流源50b连接在第二端39b和第四节点ND之间。
第七PMOS FET 42b连接在第三节点NC和第四PMOS FET 34b的栅极之间。第八PMOS FET 44b连接在第三节点NC和第三NMOS FET 36b的栅极之间，并且具有连接到第三NMOS FET 36b的源极X4的栅极。第七NMOS FET 46b连接在第四节点ND和第四PMOS FET 34b的栅极之间，并且具有连接到第三PMOSFET 32b的漏极X3的栅极。第八NMOS FET 48b连接在第四节点ND和第三NMOSFET 36b的栅极之间。
将第一偏压Vb1b输入到第三PMOS FET 32b的栅极和第四NMOS FET 38b的栅极。可替换地，施加到第三PMOS FET 32b的栅极的偏压可与施加到第四NMOS FET 38b的栅极的偏压不同。将第二偏压Vb2b施加到第七PMOS FET 42b的栅极和第八NMOS FET 48b的栅极。可替换地，施加到第七PMOS FET 42b的栅极的偏压可与施加到第八NMOS FET 48b的栅极的偏压不同。参考图3如上所述，MOS FET 42b、44b、46b和48中的每个的阈值电压可等于或大于MOSFET 32b、34b、36b和38b中的每个的阈值电压。
差分放大器60包括NMOS FET 52和54、以及电流源56。NMOS FET 52连接在第一PMOS FET 32a的漏极X1a和节点NE之间，而NMOS FET 54连接在第三PMOS FET 32b的漏极X3和节点NE之间。电流源56连接在节点NE和第二端39b之间。差分放大器向第一PMOS FET 32a的漏极X1a输出与差分输入信号Vin和Vip相对应的差分输出信号中的第一差分信号，并且向第三PMOSFET 32b的漏极X3输出所述差分输出信号中的第二差分信号。
与上面通过参考图3而描述的操作类似地，当第一PMOS FET 32a的漏极X1a的电压增大时，第一稳压电流40a将用于减小第一PMOS FET 32a的漏极X1a的电压的第一控制信号CTRL1a输出到第二PMOS FET 34a的栅极。当第一PMOS FET 32a的漏极X1a的电压减小时，第一稳压电流40a将用于增大第一PMOS FET 32a的漏极X1a的电压的第一控制信号CTRL1a输出到第二PMOSFET 34a的栅极。换句话说，第一稳压电路40a基于第一PMOS FET 32a的漏极X1a的电压变化，将用于稳定在第一PMOS FET 32a的漏极X1a的电压的第一控制信号CTRL1a输出到第二PMOS FET 34a的栅极。
当第一NMOS FET 36a的源极X2a的电压增大时，第一稳压电路40a将用于减小在第一NMOS FET 36a的源极X2a的电压的第二控制信号CTRL2a输出到第一NMOS FET 36a的栅极。当第一NMOS FET 36a的源极X2a的电压减小时，第一稳压电路40a将用于增大在第一NMOS FET 36a的源极X2a的电压的第二控制信号CTRL2a输出到第一NMOS FET 36a的栅极。换句话说，第一稳压电路40a基于第一NMOS FET 36a的源极X2a的电压变化，还将用于稳定在第一NMOS FET 36a的源极X2a的电压的第二控制信号CTRL2a输出到第一NMOSFET 36a的栅极。
可在相同时间或不同时间输出第一控制信号CTRL1a和第二控制信号CTRL2a。
第二稳压电路40b输出第三控制信号CTRL3和/或第四控制信号CTRL4，以稳定在第三PMOS FET 32b的漏极X3和/或第三NMOS FET 36b的源极X4的电压变化。通过第四PMOS FET 34b响应于第三控制信号CTRL 3的操作，而将第三PMOS FET 32b的漏极X3的电压稳定或保持为基本不变。通过第三NMOSFET 36b响应于第四控制信号CTRL4的操作，而将第三NMOS FET 36b的源极X4的电压稳定或保持为基本不变。在图3和图4中，可用NMOS FET代替PMOSFET，并且可用NMOS FET代替NMOS FET。
如上所述，即使在小于1V的低电压下，根据本发明的稳压共源共栅放大电路也具有高电阻，而不会增大面积。另外，因为稳压共源共栅放大电路与电源线绝缘，所以，PSRR显著地增大。另外，稳压共源共栅放大电路可在强反转区操作，而没有在输出电压摆动的任何损耗。
虽然已参考示例性的实施例而具体地示出并描述了本发明，但本领域的技术人员将理解，可作出在形式和细节的各种改变，而不会背离如通过以下的权利要求定义的本发明的精神和范围。以下权利要求意在要求包括落入每个权利要求的范围中的全部修改和变化的等价物。

Claims (20)

1.一种稳压共源共栅放大电路包括：
第一PMOS FET和第二PMOS FET，串联连接在输出端和被配置为接收第一供电电压的第一端之间；
第一NMOS FET和第二NMOS FET，串联连接在输出端和被配置为接收第二供电电压的第二端之间；以及
稳压电路，其被配置为：
基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOSFET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及
基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOSFET的栅极，其中将第二控制信号配置为稳定在第一NMOS FET的源极的电压。
2.如权利要求1所述的稳压共源共栅放大电路，其中将偏压输入到第一PMOS FET的栅极和第二NMOS FET的栅极中的至少一个栅极。
3.如权利要求1所述的稳压共源共栅放大电路，其中将输入电压输入到第二NMOS FET的栅极。
4.如权利要求1所述的稳压共源共栅放大电路，其中稳压电路包括：
第一电流源，其连接在第一端和第一节点之间；
第二电流源，其连接在第二端和第二节点之间；
第三PMOS FET，其连接在第一节点和第二PMOS FET的栅极之间；
第四PMOS FET，其连接在第一节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第一NMOS FET的源极的栅极；
第三NMOS FET，其连接在第二节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一PMOS FET的漏极的栅极；以及
第四NMOS FET，其连接在第二节点和第一NMOS FET的栅极之间。
5.如权利要求4所述的稳压共源共栅放大电路，其中第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
6.如权利要求5所述的稳压共源共栅放大电路，其中将偏压输入到第三PMOS FET的栅极和第四NMOS FET的栅极。
7.一种稳压共源共栅放大电路，包括：
第一PMOS FET，其连接在第一节点和接收第一供电电压的第一端之间，所述第一PMOS FET具有接收第一偏压的栅极；
第二PMOS FET，其连接在第一节点和输出节点之间；
第一NMOS FET，其连接在输出节点和第二节点之间；
第二NMOS FET，其连接在第二节点和接收第二供电电压的第二端之间，所述第二NMOS FET具有接收输入信号的栅极；
第一电流源，其连接在第一端和第三节点之间；
第二电流源，其连接在第二端和第四节点之间；
第三PMOS FET，其连接在第三节点和第二PMOS FET的栅极之间，所述第三PMOS FET具有接收第二偏压的栅极；
第四PMOS FET，其连接在第三节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有连接到第二节点的栅极；
第三NMOS FET，其连接在第四节点和第二PMOS FET的栅极之间，所述第三NMOS FET具有连接到第一节点的栅极；以及
第四NMOS FET，其连接在第四节点和第一NMOS FET的栅极之间，所述第四PMOS FET具有接收第二偏压的栅极。
8.如权利要求7所述的稳压共源共栅放大电路，其中第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
9.一种放大器，包括：
第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET，串联连接在接收第一供电电压的第一端和接收第二供电电压的第二端之间；
第一稳压电路，其被配置为基于第一PMOS FET的漏极的电压，将第一控制信号输出到第二PMOS FET的栅极，其中将第一控制信号配置为稳定在第一PMOS FET的漏极的电压；以及基于第一NMOS FET的源极的电压，将第二控制信号输出到第一NMOS FET的栅极，其中将第二控制信号配置为稳定在第一NMOS FET的源极的电压；
第三PMOS FET、第四PMOS FET、第三NMOS FET和第四NMOS FET，其串联连接在第一端和第二端之间；
第二稳压电路，其被配置为基于第三PMOS FET的漏极的电压，将第三控制信号输出到第四PMOS FET的栅极，其中将第三控制信号配置为稳定在第三PMOS FET的漏极的电压，并基于第三NMOS FET的源极的电压，将第四控制信号输出到第三NMOS FET的栅极，其中将第四控制信号配置为稳定在第三NMOS FET的源极的电压；以及
差分放大器，其被配置为向第一PMOS FET的漏极输出与差分输入信号之间的差相对应的差分输出信号组之中的第一差分信号，并且向第三PMOS FET的漏极输出所述差分输出信号组之中的第二差分信号。
10.如权利要求9所述的放大器，其中将偏压输入到第一PMOS FET、第三PMOS FET、第二NMOS FET和第四NMOS FET中的每个的栅极。
11.如权利要求9所述的放大器，其中第一稳压电路包括：
第一电流源，其连接在第一端和第一节点之间；
第二电流源，其连接在第二端和第二节点之间；
第五PMOS FET，其连接在第一节点和第二PMOS FET的栅极之间；
第六PMOS FET，其连接在第一节点和第一NMOS FET的栅极之间，所述第六PMOS FET具有连接到第一NMOS FET的源极的栅极；
第五NMOS FET，其连接在第二节点和第二PMOS FET的栅极之间，所述第五NMOS FET具有连接到第一PMOS FET的漏极的栅极；以及
第六NMOS FET，其连接在第二节点和第一NMOS FET的栅极之间。
12.如权利要求11所述的放大器，其中将偏压输入到第五PMOS FET的栅极和第六NMOS FET的栅极。
13.如权利要求11所述的放大器，其中第二稳压电路包括：
第三电流源，其连接在第一端和第三节点之间；
第四电流源，其连接在第二端和第四节点之间；
第七PMOS FET，其连接在第三节点和第四PMOS FET的栅极之间；
第八PMOS FET，其连接在第三节点和第三NMOS FET的栅极之间，所述第八PMOS FET具有连接到第三NMOS FET的源极的栅极；
第七NMOS FET，其连接在第四节点和第四PMOS FET的栅极之间，所述第七NMOS FET具有连接到第三PMOS FET的漏极的栅极；以及
第八NMOS FET，其连接在第四节点和第三NMOS FET的栅极之间。
14.一种稳压共源共栅放大电路的方法，该方法包括：
提供串联连接在第一端和输出端之间的第一PMOS FET和第二PMOS FET，所述第一端配置为接收第一供电电压；
提供串联连接在输出端和被配置为接收第二供电电压的第二端之间的第一NMOS FET和第二NMOS FET；以及
通过将基于在第一PMOS FET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，来稳定在第一PMOSFET的漏极的电压；以及
通过将基于在第一NMOS FET的源极的电压的第二控制信号输出到第一NMOS FET的栅极，来稳定在第一NMOS FET的源极的电压。
15.如权利要求14所述的方法，还包括：将偏压输入到第一PMOS FET的栅极和第二NMOS FET的栅极中的至少一个栅极。
16.如权利要求14所述的方法，还包括：将输入电压输入到第二NMOSFET的栅极。
17.如权利要求14所述的方法，还包括：
提供连接在第一端和第一节点之间的第一电流源；
提供连接在第二端和第二节点之间的第二电流源；
提供连接在第一节点和第二PMOS FET的栅极之间第三PMOS FET；
提供连接在第一节点和第一NMOS FET的栅极之间、并具有连接到第一NMOS FET的源极的栅极的第四PMOS FET；
提供连接在第二节点和第二PMOS FET的栅极之间、并具有连接到第一PMOS FET的漏极的栅极的第三NMOS FET；以及
提供连接在第二节点和第一NMOS FET的栅极之间的第四NMOS FET。
18.如权利要求17所述的方法，还包括：将第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每个的阈值电压限定为等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每个的阈值电压。
19.如权利要求18所述的方法，还包括：将偏压输入到第三PMOS FET的栅极和第四NMOS FET的栅极。
20.一种放大输入信号的方法，该方法包括：
提供串联连接在接收第一供电电压的第一端和接收第二供电电压的第二端之间的第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET；
基于第一PMOS FET的漏极的电压，通过将第一控制信号输出到第二PMOSFET的栅极，来稳定在第一PMOS FET的漏极的电压，并基于第一NMOS FET的源极的电压，通过将第二控制信号输出到第一NMOS FET的栅极，来稳定在第一NMOS FET的源极的电压；
提供串联连接在第一端和第二端之间的第三PMOS FET、第四PMOS FET、第三NMOS FET和第四NMOS FET；
基于第三PMOS FET的漏极的电压，通过将第三控制信号输出到第四PMOSFET的栅极，来稳定在第三PMOS FET的漏极的电压，基于第三NMOS FET的源极的电压，通过将第四控制信号输出到第三NMOS FET的栅极，来稳定在第三NMOS FET的源极的电压；以及
从差分放大器向第一PMOS FET的漏极输出与差分输入信号之间的差相对应的差分输出信号组之中的第一差分信号，并且向第三PMOS FET的漏极输出所述差分输出信号组之中的第二差分信号。
CN2007101010689A 2006-05-04 2007-04-26 共源共栅放大电路、放大器、和共源共栅放大电路的方法 Active CN101068106B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060040289A KR101159045B1 (ko) 2006-05-04 2006-05-04 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기
KR40289/06 2006-05-04

Publications (2)

Publication Number Publication Date
CN101068106A CN101068106A (zh) 2007-11-07
CN101068106B true CN101068106B (zh) 2011-11-30

Family

ID=38880561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101010689A Active CN101068106B (zh) 2006-05-04 2007-04-26 共源共栅放大电路、放大器、和共源共栅放大电路的方法

Country Status (3)

Country Link
US (1) US7446607B2 (zh)
KR (1) KR101159045B1 (zh)
CN (1) CN101068106B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742853B2 (en) * 2011-10-25 2014-06-03 Marvell World Trade Ltd. Low-stress cascode structure
US8908341B2 (en) * 2012-04-04 2014-12-09 Globalfoundries Singapore Pte. Ltd. Power clamp for high voltage integrated circuits
JP6230903B2 (ja) * 2013-12-25 2017-11-15 パナソニック株式会社 低雑音増幅器
CN104092441B (zh) * 2014-08-05 2020-05-12 西安电子科技大学 一种基于4H-SiC衬底的单片集成紫外光接收机前端放大电路
US9767861B2 (en) 2015-07-28 2017-09-19 Synopsys, Inc. Regulated voltage supply with low power consumption and small chip area
CN105262443B (zh) * 2015-11-12 2017-11-14 电子科技大学 一种高线性低噪声跨导放大器
US10360958B2 (en) 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
KR102411633B1 (ko) * 2020-02-13 2022-06-20 숙명여자대학교산학협력단 차동 증폭 회로 및 전류 제한 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0765029B1 (en) * 1995-09-20 2002-12-18 Mitsubishi Denki Kabushiki Kaisha Amplifier circuit for CMOS operational amplifier
US6778014B2 (en) * 2002-02-25 2004-08-17 Texas Instruments Deutschland Gmbh CMOS differential amplifier
CN1552122A (zh) * 2001-09-06 2004-12-01 因芬尼昂技术股份公司 放大器电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611725B2 (ja) * 1993-09-13 1997-05-21 日本電気株式会社 カスコード回路
JP2001085957A (ja) 1999-09-16 2001-03-30 Sanyo Electric Co Ltd 完全差動型オペアンプ
US6804305B1 (en) 2000-08-09 2004-10-12 International Business Machines Corporation Wide common mode range differential receiver
JP3800520B2 (ja) 2002-02-22 2006-07-26 株式会社ルネサステクノロジ 半導体集積回路装置と半導体装置
US7209005B2 (en) * 2004-03-30 2007-04-24 Texas Instruments Incorporated Class-AB amplifier for dual voltage supplies
US7119616B2 (en) * 2004-07-23 2006-10-10 Broadcom Corporation Method and apparatus for a fully differential amplifier output stage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0765029B1 (en) * 1995-09-20 2002-12-18 Mitsubishi Denki Kabushiki Kaisha Amplifier circuit for CMOS operational amplifier
CN1552122A (zh) * 2001-09-06 2004-12-01 因芬尼昂技术股份公司 放大器电路
US6778014B2 (en) * 2002-02-25 2004-08-17 Texas Instruments Deutschland Gmbh CMOS differential amplifier

Also Published As

Publication number Publication date
CN101068106A (zh) 2007-11-07
US20080007338A1 (en) 2008-01-10
KR20070107831A (ko) 2007-11-08
US7446607B2 (en) 2008-11-04
KR101159045B1 (ko) 2012-06-25

Similar Documents

Publication Publication Date Title
CN101068106B (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
US8212545B2 (en) Reference voltage circuit and electronic device
US20070221996A1 (en) Cascode circuit and semiconductor device
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
US7609106B2 (en) Constant current circuit
KR101248338B1 (ko) 전압 조정기
US7859243B2 (en) Enhanced cascode performance by reduced impact ionization
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US20090184752A1 (en) Bias circuit
US10574200B2 (en) Transconductance amplifier
US9369098B2 (en) Inverting amplifier
US8310306B2 (en) Operational amplifier
US6630818B1 (en) Current mirror circuits
JP4785243B2 (ja) カスコード増幅回路及びフォールデッド・カスコード増幅回路
US7307476B2 (en) Method for nullifying temperature dependence and circuit therefor
US9847758B2 (en) Low noise amplifier
US6583665B2 (en) Differential amplifier having active load device scaling
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
JP2007180796A (ja) 差動増幅回路
KR100863529B1 (ko) 연산 증폭기 회로
US11652457B2 (en) Circuit employing MOSFETs and corresponding method
Harijan et al. Design of a low voltage low power cmos current mirror with enhanced dynamic range
JP5203809B2 (ja) 電流ミラー回路
JP3806109B2 (ja) 低電圧増幅回路
KR19980065102A (ko) 저전압 저전력 증폭기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant