CN104635824A - 低压降稳压器和相关方法 - Google Patents

低压降稳压器和相关方法 Download PDF

Info

Publication number
CN104635824A
CN104635824A CN201410108488.XA CN201410108488A CN104635824A CN 104635824 A CN104635824 A CN 104635824A CN 201410108488 A CN201410108488 A CN 201410108488A CN 104635824 A CN104635824 A CN 104635824A
Authority
CN
China
Prior art keywords
transistor
electrically connected
gate electrode
voltage
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410108488.XA
Other languages
English (en)
Other versions
CN104635824B (zh
Inventor
邹宗成
李伯浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104635824A publication Critical patent/CN104635824A/zh
Application granted granted Critical
Publication of CN104635824B publication Critical patent/CN104635824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H02M3/3382—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement in a push-pull circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

配置本发明的一种器件以提供低压降调节。放大器级包括：第一晶体管以及第二晶体管，其中，第一晶体管电连接至器件的输出端的。镜像电流源包括：第三晶体管以及第四晶体管，第三晶体管电连接至第二晶体管；第四晶体管电连接至第三晶体管。辅助电流源的控制端子电连接至第四晶体管的栅电极。下拉级包括：第五晶体管以及第六晶体管，第五晶体管的栅电极电连接至第一晶体管的漏电极；第六晶体管的栅电极电连接至第四晶体管的栅电极。上拉晶体管的栅电极电连接至第五晶体管的漏电极。第一电容器的第一端子电连接至第一晶体管的栅电极。本发明还包括低压降稳压器和相关方法。

Description

低压降稳压器和相关方法
技术领域
本发明总体涉及半导体技术领域，更具体地，涉及低压降稳压器和相关方法。
背景技术
由于多种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成密度的改进，使得半导体工业经历了快速发展。在极大程度上，集成密度的改进源自缩小半导体工艺节点（例如，朝向20nm以下节点缩小工艺节点）。与缩小的尺寸相匹配的是，期望在降低功耗的同时具有更好的即时性（更高的速度）和增强的性能。低压降（low-dropout，LDO）稳压器是在输入电压和输出电压之间引入小差值的稳压器。至少通过压降、待机电流、尺寸和速度来描述LDO的性能。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括：放大器级，包括：第一晶体管，所述第一晶体管的控制端子电连接至所述器件的输出端；及第二晶体管；镜像电流源，包括：第三晶体管，所述第三晶体管的栅电极电连接至所述第二晶体管的栅电极；以及第四晶体管，所述第四晶体管的漏电极电连接至所述第三晶体管的漏电极；辅助电流源，所述辅助电流源的控制端子电连接至所述第四晶体管的栅电极；下拉级，包括：第五晶体管，所述第五晶体管的栅电极电连接至所述第一晶体管的漏电极；及第六晶体管，所述第六晶体管的栅电极电连接至所述第四晶体管的栅电极；上拉晶体管，所述上拉晶体管的栅电极电连接至所述第五晶体管的漏电极；以及第一电容器，所述第一电容器的第一端子电连接至所述第一晶体管的栅电极。
在上述器件中，进一步包括：交叉耦合对，包括：第七晶体管，所述第七晶体管的栅电极电连接至所述第一晶体管的漏电极；以及第八晶体管，所述第八晶体管的栅电极电连接至所述第二晶体管的漏电极。
在上述器件中，进一步包括：上拉级，包括：第九晶体管，所述第九晶体管的栅电极电连接至所述第一晶体管的漏电极；及第十晶体管，所述第十晶体管的栅电极电连接至所述第四晶体管的栅电极；以及下拉晶体管，所述下拉晶体管的栅电极电连接至所述第十晶体管的漏电极。
在上述器件中，进一步包括：第二电容器，所述第二电容器的第一端子电连接至所述第一晶体管的栅电极，所述第二电容器的第二端子电连接至所述上拉晶体管的栅电极。
在上述器件中，进一步包括：二极管电路，所述二极管电路的第一端子电连接至所述第一晶体管的栅电极。
在上述器件中，进一步包括：检测器，所述检测器包括所述上拉晶体管和所述第一电容器。
根据本发明的另一个方面，提供了一种方法，包括：（a）经历稳压器的输出电压的下降；（b）响应于所述下降，通过放大器级驱动下拉级的第一晶体管；（c）通过镜像所述放大器级的电流来增加控制电压；（d）通过所述控制电压来驱动所述下拉级的第二晶体管；（e）通过由所述控制电压所控制的辅助电流源来增大所述放大器级的偏置电流；以及（f）通过由所述下拉级所控制的晶体管来上拉所述输出电压。
在上述方法中，其中：所述（a）的步骤包括在所述放大器级的第三晶体管的控制端子处经历所述下降。
在上述方法中，其中：所述（a）的步骤包括在所述放大器级的第三晶体管的控制端子处经历所述下降；所述（b）的步骤包括通过所述第一晶体管镜像所述第三晶体管的电流。
在上述方法中，其中，所述（c）的步骤包括：通过镜像电流源的第四晶体管来镜像所述放大器级的电流；以及增加电连接至所述第四晶体管的二极管电路的电压。
在上述方法中，其中，所述（c）的步骤包括：通过镜像电流源的第四晶体管来镜像所述放大器级的电流；以及增加电连接至所述第四晶体管的二极管电路的电压；所述（d）的步骤包括通过所述二极管电路的电压来驱动所述第二晶体管；以及所述（e）的步骤包括通过所述二极管电路的电压来驱动所述辅助电流源。
在上述方法中，进一步包括：对所述输出电压与参考电压进行比较。
在上述方法中，其中，所述（f）的步骤包括：与由上拉极所控制的晶体管相比，更强地驱动由所述下拉级所控制的晶体管。
在上述方法中，进一步包括：通过上拉晶体管和电容器检测所述输出电压。
根据本发明的又一个方面，提供了一种方法，包括：（a）通过放大器级，将低压降稳压器（LDO）的输出电压与参考电压进行比较；（b）根据所述（a）的步骤的比较结果，通过所述放大器级生成第一电流和第二电流；（c）通过第二级的第一晶体管镜像所述第一电流，以生成第一镜像电流；（d）通过镜像电流源镜像所述第二电流，以生成第二镜像电流；（e）根据所述第二镜像电流生成控制电压；（f）通过所述控制电压，偏置所述放大器级的辅助电流源；（g）通过所述第二级的第二晶体管镜像所述第二镜像电流，以生成第三镜像电流；以及（h）通过由所述第二级控制的晶体管来调节所述输出电压，以接近所述参考电压。
在上述方法中，其中：所述（g）的步骤包括：在所述输出电压的下冲事件期间，生成比所述第一镜像电流更弱的所述第三镜像电流；以及所述（h）的步骤包括：通过由下拉级所控制的晶体管来调节所述输出电压。
在上述方法中，其中：所述（g）的步骤包括：在所述输出电压的过冲事件期间，生成比所述第一镜像电流更强的所述第三镜像电流；以及所述（h）的步骤包括：通过由上拉级所控制的晶体管来调节所述输出电压。
在上述方法中，其中，所述（f）的步骤包括：在所述输出电压的下冲事件期间，通过所述控制电压导通所述放大器级的所述辅助电流源。
在上述方法中，其中，所述（e）的步骤包括：通过所述第二镜像电流流过的二极管电路生成所述控制电压。
在上述方法中，其中，所述（e）的步骤包括：通过所述第二镜像电流流过的二极管电路生成所述控制电压；所述（g）的步骤包括：在下冲事件期间，通过所述第二晶体管镜像所述第二镜像电流，其中，所述第二晶体管的宽度小于所述第一晶体管的宽度。
在上述方法中，其中，所述（e）的步骤包括：通过所述第二镜像电流流过的二极管电路生成所述控制电压。所述（g）的步骤包括：在过冲事件期间，通过所述第二晶体管镜像所述第二镜像电流，其中，所述第二晶体管的宽度大于所述第一晶体管的宽度。
在上述方法中，其中：所述（g）的步骤包括：在所述输出电压的下冲事件期间，生成比所述第一镜像电流更弱的所述第三镜像电流；以及所述（h）的步骤包括：通过由下拉级所控制的晶体管来调节所述输出电压；通过电连接至所述晶体管的栅电极和所述晶体管的漏电极的电容器来下拉所述晶体管的栅极电压。
在上述方法中，进一步包括：通过上拉晶体管和电容器检测所述输出电压。
附图说明
为了更全面地理解本发明及其优势，现将结合附图所进行的以下描述作为参考，其中：
图1是根据本发明的多个实施例的示出了低压降稳压器（LDO）的示意图；
图2是根据本发明的多个实施例的示出了LDO的示意图；
图3是根据本发明的多个实施例的示出了LDO的示意图；
图4是根据本发明的多个实施例的图3的LDO的波形图；
图5是根据本发明的多个实施例的用于调节电压的方法的流程图；以及
图6是根据本发明的多个实施例的用于调节电压的方法的流程图。
具体实施方式
以下详细地论述本实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用发明概念。所论述的特定实施例仅示出制造和使用所公开的主题的特定方式，并且不限制不同实施例的范围。
下文将根据具体环境描述实施例，即，具有改进面积和速度的低压降（LDO）稳压器和方法。然而，其它实施例还可以应用于其它类型的集成器件。
在各个附图和所有的论述中，相同的参考符号表示相同的对象或部件。此外，虽然通过一些附图可以示出单独的部件，但这是为了简单的说明和容易的论述。本领域普通技术人员应理解，这样的论述和描述可以并且通常可应用至结构内的多个部件。
集成LDO稳压器在集成电路（IC）应用中具有多个和各种用途。根据性能指标评价LDO稳压器，该性能指标包括压降、待机电流、负载调整率、电源调整率、最大电流、速度（对现有的变化的响应性）以及由于负载电流的瞬变所导致的输出电压改变（例如，下冲和过冲）等。
在以下公开内容中，引入了新型LDO稳压器。该LDO稳压器使用自适应动态偏置电流来提供面积效率和较高的速度。
图1是根据本发明的多个实施例的示出了低压降稳压器（LDO）10的示意图。晶体管101、102是放大器级100的差分对。通过节点13处的参考电压Vref对晶体管101的栅电极施加电偏压。晶体管102的栅电极电连接至节点14。节点14的电压电平等于LDO10的输出电压Vo。晶体管101、102的源电极电连接至晶体管107的漏电极（节点15）。晶体管107将直流（DC）电流提供给放大器级100。晶体管101的漏电极电连接至节点11，并且晶体管102的漏电极电连接至节点12。在一些实施例中，晶体管101、102、107是N型金属氧化物半导体（NMOS）晶体管。
晶体管107的源电极电连接至提供第二电压（例如，接地电压）的第二电压源节点。晶体管107的栅电极电连接至晶体管110的栅电极（节点18）。在一些实施例中，晶体管110是NMOS晶体管。晶体管110的漏电极电连接至提供偏置电流Ibias的电流源111。晶体管110的源电极电连接至第二电压源节点。
晶体管103、104是分别电连接至晶体管101、102的有源负载。晶体管103的漏电极电连接至晶体管101的漏电极。晶体管103的栅电极电连接至晶体管103的漏电极。晶体管103的源电极电连接至提供第一电压VDD的第一电压源节点。
晶体管104的漏电极电连接至晶体管102的漏电极。晶体管104的栅电极电连接至晶体管104的漏电极。晶体管104的源电极电连接至第一电压源节点。在一些实施例中，晶体管103、104是P型金属氧化物半导体（PMOS）晶体管。
晶体管120、121是电连接至节点12的第二放大器级。在一些实施例中，晶体管120是PMOS晶体管，并且晶体管121是NMOS晶体管。晶体管120的源电极电连接至第一电压源节点。晶体管120的栅电极电连接至节点12。晶体管120的漏电极电连接至节点17。
晶体管121的源电极电连接至第二电压源节点。晶体管121的栅电极电连接至节点16。晶体管121的漏电极电连接至节点17（晶体管120的漏电极）。
晶体管130、131是电连接至节点11、第二放大器级、以及次级偏置电流源140的镜像电流源（current mirror）。在一些实施例中，晶体管130是PMOS晶体管，并且晶体管131是NMOS晶体管。晶体管130的源电极电连接至第一电压源节点。晶体管130的栅电极电连接至节点11。晶体管130的漏电极电连接至晶体管131的漏电极。晶体管131的栅电极电连接至晶体管131的漏电极。晶体管131的栅电极进一步电连接至晶体管121的栅电极。晶体管131的源电极电连接至第二电压源节点。晶体管131是以二极管接法（diode-connected）连接的。
在一些实施例中，次级偏置电流源140（或“晶体管140”）是NMOS晶体管。晶体管140的漏电极电连接至晶体管101、102的源电极（节点15）。晶体管140的栅电极电连接至晶体管131的栅电极（节点16）。晶体管140的源电极电连接至第二电压源节点。
晶体管150是电连接至晶体管120和对应于LDO10的输出端的节点14的缓冲级。在一些实施例中，晶体管150是PMOS晶体管。晶体管150的源电极电连接至第一电压源节点。晶体管150的栅电极电连接至晶体管120的漏电极（节点17）。晶体管150的漏电极电连接至晶体管102的栅电极（节点14）。
电容器160电连接至对应于LDO10的输出端的节点14。在一些实施例中，电容器160是多晶硅电容器、金属-氧化物-金属电容器、金属-绝缘体-金属电容器、或者另一此类集成电容器。在一些实施例中，电容器160是外部电容器。电容器160的第一电极电连接至晶体管102的栅电极（节点14）。电容器160的第二电极电连接至第二电压源节点。
在一些实施例中，放大器级100进一步包括晶体管105、106，在正常操作期间，在放大器级100中建立正反馈。晶体管105的源电极电连接至第一电压源节点。晶体管105的栅电极电连接至晶体管102、104的漏电极（节点12）。晶体管105的漏电极电连接至晶体管101、103的漏电极（节点11）。
通过晶体管101、102、103和104形成误差放大器（EA）以使Vo等于Vref。闭合连接的晶体管105和106形成了用于正反馈回路的锁存器，从而加速了误差放大器的操作。晶体管120从晶体管104镜像漏极电流。晶体管130和131镜像了晶体管103至晶体管121和140的漏极电流。晶体管140的增加的漏极电流加速了误差放大器的操作。将通过晶体管120和121的差分电流测定节点17处的节点电压，并且产生轨到轨的电流增大（swing）。节点17处的节点电压将驱动传输晶体管PMOS（150）。可以可选择地添加下拉支路以支持Vout的过冲。可选择的采用横跨Vo的米勒电容（Cdet）以及传输晶体管的栅极作为峰值检测器。
晶体管106的源电极电连接至第一电压源节点。晶体管106的栅电极电连接至晶体管101、103的漏电极（节点11）。晶体管106的漏电极电连接至晶体管102、104的漏电极（节点12）。
在正常操作期间，晶体管107（M1）将偏置电流Ibias镜像（mirror）至放大器级100的晶体管101至106。通过晶体管150和电容器160，在节点14处建立输出电压Vo。晶体管150的驱动强度取决于晶体管150的栅极至源极电压VSG（VDD和节点17之间的电压）。通过晶体管120与晶体管121相比的电流驱动的相对强弱，来确定节点17处的电压。当晶体管120的导通强于晶体管121的导通时，朝向第一功率供电节点的第一供电电压（VDD）更强地拉动节点17处的电压。当晶体管121的导通强于晶体管120的导通时，朝向第二功率供电节点的第二供电电压（例如，接地电压）更强地拉动节点17处的电压。为了提高输出电压Vo，节点17处的电压可以降低，以提高晶体管150的驱动强度（漏电流）。为了降低输出电压Vo，节点17处的电压可以增加，以降低晶体管150的驱动强度。
放大器级100将输出电压Vo与参考电压Vref进行比较。相对于晶体管101（M3）而言，输出电压Vo的下降（下冲）降低了晶体管102（M4）的驱动强度（漏电流）。当从LDO10所引出的电流突然或急剧地增大时（例如，当由LDO10所提供的大量器件被导通时），可能会发生下降。由于降低了晶体管102的驱动强度，流过晶体管102、104、106的电流将减小，并且流过晶体管101、103、105的电流将上升。晶体管120镜像（mirror）晶体管102的漏电流，并且晶体管130镜像晶体管103的漏电流。流过晶体管130、131的镜像的漏电流再次通过晶体管121进行镜像。从而，通过放大器级100感测输出电压Vo的下降，并且将其反馈至晶体管121，从而降低节点17的电压。用于控制输出电压Vo的反馈路径包括晶体管102、101和130。节点17处电压的降低加强了由晶体管150所驱动的漏电流，以朝向参考电压Vref拉回输出电压。当在输出电压Vo中出现上升（过冲）时，反向机制下拉输出电压Vo。该上升通过晶体管102、104、106增强晶体管120的驱动，并且通过反馈路径削弱晶体管121的驱动。在这些条件下，上拉节点17处的电压，从而减小通过晶体管150提供给电容器160的电荷的比率，并且当通过电连接至LDO10的电路从LDO10引出电流时，降低输出电压Vo。
在下冲事件期间，晶体管140加速放大器级100的响应时间。当下冲发生时，晶体管103的漏电流增大。通过晶体管130镜像晶体管103的漏电流。由于流过晶体管131（M11）的镜像电流（晶体管130的漏电流）的增大，导致节点16处的电压增加。节点16处的电压的增加增大了晶体管140的栅源电压（VGS）。晶体管140的VGS的增加使晶体管140更强地导通，从而将更高的电流提供给放大器级100。因此，更快地上拉节点16处的电压，从而更快地下拉节点17处的电压，并且更快地上拉输出电压Vo。
在一些实施例中，LDO的放大器级100进一步包括晶体管105、106。晶体管105、106交叉耦合，并且在放大器级100中提供正反馈，以进一步加速放大器级100的响应时间。晶体管105、106的源电极电连接至第一电压源节点。晶体管105的栅电极电连接至晶体管102、104、106的漏电极。晶体管106的栅电极电连接至晶体管101、103、105的漏电极。
在下冲事件中，节点12处的电压上升，并且节点11处的电压下降。节点11处电压的下降加强了晶体管106的电流驱动，从而有助于增强朝向第一电压VDD的电压12的上拉。节点12处电压的上升削弱了晶体管105的电流驱动，从而允许节点11处的电压通过晶体管101更快速地下拉。
在一些实施例中，LDO10包括晶体管140和晶体管130、131。在一些实施例中，LDO10包括晶体管105、106。在一些实施例中，LDO包括晶体管105、106和晶体管130、131、140。辅助电流源140和交叉耦合晶体管105、106在下冲事件中加速LDO10的恢复时间。
图2是根据本发明的多个实施例的示出了LDO20的示意图。LDO20在多个方面都类似于图1的LDO10，并且相同的参考标号表示相同的部件。LDO20进一步包括晶体管200。在一些实施例中，晶体管200是NMOS晶体管。在一些实施例中，晶体管200是二极管接法的晶体管。晶体管200的漏电极和栅电极电连接至对应于LDO20的输出端的节点14。晶体管200的源电极电连接至第二电压供电节点。可以将晶体管200认为是下拉器件。
图3是根据本发明的多个实施例的示出了LDO30的示意图。LDO30在多个方面都类似于图1的LDO10，并且相同的参考标号表示相同的部件。在一些实施例中，LDO30包括上拉级和下拉级。至少由晶体管120、121和150形成上拉级。上拉级可以用于在节点14处上拉输出电压Vo。至少由晶体管300、310和311形成下拉级。下拉级可以用于在节点14处下拉输出电压Vo。在一些实施例中，晶体管310是PMOS晶体管，并且晶体管311、300是NMOS晶体管。
在以上与图1相关的描述中描述了对上拉级的晶体管120、121、150的操作。晶体管120、121基于晶体管120、121的相对驱动强度，来确定节点17处的电压。节点17处的电压控制晶体管150的驱动强度，其用于朝向第一电压VDD上拉节点14处的电压。
在下拉级中，晶体管310和晶体管311分别连接至节点12和16。晶体管310的源电极电连接至第一电压供电节点。晶体管310的栅电极电连接至节点12。晶体管310的漏电极电连接至晶体管300的栅电极（节点31）。
晶体管311的源电极电连接至第二电压供电节点。晶体管311的栅电极电连接至节点16。晶体管311的漏电极电连接至晶体管300的栅电极（节点31）。
晶体管300的栅电极电连接至晶体管310、311的漏电极。晶体管300的漏电极电连接至对应于LDO30的输出端的节点14。晶体管300的源电极电连接至第二电压供电节点。
LDO30进一步包括电容器320。电容器320的第一电极电连接至节点14。电容器320的第二电极电连接至节点17。
在操作中，下拉级用于下拉节点14处的输出电压Vo。在下冲事件中，当输出电压Vo被上拉到参考电压Vref以上时，将更强地导通晶体管102。通过晶体管102下拉节点12处的电压。至少通过来自晶体管101的增大（swing）的电流来上拉节点11处的电压。通过节点11处电压的上升来降低晶体管130的漏电流。通过晶体管130和晶体管131漏电流的下降来降低节点16处的电压。通过节点16处电压的下降更弱地导通晶体管311。通过节点12处电压的下降更强地导通晶体管310。通过强导通的晶体管310和弱导通的晶体管311，朝向第一电压VDD更强地上拉节点31处的电压。通过节点31处的电压的升高更强地导通晶体管300。因此，响应于过冲事件，通过刚刚描述的负反馈下拉输出电压Vo。
电容器320在下冲事件期间加速响应时间。当输出电压Vo被下拉到参考电压Vref以下时，电容器320的电容耦合（capacitive coupling）下拉对应于晶体管150的栅电极的节点17处的电压。通过节点17处电压的降低更强地导通晶体管150，并且驱动更大电流以朝向第一电压VDD上拉回输出电压Vo。在过冲事件中，电容器320可以进一步通过上拉节点17处的电压来加速恢复。通过节点17处电压的增加（栅源电压VSG更小）不太强地导通晶体管150。
晶体管漏电流与晶体管的宽度、长度、载流子迁移率、以及其它参数成比例。为了增大漏电流，可以将晶体管设计成具有较大宽度。为了减小漏电流，可以将晶体管设计成具有较小宽度。在一些实施例中，晶体管104、120、310、131、121、311具有相同尺寸（例如，宽度、宽度/长度比率等）。在一些实施例中，晶体管104、120、310、131、121、311中的至少一个的尺寸不同于晶体管104、120、310、131、121、311中的其它晶体管的尺寸。例如，在一些实施例中，晶体管120大于晶体管121。在一些实施例中，晶体管311大于晶体管310。晶体管120在确定节点17处的电压时可以具有主导作用。并且，晶体管311在确定节点31处的电压时可以具有主导作用。在一些实施例中，晶体管104具有与晶体管131基本相同的尺寸。在一些实施例中，晶体管104具有与晶体管131基本相同的驱动能力（用于NMOS晶体管的载流子迁移率比用于PMOS晶体管的载流子迁移率更高，这表明晶体管104的宽度可以大于晶体管131的宽度，从而实现类似的驱动能力）。
在一些实施例中，晶体管130小于晶体管103。例如，晶体管130的宽度可以是晶体管103的宽度的一半。在该类型的结构中，通过晶体管130从镜像电流源所得到的漏电流可以是晶体管103的漏电流的约一半。晶体管103、104、120和310可以具有基本相同的宽度。上拉级中的晶体管121可以具有比下拉级中的晶体管311更小的宽度。
图1至图3的LDO10、20、30提供了在电容器160的尺寸中对主要面积的节省。与不包括晶体管140、晶体管105、106、或者上拉级和下拉级的其它方法相比，LDO10、20、30的电容器160（或者“输出电容器”）非常小。其它方法的输出电容器中可能需要约几百皮法拉至几微法拉数量级的电容。在多个其它方法中，输出电容器是未集成到单个集成电路（IC）芯片中的外部分离式电容器（discrete capacitor）。LDO10、20、30的电容器160可以具有几皮法拉数量级的尺寸，并且其容易集成至单个IC芯片中的LDO10、20或30中。
图4是根据本发明的多个实施例的图3的LDO30的波形图。在波形图中，在时间t1处施加瞬变，以仿真由LDO30所提供的负载电流Iload的急剧增加。输出电压Vo响应于瞬变而急剧地下降（dip）。由于关于图1所述的反馈路径（通过晶体管102、103、130、131），导致晶体管140（M2）的电流形成峰值。节点17处的电压V（17）快速下降，并且输出电压Vo几乎没有过冲而立即恢复。
图5是根据本发明的多个实施例的用于调节电压的方法50的流程图。在一些实施例中，通过LDO10、20或30来执行方法50。例如，参考图3描述方法50，但是不限于仅通过LDO30来执行该方法。在其它实施例中，可以通过其它稳压器电路来执行方法50。
在步骤500中，经历LDO30的输出电压Vo的下降。在一些实施例中，通过放大器级100的晶体管102经历该下降。在一些实施例中，该下降是将输出电压Vo下降到低于参考电压Vref的电平。响应于该下降，在步骤510中，通过放大器级100来驱动下拉级的第一晶体管（例如，晶体管120）。在一些实施例中，通过镜像放大器级100的负载晶体管的漏电流来驱动第一晶体管。例如，负载晶体管可以是晶体管104。
在步骤520中，通过镜像放大器级100的电流来增加控制电压。例如，镜像的电流可以是晶体管103的漏电流。在一些实施例中，在步骤520中，通过由晶体管130将电流镜像至二极管接法的晶体管（例如，晶体管131）来增加控制电压。在一些实施例中，控制电压是节点16处的电压。
在步骤530中，通过控制电压（例如，节点16处的电压）来驱动下拉级的第二晶体管（例如，晶体管121）。在一些实施例中，第二晶体管的驱动比第一晶体管的驱动更强。在一些实施例中，第二晶体管具有比第一晶体管更高的漏电流。在步骤540中，通过由控制电压（例如，节点16处的电压）所控制的辅助电流源（例如，晶体管140）来增加放大器级100的偏置电流。
在步骤550中，通过由下拉级所控制的晶体管（例如，晶体管150）来上拉输出电压（例如，输出电压Vo）。在一些实施例中，方法50进一步包括通过晶体管的交叉耦合对（例如，晶体管105、106）来将正反馈提供给放大器级。
图6是根据本发明的多个实施例的用于调节电压的方法60的流程图。在一些实施例中，通过LDO10、20或30来执行方法60。例如，参考图3描述方法60，但是不仅限于通过LDO30来执行该方法。在其它实施例中，可以通过其它稳压器电路来执行方法60。
在步骤600中，经历LDO30的输出电压Vo的上升。在一些实施例中，通过放大器级100的晶体管102来经历该上升。在一些实施例中，该上升是将输出电压Vo增加至参考电压Vref以上的电平。在步骤610中，响应于该上升，通过放大器级100来驱动上拉级的第一晶体管（例如，晶体管310）。在一些实施例中，通过镜像放大器级100的负载晶体管的漏电流来驱动第一晶体管。例如，负载晶体管可以是晶体管104。
在步骤620中，通过镜像放大器级100的电流来减小控制电压。例如，镜像的电流可以是晶体管103的漏电流。在一些实施例中，在步骤620中，通过由晶体管130镜像的电流到达二极管接法的晶体管（例如，晶体管131）来减小控制电压。在一些实施例中，控制电压是节点16处的电压。
在步骤630中，通过控制电压（例如，节点16处的电压）来驱动上拉级的第二晶体管（例如，晶体管311）。在一些实施例中，第一晶体管的驱动比第二晶体管的驱动更强。在一些实施例中，第一晶体管具有比第二晶体管更高的漏电流。
在步骤650中，通过由下拉级所控制的晶体管（例如，晶体管300）来下拉输出电压（例如，输出电压Vo）。在一些实施例中，方法600进一步包括：通过晶体管的交叉耦合对（例如，晶体管105、106）来将正反馈提供给放大器级。
实施例可以实现多个优点。电容器160可以非常小并且集成在具有LDO稳压器10、20或30的其它半导体器件的单个IC芯片中。至少由于晶体管140和晶体管105、106，使得LDO稳压器10、20和30具有非常快的响应时间。LDO10、20和30的待机电流低，并且压降也低。
根据本发明的多个实施例，一种器件包括：放大器级、镜像电流源、辅助电流源、下拉级、上拉晶体管以及第一电容器。放大器级包括：第一晶体管以及第二晶体管，该第一晶体管的控制端子电连接至器件输出端。镜像电流源包括：第三晶体管以及第四晶体管，第三晶体管的栅电极电连接至第二晶体管的栅电极；第四晶体管的漏电极电连接至第三晶体管的漏电极。辅助电流源的控制端子电连接至第四晶体管的栅电极。下拉级包括：第五晶体管以及第六晶体管，第五晶体管的栅电极电连接至第一晶体管的漏电极；第六晶体管的栅电极电连接至第四晶体管的栅电极。上拉晶体管的栅电极电连接至第五晶体管的漏电极。第一电容器的第一端子电连接至第一晶体管的栅电极。
根据本发明的多个实施例，一种方法包括：（a）接收稳压器的输出电压的下降；（b）响应于该下降，通过放大器级驱动下拉级的第一晶体管；（c）通过镜像放大器级的电流来增加控制电压；（d）通过控制电压来驱动下拉级的第二晶体管；（e）通过由控制电压所控制的辅助电流源来增大放大器级的偏置电流；以及（f）通过由下拉级所控制的晶体管来上拉输出电压。
根据本发明的多个实施例，方法包括：（a）通过放大器级，将低压降稳压器（LDO）的输出电压与参考电压进行比较；（b）根据（a）步骤的比较结果，通过放大器级来生成第一电流和第二电流；（c）通过第二级的第一晶体管镜像第一电流，以生成第一镜像电流；（d）通过镜像电流源镜像第二电流，以生成第二镜像电流；（e）根据第二镜像电流来生成控制电压；（f）通过控制电压，来偏置放大器级的辅助电流源；（g）通过第二级的第二晶体管镜像第二镜像电流，以生成第三镜像电流；以及（h）通过由第二级所控制的晶体管来调节输出电压，以接近参考电压。
如在本申请中使用的，“或者”是指包含性“或者”而不是排他性“或者”。另外，除非另外指出或者从上下文中清楚地表明是单数形式，否则在本申请中使用的“一（a）”和“一个（an）”通常被解释为是指“一个或多个”。而且，A和B等中的至少一个通常是指A或B或者A和B。而且，在某种意义上，在具体说明书或权利要求中使用“包括（include）”、“具有（having）”、“有（has）”、“带有（with）”或其派生词，这样的术语以类似于术语“包括着（comprising）”的方式旨在为包含性的。而且，在本申请中所使用的术语“在…之间”通常是包含性的（例如，“在A和B之间”包括A和B的内缘）。
虽然已经详细地描述了本实施例及其优势，但是应该理解，可以在不背离如所附权利要求限定的本发明的精神和范围的情况下，在此作出多种改变、替换和更改。而且，本申请的范围不旨在限于在本说明书中描述的工艺、机器、制造、材料组分、装置、方法、和步骤的特定实施例。作为本领域普通技术人员应理解，根据本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、手段、方法或步骤本发明可以被使用。相应的，附加的权利要求意指包括例如工艺、机器、制造、材料组分、手段、方法或步骤的范围。此外，每个权利要求构成一个独立的实施例，并且不同权利要求及实施例的组合均在本公开的范围之内。

Claims (10)

1.一种器件，包括：
放大器级，包括：
第一晶体管，所述第一晶体管的控制端子电连接至所述器件的输出端；及
第二晶体管；
镜像电流源，包括：
第三晶体管，所述第三晶体管的栅电极电连接至所述第二晶体管的栅电极；以及
第四晶体管，所述第四晶体管的漏电极电连接至所述第三晶体管的漏电极；
辅助电流源，所述辅助电流源的控制端子电连接至所述第四晶体管的栅电极；
下拉级，包括：
第五晶体管，所述第五晶体管的栅电极电连接至所述第一晶体管的漏电极；及
第六晶体管，所述第六晶体管的栅电极电连接至所述第四晶体管的栅电极；
上拉晶体管，所述上拉晶体管的栅电极电连接至所述第五晶体管的漏电极；以及
第一电容器，所述第一电容器的第一端子电连接至所述第一晶体管的栅电极。
2.根据权利要求1所述的器件，进一步包括：
交叉耦合对，包括：
第七晶体管，所述第七晶体管的栅电极电连接至所述第一晶体管的漏电极；以及
第八晶体管，所述第八晶体管的栅电极电连接至所述第二晶体管的漏电极。
3.根据权利要求1所述的器件，进一步包括：
上拉级，包括：
第九晶体管，所述第九晶体管的栅电极电连接至所述第一晶体管的漏电极；及
第十晶体管，所述第十晶体管的栅电极电连接至所述第四晶体管的栅电极；以及
下拉晶体管，所述下拉晶体管的栅电极电连接至所述第十晶体管的漏电极。
4.根据权利要求1所述的器件，进一步包括：
第二电容器，所述第二电容器的第一端子电连接至所述第一晶体管的栅电极，所述第二电容器的第二端子电连接至所述上拉晶体管的栅电极。
5.根据权利要求1所述的器件，进一步包括：
二极管电路，所述二极管电路的第一端子电连接至所述第一晶体管的栅电极。
6.根据权利要求1所述的器件，进一步包括：检测器，所述检测器包括所述上拉晶体管和所述第一电容器。
7.一种方法，包括：
（a）经历稳压器的输出电压的下降；
（b）响应于所述下降，通过放大器级驱动下拉级的第一晶体管；
（c）通过镜像所述放大器级的电流来增加控制电压；
（d）通过所述控制电压来驱动所述下拉级的第二晶体管；
（e）通过由所述控制电压所控制的辅助电流源来增大所述放大器级的偏置电流；以及
（f）通过由所述下拉级所控制的晶体管来上拉所述输出电压。
8.根据权利要求7所述的方法，其中：
所述（a）的步骤包括在所述放大器级的第三晶体管的控制端子处经历所述下降。
9.根据权利要求8所述的方法，其中：
所述（b）的步骤包括通过所述第一晶体管镜像所述第三晶体管的电流。
10.一种方法，包括：
（a）通过放大器级，将低压降稳压器（LDO）的输出电压与参考电压进行比较；
（b）根据所述（a）的步骤的比较结果，通过所述放大器级生成第一电流和第二电流；
（c）通过第二级的第一晶体管镜像所述第一电流，以生成第一镜像电流；
（d）通过镜像电流源镜像所述第二电流，以生成第二镜像电流；
（e）根据所述第二镜像电流生成控制电压；
（f）通过所述控制电压，偏置所述放大器级的辅助电流源；
（g）通过所述第二级的第二晶体管镜像所述第二镜像电流，以生成第三镜像电流；以及
（h）通过由所述第二级控制的晶体管来调节所述输出电压，以接近所述参考电压。
CN201410108488.XA 2013-11-14 2014-03-21 低压降稳压器和相关方法 Active CN104635824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/080,238 2013-11-14
US14/080,238 US9323259B2 (en) 2013-11-14 2013-11-14 Low dropout regulator with an amplifier stage, current mirror, and auxiliary current source and related method

Publications (2)

Publication Number Publication Date
CN104635824A true CN104635824A (zh) 2015-05-20
CN104635824B CN104635824B (zh) 2017-03-01

Family

ID=53043248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410108488.XA Active CN104635824B (zh) 2013-11-14 2014-03-21 低压降稳压器和相关方法

Country Status (2)

Country Link
US (2) US9323259B2 (zh)
CN (1) CN104635824B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883052A (zh) * 2015-06-07 2015-09-02 上海华虹宏力半导体制造有限公司 提升电容电路以及电荷泵
TWI594101B (zh) * 2016-11-02 2017-08-01 敦泰電子股份有限公司 具自我電壓箝制之電壓穩壓器
CN112051886A (zh) * 2016-04-08 2020-12-08 高通股份有限公司 提供参考电压或电流的系统和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904305B2 (en) * 2016-04-29 2018-02-27 Cavium, Inc. Voltage regulator with adaptive bias network
KR102032327B1 (ko) * 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치
CN112034924B (zh) * 2020-08-10 2023-02-24 唯捷创芯(天津)电子技术股份有限公司 一种自适应快速响应的ldo电路及其芯片
US11630472B2 (en) 2020-12-15 2023-04-18 Texas Instruments Incorporated Mitigation of transient effects for wide load ranges
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097237A (en) * 1998-01-29 2000-08-01 Sun Microsystems, Inc. Overshoot/undershoot protection scheme for low voltage output buffer
US6433624B1 (en) * 2000-11-30 2002-08-13 Intel Corporation Threshold voltage generation circuit
JP2002268758A (ja) * 2001-03-08 2002-09-20 Ricoh Co Ltd ボルテージレギュレータ
US20060107245A1 (en) * 2004-11-12 2006-05-18 Kanad Chakraborty System and method for suppressing crosstalk glitch in digital circuits
US20060192538A1 (en) * 2005-02-25 2006-08-31 O2Micro, Inc. Low drop-out voltage regulator with enhanced frequency compensation
CN1889001A (zh) * 2005-06-30 2007-01-03 凹凸科技（中国）有限公司 带有共模负反馈的低压降稳压器
US20070063686A1 (en) * 2005-05-16 2007-03-22 Fuji Electric Device Technology Co., Ltd. Series regulator and differential amplifier circuit thereof
US20090179622A1 (en) * 2008-01-11 2009-07-16 Texas Instruments Incorporated Low drop voltage regulator with instant load regulation and method
CN102945059A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 低压差线性稳压器及其极点调整方法
CN103149962A (zh) * 2011-12-07 2013-06-12 深圳市汇春科技有限公司 极低静态电流的低压降稳压器
CN103219947A (zh) * 2012-01-18 2013-07-24 精工电子有限公司 电压调节器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479770B2 (en) * 2005-04-28 2009-01-20 Texas Instruments Incorporated System and method for driving a power field-effect transistor (FET)
US7425867B2 (en) * 2005-09-30 2008-09-16 Agere Systems Inc. Differential input/differential output converter circuit
WO2009013697A1 (en) * 2007-07-24 2009-01-29 Koninklijke Philips Electronics N.V. A shift register circuit having threshold voltage compensation
US7633311B2 (en) * 2008-01-08 2009-12-15 National Semiconductor Corporation PECL/LVPECL input buffer that employs positive feedback to provide input hysteresis, symmetric headroom, and high noise immunity
US8378654B2 (en) 2009-04-01 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator with high accuracy and high power supply rejection ratio
US8598854B2 (en) 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
US8450990B2 (en) 2010-08-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic control loop for switching regulators
US8957647B2 (en) 2010-11-19 2015-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for voltage regulation using feedback to active circuit element
US9958895B2 (en) 2011-01-11 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference apparatus and methods
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
US8816670B2 (en) 2011-09-30 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic circuit having band-gap reference circuit and start-up circuit, and method of starting-up band-gap reference circuit
US8629706B2 (en) 2011-10-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch and operation method thereof
US9612606B2 (en) 2012-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
US20130320944A1 (en) 2012-06-04 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator, amplification circuit, and compensation circuit
US9069370B2 (en) 2012-06-29 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Digital low drop-out regulator
US8629694B1 (en) 2012-10-10 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of voltage scaling techniques
US20140117950A1 (en) * 2012-10-29 2014-05-01 Stmicroelectronics Asia Pacific Pte Ltd Voltage regulator circuit
US8963641B1 (en) * 2013-03-15 2015-02-24 Maxim Integrated Products, Inc. Source-series terminated differential line driver circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097237A (en) * 1998-01-29 2000-08-01 Sun Microsystems, Inc. Overshoot/undershoot protection scheme for low voltage output buffer
US6433624B1 (en) * 2000-11-30 2002-08-13 Intel Corporation Threshold voltage generation circuit
JP2002268758A (ja) * 2001-03-08 2002-09-20 Ricoh Co Ltd ボルテージレギュレータ
US20060107245A1 (en) * 2004-11-12 2006-05-18 Kanad Chakraborty System and method for suppressing crosstalk glitch in digital circuits
US20060192538A1 (en) * 2005-02-25 2006-08-31 O2Micro, Inc. Low drop-out voltage regulator with enhanced frequency compensation
US20070063686A1 (en) * 2005-05-16 2007-03-22 Fuji Electric Device Technology Co., Ltd. Series regulator and differential amplifier circuit thereof
CN1889001A (zh) * 2005-06-30 2007-01-03 凹凸科技（中国）有限公司 带有共模负反馈的低压降稳压器
US20090179622A1 (en) * 2008-01-11 2009-07-16 Texas Instruments Incorporated Low drop voltage regulator with instant load regulation and method
CN103149962A (zh) * 2011-12-07 2013-06-12 深圳市汇春科技有限公司 极低静态电流的低压降稳压器
CN103219947A (zh) * 2012-01-18 2013-07-24 精工电子有限公司 电压调节器
CN102945059A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 低压差线性稳压器及其极点调整方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883052A (zh) * 2015-06-07 2015-09-02 上海华虹宏力半导体制造有限公司 提升电容电路以及电荷泵
CN112051886A (zh) * 2016-04-08 2020-12-08 高通股份有限公司 提供参考电压或电流的系统和方法
CN112051886B (zh) * 2016-04-08 2022-06-14 高通股份有限公司 提供参考电压或电流的系统和方法
TWI594101B (zh) * 2016-11-02 2017-08-01 敦泰電子股份有限公司 具自我電壓箝制之電壓穩壓器

Also Published As

Publication number Publication date
US9323259B2 (en) 2016-04-26
US20160224039A1 (en) 2016-08-04
CN104635824B (zh) 2017-03-01
US20150130427A1 (en) 2015-05-14
US9977441B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
CN104635824A (zh) 低压降稳压器和相关方法
US10481625B2 (en) Voltage regulator
US7602162B2 (en) Voltage regulator with over-current protection
WO2016015566A1 (zh) 软启动方法及电路
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
US8129966B2 (en) Voltage regulator circuit and control method therefor
US9459642B2 (en) Low dropout regulator and related method
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
JP6545692B2 (ja) バッファ回路および方法
US20110068758A1 (en) Regulated circuits and operational amplifier circuits
JP2012003678A (ja) レギュレータ回路
KR101649033B1 (ko) 저 드롭-아웃 전압 레귤레이터
CN103383580B (zh) 自适应低压差线性稳压器
US9188998B2 (en) Constant voltage circuit
CN104808732A (zh) 稳压器
CN213185874U (zh) 软启动电路、软启动低压差线性稳压器
CN103440011B (zh) 具有压差补偿的线性恒流源电路
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN113778158A (zh) 一种面积紧凑的自适应偏置nmos型ldo电路
JP6038100B2 (ja) 半導体集積回路
Ameziane et al. Full on-chip low dropout voltage regulator with an enhanced transient response for low power systems
Chen et al. 17.10 0.65 V-input-voltage 0.6 V-output-voltage 30ppm/° C low-dropout regulator with embedded voltage reference for low-power biomedical systems
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
US8378716B2 (en) Bulk-driven current-sense amplifier and operating method thereof
CN105322947B (zh) 单位增益缓冲器及相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant